DE102012107502A1 - Verfahren und Waferlevelpackage für heterogene Integrationstechnologie - Google Patents

Verfahren und Waferlevelpackage für heterogene Integrationstechnologie Download PDF

Info

Publication number
DE102012107502A1
DE102012107502A1 DE102012107502.6A DE102012107502A DE102012107502A1 DE 102012107502 A1 DE102012107502 A1 DE 102012107502A1 DE 102012107502 A DE102012107502 A DE 102012107502A DE 102012107502 A1 DE102012107502 A1 DE 102012107502A1
Authority
DE
Germany
Prior art keywords
connection
chip
contact pad
technology
polymer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102012107502.6A
Other languages
English (en)
Inventor
Der-Chyang Yeh
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102012107502A1 publication Critical patent/DE102012107502A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/2101—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24101—Connecting bonding areas at the same height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/244—Connecting portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/245—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es werden Verfahren und Einheiten zur Bildung eines WLP offenbart, das einen ersten Chip, das nach einer ersten Technologie gefertigt ist, und einen zweiten Chip, der nach einer zweiten Technologie, die sich von der ersten Technologie unterscheidet, gefertigt ist. Diese werden durch ein Formmaterial, das den ersten Chip und den zweiten Chip einkapselt, gepackt. Eine Nachpassivierungsverbindungs(PPI)-Leitung kann auf dem Formmaterial, das mit einem ersten Kontaktpad des ersten Chips durch eine erste Verbindung ist, gebildet sein und mit einem zweiten Kontaktpad des zweiten Chips durch eine zweite Verbindung verbunden sein, wobei die erste Verbindung und die zweite Verbindung ein Cu Kügelchen, eine Cu Durchkontaktierung, ein Cu Stutzen oder andere Arten von Verbindungen sein können.

Description

  • Halbleiter werden in einer Vielzahl von elektronischen Anwendungen benutzt, etwa in PC, Mobiltelefonen, Digitalkameras und anderen elektronischen Ausrüstungen. Die Halbleiterindustrie verbessert ständig die Integrationsdichte von verschiedenen elektronischen Komponenten (beispielsweise Transistoren, Dioden, Widerstände, Kondensatoren, usw.) durch eine kontinuierliche Verringerung der minimalen Größe, die es erlaubt, mehr Komponenten in einem gegebenen Bereich zu integrieren. Diese kleineren elektronischen Komponenten verlangen weiter kleinere Packages, die weniger Fläche benötigen als die bisherigen Packages in einigen Anwendungen.
  • Bei einem Typ eines kleineren Package für Halbleiter, das entwickelt worden ist, ist das Wafer-Levelpackage (WLP). Ein Wafer-Levelpackage von integrierten Schaltungen (IC) besteht aus heterogenen Technologien, was als eine heterogene Integration bezeichnet werden kann. Dies verringert die Herstellungskosten unter Gewährleistung einer hohen Leistungsfähigkeit und einer hohen Dichte. Anfängliche Anwendungen der heterogenen Integration, auch als Hyperintegration bezeichnet, wurde bei Mikroprozessoren, applikationsspezifischen integrierten Schaltungen (ASIC) und Speichern eingesetzt. Andere Anwendungen von heterogener Integration wurden erforscht für Radiofrequenz-(RF) analoge und optische mikroelektromechanische Systeme (MEMS), wobei die Integration von IC, die mit heterogenen Technologien herstellt sind, wie ein digitales CMOS, SiGe RF BiCMOS alle vorhandenen oder zukünftigen Technologien auf Waferebene gepacktt sein können.
  • Viele vorhandenen WLP Techniken für heterogene Integrationstechnologien basieren auf dem vertikalen Stapeln der IC. Solche Techniken können eine größere Höhe benötigen, die möglicherweise in bestimmten Situationen nicht verfügbar ist. Es besteht daher ein Bedürfnis an der Entwicklung anderer Formen von WLP Technologien für heterogene Integrationstechnologien.
  • Die vorliegende Erfindung betrifft eine Einheit nach dem unabhängigen Anspruch 1. Vorteilhafte Ausführungsbeispiele ergeben sich aus den anhängigen Ansprüchen 2–5.
  • Vorzugsweise weist in der Einheit von Anspruch 5 die UBM Schicht ein Material auf das ausgewählt ist aus einer Gruppe bestehend im Wesentlichen aus Kupfer, Silber, Chrom, Nickel, Zinn, Gold und Kombinationen daraus.
  • Die Einheit von Anspruch 1 kann eine Polymerschicht zwischen dem Formmaterial und der PPI Leitung aufweisen.
  • Die Einheit von Anspruch 1 kann weiter eine Passivierungsschicht aufweisen, die einen Abschnitt eines ersten Kontaktpads und auf einer Fläche des ersten Chips abdeckt und mit dem Formmaterial eingekapselt ist.
  • Bei der Einheit von Anspruch 1 kann die PPI Leitung ein Kupfermaterial aufweisen.
  • Bei der Einheit von Anspruch 1 kann das Formmaterial eine Epoxyformzusammensetzung aufweisen.
  • Bei der Einheit von Anspruch 1 kann das erste Kontaktpad ein Material aufweisen, das ausgewählt ist aus einer Gruppe bestehend im Wesentlichen aus Aluminium (Al), Kupfer (Cu), Zinn (Sn), Nickel (Ni), Gold (Au), Silber (Ag) und anderen elektrisch leitfähigen Materialien.
  • Die vorliegende Erfindung betrifft weiter ein Verfahren zum Bilden einer Einheit nach dem unabhängigen Anspruch 6. Bevorzugte Ausführungsbeispiele ergeben sich aus den anhängigen Ansprüchen 7 bis 9.
  • Die vorliegende Erfindung betrifft weiter eine Einheit nach dem unabhängigen Anspruch 10.
  • Zum besseren Verständnis der vorliegenden Offenbarung und deren Vorteile wird jetzt auf die nachfolgende Beschreibung unter Bezugnahme auf die beiliegende Zeichnung genommen, in der
  • 1(a)–1(b) Ausführungsbeispiele von Waferlevelpackages (WLP) für integrierte Schaltungen (IC) gefertigt nach heterogenen Technologien zeigen;
  • 2(a)–2(b) ein beispielhaftes Verfahren eines WLP-Prozesses für integrierte Schaltungen (IC) gefertigt nach heterogenen Technologien zeigen; und
  • 3(a)–3(f) ein weiteres beispielhaftes Verfahren eines WLP-Prozesses für integrierte Schaltungen (IC) gefertigt nach heterogenen Technologien zeigen.
  • Entsprechende Bezugszeichen und Symbole in unterschiedlichen Figuren beziehen sich im allgemeinen auf entsprechende Teile, soweit dieses nicht anders angegeben ist. Die Figuren dienen zur klaren Erläuterung der relevanten Aspekte der vorliegenden Erfindung und sind nicht notwendigerweise maßstäblich gezeichnet.
  • Die Herstellung und die Verwendung der Ausführungsbeispiele der vorliegenden Offenbarung werden in ihren Einzelheiten im Folgenden erläutert. Es soll hierbei beachtet werden, dass die Ausführungsbeispiele der vorliegenden Offenbarung viele anwendbare Konzepte darstellen, die in einer großen Vielzahl von spezifischen Zusammenhängen ausgeführt werden können. Die spezifischen offenbarten Ausführungsbeispiele sind lediglich illustrativ für bestimmte Wege zum Herstellen und Verwenden der Offenbarung, sie beschränken den Schutzbereich der Anmeldung nicht.
  • Waferlevelpackages (WLP) werden allgemein verwendet für integrierte Schaltungen (IC), die eine hohe Geschwindigkeit, eine hohe Dichte und eine größere Pinanzahl erfordern. Ein Halbleiter vom WLP Typ schließt das Befestigen eines aktiven Bereichs eines Die in Richtung auf ein Trägersubstrats oder eine gedruckte Schaltkarte (PCB) auf. Dielektrische und mechanische Verbindungen werden erreicht durch eine Mehrzahl von Verbindungseinheiten oder einfach Verbindungen, wie leitfähigen Lötpunkten oder Kügelchen. Die Lötpunkte werden auf Lötpads oder Verbindungspunkten oder Kontaktpads ausgebildet, die auf dem aktiven Bereich angeordnet sind. Eine Verbindung kann ein Lötpunkt, ein Lotkügelchen, ein CU Stift, eine Cu Durchleitung oder jede andere derartige Verbindung sein zum Erreichen einer elektrischen Verbindung zwischen zwei Objekten. Jede dieser Verbindungseinheiten kann einfach als Verbindung angesehen werden. Die Kontaktpads werden verwendet, um Verbindungspunkte, Lötpads oder andere Verbindungsobjekte zu verbinden.
  • Ein Verfahren und eine Vorrichtung werden offenbart zur Bildung eines WLP, das ein erstes Chip, das nach einer ersten Technologie hergestellt ist, und einen zweiten Chip, der nach einer zweiten Technologie hergestellt ist, zusammengefügt durch ein Formmaterial, das einen ersten und einen zweiten Chip einkapselt. Eine Nachpassivierungsverbindung (PPI) Leitung kann auf dem Formmaterial gebildet werden und ist verbunden mit einem ersten Kontaktpad des ersten Chips durch eine erste Verbindung und verbunden mit einem zweiten Kontaktpad des zweiten Chips durch eine zweite Verbindung, wobei die erste Verbindung und die zweite Verbindung ein CU Kügelchen, eine CU Durchführung, ein CU Stift oder andere Arten und Verbindungen sein kann.
  • Wie in 1(a) gezeigt, weist in einer Querschnittsansicht eine beispielhafte WLP artige Halbleitereinrichtung 500 mit heterogenen Integrationstechnologien ein CMOS Chip 101, ein GaAS Chip 201, ein SiGe Chip 301 und eine integrierte passive Einheit (IPD) 401 auf. Der CMOS Chip 101 kann ein Prozessor oder ein Speicherchip sein. Der GaAs Chip 301 kann ein Leistungsverstärker oder eine optoelektronische Einheit sein wie ein Bildsensor. Der SiGe Chip 301 kann ein BiCMOS getunnelter A/D Wandler sein. Das IPD 401 kann eine integrierte passive Schaltung mit Widerständen, Induktivitäten und Kapazitäten sein. Die Einheit 500 kann ein intelligenter drahtloser Anschluss sein, der Prozessoren, einen großen Speicher, Bildsensoren und RF-Mikrowellenempfänger in einer WLP Einheit sein.
  • Die Anzahl von Chips bei heterogenen Technologien dient lediglich der Verdeutlichung und begrenzt nicht. Eine WLP Einheit 500 mit heterogenen Integrationstechnologien kann einen ersten Chip gefertigt nach einer ersten Technologie und einen zweiten Chip gefertigt nach einer zweiten Technologie oder jegliche anderen Kombinationen daraus beinhalten. Der Ausdruck Technologie für einen Chip kann die Anzahl der Transistoren auf dem Chip bedeuten, die Größe des Wafers, der bei der Herstellung des Chips verwendet wird, die Unterschiede der Transistoren oder jeder andere Ausdruck, der in der Technik verwendet wird. Ein CMOS Chip, ein GaAs Chip, ein SiGe Chip und ein IPD werden alle mittels unterschiedlicher Technologien gefertigt.
  • Obwohl dies in 1(a) nicht gezeigt ist, kann der CMOS Chip 101 aktive und passive Einheiten, leitfähige Schichten und dielektrische Schichten, die auf einem Substrat ausgebildet sind, aufweisen, die ein kompaktes Silikonsubstrat oder ein Silizium-auf-Insulator Substrat sein kann. Andere Halbleitermaterialien weisen solche der Gruppe III, der Gruppe IV und der Gruppe V auf, auch diese können für das Substrat verwendet werden. Der GaAs Chip 201 kann npn Bipolar Transistoren und ein halbisolierendes GaAs Substrat aufweisen. Der SiGe Chip 301 kann SiGe Heteroverbindungs-Bipolar-Transistoren (HBT) aufweisen, die Germanium (Ge) als Basis beinhalten. SiGe Bi-CMOS Technologie kann eine geeignete Technologie zum Herstellen eines Systems von Radiofrequenz (RF)/analog/digital sein zwischen verschiedenen drahtlosen mobilen Kommunikationskomponenten. Der IPD 401 kann eine integrierte passive Schaltung mit Widerständen, Induktivitäten und Kapazitäten sein.
  • 1(a) zeigt einen Kontaktpad 102 auf dem Chip 101, ein Kontaktpad 202 auf dem Chip 201, ein Kontaktpad 302 auf dem Chip 301 und einen Kontaktpad 402 auf dem Chip 401, die alle mit einer oder Mehrzahl der Lotkügelchen/Punkte 508 verbunden sind. Diese Kontaktpads 102, 202, 302 und 402 sind elektronisch auch miteinander verbunden. Die Chips 101, 201, 301 und 401 können eine Mehrzahl von Kontaktpads aufweisen, die über eine Mehrzahl von Lotkügelchen/Punkten verbunden sind, die in 1(a) nicht gezeigt sind. Eine leitfähige Schicht ist als Kontaktpad 102 auf einer Fläche des CMOS Chips 101 ausgebildet. Andere Kontaktpads 202, 302 und 402 sind gleichartig ausgebildet. Die Kontaktpads 102, 202, 302 und 402 können als leitfähige Pads bezeichnet werden. Die Kontaktpads 102, 202, 302 und 402 können unter Verwendung von Aluminium (Al), Kupfer (Cu), Zinn (Sn), Nickel (Ni), Gold (Au), Silber (Ag) oder einem anderen elektrisch leitfähigen Material hergestellt sein. Die Aufbringung der Kontaktpads 102, 202, 302 und 402 erfolgt durch elektrolytisches Plattieren, ein Aufsprühen, PVED oder einen lichtelektrischen Plattierungsvorgang. Die Größe, Form oder Anordnung der Kontaktpads 102, 202, 302 und 402, dient lediglich die Illustration und ist nicht begrenzend. Im Allgemeinen kann ein erstes Kontaktpad auf einem ersten Chip, der nach einer ersten Technologie gefertigt ist, sein, ein zweiter Kontaktpad kann auf einem zweiten Chip, der nach einer zweiten Technologie gefertigt ist, sein. Diese Kontaktpads können ebenfalls elektronisch miteinander verbunden sein. Die Mehrzahl von Kontaktpads, die nicht gezeigt sind, können von derselben Größe oder einer unterschiedlichen Größe sein.
  • Eie Passivierungsschicht 103 kann über der Fläche des CMOS Chips 101 ausgebildet sein und auf der Oberseite des Kontaktpads 102 zur strukturellen Stütze und physikalischen Isolation. Die Passivierungsschicht 103 kann mit nicht-dotiertem Siliziumglas (USG), Siliziumnitrid (SiN), Siliziumdioxid (SiO2), Siliziumoxynitrid (SiON), Polyimid (PI), Benzocyclobuten (BCB), Polybenzoaxazol (PBO) oder einem anderen Isolationsmaterial gefertigt sein. Eine Öffnung in der Passivierungsschicht 103 unter Verwendung eines maskendefinierten Fotolackätzvorgangs zum Exponieren des Kontaktpads 102. Die Größe, die Form und die Anordnung der Öffnung dienen lediglich Illustrationszwecken und sind nicht begrenzend. Entsprechend sind die Passivierungsschicht 203, 303 und 403 auf den Chips 201, 301 und 401 ausgebildet zur strukturellen Stütze und zur physikalischen Isolation mit einem ähnlichen Material wie dem der Passivierungsschicht 103 mit Öffnungen zum Exponieren der Kontaktpads 202, 302 bzw. 402. Im Allgemeinen kann die Passivierungsschicht ein erstes Kontaktpad auf einem ersten Chip gefertigt nach einer ersten Technologie sein, eine zweite Passivierungsschicht kann auf dem zweiten Kontaktpad auf einem zweiten Chip gefertigt nach einer zweiten Technologie sein.
  • Eine hochgenaue Schablonenmaschine kann verwendet werden zum Absetzen eines diskreten Blocks von Silberpaste 104 auf dem Kontaktpad 102. Die Silberpaste 104, die auf dem Kontaktpad 102 abgelagert ist, bildet einen kleineren Silberpastenstein 104. Entsprechende Silberpastensteine 204, 304 und 404 können in derselben Weise auf Kontaktpads 202, 302 bzw. 402 gebildet werden. Nach dem Bilden des Silberpastensteins 104 auf dem Kontaktpad 102 und den anderen Lotpastensteinen 204, 304 und 404 kann die Einheit 500 zu einem Rückflussofen übertragen werden und kann in dem Ofen erwärmt werden zum Reflow des Lotes (d. h., zum Vaporisieren des Flusses und Bilden von Lotkügelchen aus den Lötpastensteins). Der Reflowvorgang erzeugt sowohl eine mechanische als auch eine elektrische Verbindung zwischen dem Lotkügelchen 105 und dem entsprechenden Kontaktpad 102 nach dem das rückgeflossene Silber 105 abgekühlt und gehärtet ist. Entsprechend können Lotkügelchen 205, 305 und 405 für die Chips 201, 301 und 401 gebildet werden.
  • Die Chips 101, 201, 301 und 401, die nach heterogenen Technologien gefertigt sind, können zusammengefügt werden unter Verwendung eines Formmaterials 503 durch einen Formvorgang. Die Chips 101, 201, 301 und 401 werden mit ihren Kontaktpads 102, 202, 302 und 402 mit den Lotkügelchen 105, 205, 305 und 405 zusammen mit ihren jeweiligen Passivierungsschichten 103, 203, 303 und 403 verbunden und gemeinsam horizontal geformt zur Verwendung eines Formharzes wie beispielsweise einer Epoxyformzusammensetzung (EMC). Der Formvorgang kann als ein Abkapselungsvorgang bezeichnet werden. Das Formmaterial 503 kapselt die Chips 101, 201, 301 und 401 gemeinsam zu einem gegenständlichen Stück ein. Das Formmaterial 503 ist in Kontakt mit einer Schicht eines Die-Attach-Films (DAF) 502. Ein Trägersubstrat kann unter der DAF 502 verwendet werden, um den Formvorgang zu unterstützen, das jetzt mit der Struktur, die mit 1(a) gezeigt ist, entfernt wird.
  • Eine Polymerschicht 504 kann auf dem Formmaterial 503 ausgebildet sein. Die Polymerschicht 504 kann gemustert sein, um Öffnungen zum Freilegen der Lotkügelchen 105, 205, 305 und 405 freizulegen. Die Musterung der Polymerschicht 504 kann photolilthographische Techniken einschließen. Die Polymerschicht 504 kann von einem Polymer wie Epoxy, Polyimid, Benzozyclobuten (BCB), Polybenzoxazol (PBO) und der gleichen gebildet sein, obwohl auch andere relativ weiche, oft organische, dielektrische Materialien verwendet werden können. Die bevorzugten Formverfahren weisen einen Spincoating oder andere üblicherweise verwendete Methoden auf. Die Dicke der Polymerschicht 504 kann zwischen etwa 5 μm und etwa 30 μm liegen. Die in der Beschreibung genannten Dimensionen sind lediglich beispielhaft, sie werden sich mit einem Verkleinern der integrierten Schaltungen ändern.
  • Ein metallisches Material wird zum Bilden einer Nachpassivierungsverbindung (PPI) Leitung 505 auf der Polymerschicht 504 verwendet, die der Kontur der Polymerschicht 504 folgt. Die PPI Leitung 505 füllt die Öffnungen der Polymerschicht 504 und ist in Kontakt mit den Lotkügelchen 105, 205, 305 und 405. Die PPI Leitung 505 bildet daher eine elektrische Verbindung zwischen den Lotkügelchen 105, 205, 305 und 405, die weiter die Kontaktpads 102, 202, 302 und 402 verbinden. Die PPI Leitung 505 hat eine Dicke von weniger als etwa 30 μm, besonders bevorzugt zwischen etwa 2 μm und etwa 10 μm. Die PPI Leitung 504 kann weiter eine Nickel enthaltene Schicht (nicht gezeigt) auf der Oberseite der Kupferschicht aufweisen. Die Formverfahren schließen das Plattieren, das elektrofreie Plattieren, das Sputtern, chemische Dampfablagerungsverfahren und dergleichen ein.
  • Eine zweite Polymerschicht 506 kann auf der PPI Leitung 505 ausgebildet sein. Die zweite Polymerschicht 506 kann gemustert sein zum Bilden von Öffnungen, an denen die Lotkügelchen 508 angeordnet werden. Die Musterung der Polymerschicht 506 kann photolithographische Techniken beinhalten. Die Polymerschicht 506 kann durch ein Polymer wie durch ein Epoxy, Polyimid, Benzocyclobuten (BCB), Polybenzoaxazol (PBO) und dergleichen gebildet sein, obwohl andere relativ weiche, oft organische, dielektrische Materialien auch verwendet werden können. Die bevorzugten Formverfahren schließen das Spincoating oder andere üblicherweise verwendete Methoden ein.
  • Eine Under Bump Metall (UMB) Schicht 507 kann um die Öffnungen der zweiten Polymerschicht 506 geformt sein. Die UBM Schicht 507 kann aus Kupfer oder Kupferverbindungen gebildet sein, was Silber, Chrom, Nickel, Zinn, Gold oder andere Kombinationen daraus einschließt. Zusätzliche Schichten wie eine Nickelschicht, eine bleifreie Vorlotschicht oder Kombinationen daraus können über der Kupferschicht ausgebildet sein. Die UBM Schicht 507 kann eine Dicke zwischen 1 μm und etwa 20 μm haben.
  • Die Lotkügelchen 508 können auf der UBM 507 befestigt sein. Wie der Fachmann weiß, kann das Lotkügelchen 508 Legierungen aus Zinn, Blei, Silber, Kupfer, Nickel, Bismut und dergleichen einschließen. Alternativ kann eine Kupferbump anstatt des Lotkügelchens 508 auf dem UBM 507 ausgebildet sein, beispielsweise durch Plattieren, Drucken oder dergleichen.
  • Die Verbindung zwischen einem Lotkügelchen 508 und einem Kontaktpad 102 für den ersten Chip 101 wird hergestellt durch die UBM Schicht 507, die PPI Leitung 505, das Lotkügelchen 105, das Kontaktpad 102 auf der Oberseite des ersten Chips 101. Die Verbindung zwischen einem Lotkügelchen 508 und einem Kontaktpad 202, 302 und 402 sind gleichartig ausgebildet. Die Chips 101, 201, 301 und 401, die heterogene Technologien verwirklichen sind so gemeinsam gestapelt und elektronisch miteinander und mit den Lotkügelchen 508 verbunden, die weiter auf eine gedruckte Schaltkarte (PVB) aufgebracht sein können (nicht gezeigt).
  • Die heterogenen Technologien verwirklichenden Chips 101, 201, 301 und 401 können so gemeinsam gestapelt sein und elektrisch miteinander und mit den Lotkügelchen durch unterschiedliche Mittel verbunden sein. Die Einheit 600 in 1(b) ist ein weiteres beispielhaftes Ausführungsbeispiel, das die verschiedenen Verbindungsmechanismen zwischen einem Kontaktpad 102, 201, 302 und 402 und einem Lotkügelchen 508 zeigt. Außer den Unterschieden in den Verbindungsmechanismen sind die anderen Teile von 1(b) im Wesentlichen dieselben, wie sie in 1(A) dargestellt sind.
  • Wie in 1(b) dargestellt, ist die Verbindung für den ersten Kontaktpad 102 des ersten Chips 101 ein Lotkügelchen 508 durch den Kontaktpad 102, eine CU-Durchführung 6051 zu der PPI Leitung 505, die weiter mit der UBM Schicht 507 verbunden ist, wo das Lotkügelchen 508 angeordnet ist. Die Cu-Durchführung 6051 ist in Verbindung zu der Verbindungseinheit, die das Kontaktpad 102 mit der PPI Leitung 505 verbindet. Die PPI Leitung 505 ist weiter in Kontakt mit der UBM Schicht 507, wo das Lotkügelchen 508 angeordnet ist.
  • Die Verbindung für den zweiten Kontaktpad 202 und den zweiten Chip 201 zu einem Lotkügelchen 508 wird auf verschiedene Weise hergestellt. Das zweite Kontaktpad 202 ist mit einem Lötstein 6042 mit einem Lotkügelchen 6052 durch einen Refluxvorgang gebildet. Das Lotkügelchen 6052 ist weiter mit der PPI Leitung 505 verbunden, mit der UBM Schicht 507, wo das Lotkügelchen 508 angeordnet ist. Das Lotkügelchen 6052 ist die Verbindung und die Verbindungseinheit, die den Kontaktpad 202 mit der Leitung PPI 505 verbindet. Die PPI Leitung 505 ist weiter in Kontakt mit der UBM Schicht 507, wo das Lotkügelchen 508 angeordnet ist.
  • Die Verbindung für den dritten Kontaktpad 302 an dem dritten Chip 301 mit dem Lotkügelchen 508 ist auf eine dritte Weise hergestellt. Ein Cu Stift 6053 ist mit dem dritten Kontaktpad 302 auf dem dritten Chip 301 verbunden, der weiter mit der PPI Leitung 505 verbunden ist, verbunden mit der UBM Schicht 507, wo das Lotkügelchen 508 angeordnet ist. Der Cu Stift 6053 ist die Verbindung oder die Verbindungseinheit, die den Kontakt 302 mit der PPI Leitung 505 verbindet. Die PPI Leitung 505 ist weiter in Kontakt mit der UBM Schicht 507, wo das Lotkügelchen 508 angeordnet ist.
  • Das Ausführungsbeispiel in 1(b) hat einen vierten Kontaktpad 402, das mit dem Lotkügelchen 508 unter Verwendung eines Cu Stift 6054 verbunden ist, in ähnlicher Weise, in der der dritte Kontaktpad 302 mit einem Lotkügelchen 508 verbunden ist.
  • Die Cu Durchkontaktierung 6051, das Lotkügelchen 6052 und der Cu Stift 6053 werden zum Verbinden mit der PPI Leitung 505 in 1(b) verwendet. Im Allgemeinen kann die PPI Leitung 505 mit dem ersten Kontaktpad auf einem ersten Chip durch eine erste Verbindung verbunden werden und mit dem zweiten Pad auf dem zweiten Chip durch eine zweite Verbindung, während die Cu Durchkontaktierung, der Cu Stift und das Lotkügelchen Beispiele der Erfindungen sind. Die Verbindung kann eine Durchkontaktierung, ein Stift, ein Kügelchen oder ein Bump sein, bestehend aus beliebigen leitfähigen Materialien. Die Verbindungen können für verschiedene Chips, die mit unterschiedlichen Technologien hergestellt sein, unterschiedlich sein. Es können mehr andere Verbindungen, die der Fachmann kennt, oder die in Zukunft entwickelt werden, verbunden werden. Die Verbindungen können von verschiedener Art von Formen wie Quadrate, Kügelchen, eine Diamantform oder andere Arten von Formen sein. Die Verbindungen können aus unterschiedlichen leitfähigen Materialien wie Kupfer, Legierungen aus Zinn, Blei, Silber, Kupfer, Nickel, Bismut und dergleichen gefertigt sein.
  • Die Wahl der Verwendung einer Cu Durchkontaktierung, eines Lotkügelchens oder eines Cu Stifts als eine Verbindungseinheit oder die Verbindung können unabhängig von der Lernzahl IO Pins für die Chips sein. Wenn ein Chip 101 eine Anzahl von IO Pins hat, die größer ist als 100, kann eine Cu Durchkontaktierung 6051 als Verbindung verwendet werden zum Verbinden zu dem Kontaktpad 102. Wenn der Chip 201 eine Anzahl von IO Pins in dem Bereich etwa 50 bis 100 hat, kann ein Lotkügelchen 6052 als Verbindung zum Verbinden des Kontaktpads 202 verwendet werden. Wenn ein Chip 301 eine Anzahl von IO Pins hat, die geringer ist als 50, kann ein Cu Stift verwendet werden als Verbindung zum Verbinden des Kontaktpads 302, wie in 1(b) gezeigt.
  • Die Verbindungen können unterschiedliche Größe und unterschiedliche Formen haben. Eine Cu Durchkontaktierung kann eine Höhe haben die größer ist als 10 μm und eine Breite die größer ist als etwa 30 μm. Ein Lotkügelchen oder ein Cu Kügelchen kann eine Höher größer als etwa 30 μm und eine Breite größer als etwa 70 μm haben. Ein Cu Stift kann eine Höhe von etwa 10 μm bis etwa 20 μm und eine Breite größer als etwa 50 μm haben. Eine Cu Durchkontaktierung kann eine quadratische Form haben. Ein Lotkügelchen oder ein Cu Kügelchen können eine runde Form haben. Ein Cu Stift kann ebenfalls rund sein. Die Verbindungen können jedenfalls in unterschiedlicher Weise ausgebildet sein. Weiter kann das Lotkügelchen oder das Cu Kügelchen gefertigt werden durch eine Vorlotpaste über eine Schablone gefolgt durch einen Rückfluss, was ein unterschiedlicher Vorgang für die Cu Durchkontaktierung oder den Cu Stift ist.
  • Die 2(a)–2(h) zeigen eine Ausführung eines Verfahrens eines WLP Prozesses zum Zusammensetzen einer WLP Vorrichtung 500 wie in 1(a) gezeigt.
  • Wie in 2(a) dargestellt, sind vier Chips einschließlich eines CMOS Chips 101, eines GaAs Chips 201, eines SiGe Chips 301 und einer integrierten passiven Einheit (IPD) 401 vorgesehen. Ein Kontaktpad 102 ist auf dem Chip 101, ein Kontaktpad 201, ein Kotaktpad 302 ist auf den Chip 301 und ein Kontaktpad 402 ist auf dem Chip 401. Eine Passivierungsschicht 103 ist über der Fläche des CMOS Chip 101 ausgebildet und auf der Oberseite 102 zur strukturellen Stützung und physikalischen Isolation. Eine Öffnung der Passivierungsschicht 103 wird gefertigt durch Entfernen eines Abschnitts der Passivierungsschicht 103 unter Verwendung eines maskendefinierten Photolackvorgangs zum Freilegen der Kontaktpads 102. Entsprechend werden Passivierungsschichten 203, 303 und 403 auf den Chips 201, 301 und 401 zur strukturellen Stützung und zur physikalischen Isolation gebildet mit einer Öffnung zum Freilegen der Kontaktpads 202 302 ubzw. 402.
  • Wie in 2(b) gezeigt, sind die vier Chips 101, 201, 301 und 401 auf einem Träger 501 angeordnet mit einem angebrachten DAF 502. Die Chips 101, 201, 301 und 401 sind voneinander beabstandet und auf einer Fläche des DAF 502 angeordnet. Der Träger 501 ist ein Stützträger für den Packagingprozess und wird entfernt, wenn das Packaging beendet ist.
  • Wie in 2(c) gezeigt wird, kann eine hochgenaue Schablonenmaschine zum Disponieren eines diskreten Blocks auf der Lötpaste 104 auf dem Kontaktpad 102 verwendet werden. Die Lötpaste 104, die auf dem Kontaktpad 102 abgelagert ist, bildet einen kleinen Lotpastenstein 104. Entsprechende Lotpastensteine 204, 304 und 404 können in derselben Weise für andere Chips 201, 301 bzw. 401 geformt werden.
  • Wie in 2(d) gezeigt, kann nach dem Formen des Lotpastensteins 104 auf dem Kontaktpad 102 und die anderen Lotpastensteins 204, 304 und 404 auf einen Refluxofen übertragen werden und in dem Ofen erhitzt werden zum Reflow des Lotes (d. h., dem Verdampfen des Flusses und zum Bilden von Lotkügelchen aus den Lotpastensteins). Der Reflowvorgang erzeugt sowohl eine mechanische als auch eine elektrische Verbindung zwischen dem Lotkügelchen 105 und dem entsprechenden Kontaktpad 102, nachdem das rückgeflossene Silber 105 abgekühlt und verfestigt ist. Entsprechende Lotkügelchen 205, 305 und 405 können für die Chips 201, 301 und 401 gebildet werden.
  • Wie in 2(e) gezeigt ist, sind die Chips 101, 201 301 und 401, die nach unterschiedlichen Technologien gefertigt sind, unter Verwendung eines Formmaterials 503 durch einen Formvorgang zusammengepackt werden. Der Formvorgang kann als ein Einkapselungsvorgang bezeichnet werden. Das Formmaterial 503 kapselt die Chips 101, 201, 301 und 401 zu einem einzigen physikalischen Stück. Das Formmaterial 503 füllt die Räume zwischen Paaren von Chips und deckt jeden der Chips ab.
  • Wie in 2(f) gezeigt, wird das Formmaterial 503, das die Lotkügelchen 105, 205, 305 und 405 umgibt, verdünnt durch Schleifen zum Freilegen der Lotkügelchen 105, 205, 305 und 405, die als Verbindungen zu anderen Schichten wie der PPI Schicht verwendet wird.
  • Wie in 2(b) dargestellt, kann die Polymerschicht 504 auf dem Formmaterial 503 ausgebildet sein. Die Polymerschicht 504 kann zur Bildung von Öffnungen zum Freilegen der Lotkügelchen 105, 205, 305 und 405 gemustert sein. Ein metallisches Material wird zum Bilden einer Nachpassivierungsverbindungs-(PPI)Leitung auf der Polymerschicht 504, die der Kontur der Polymerschicht 504 folgt, verwendet. Die PPI Leitung 505 führt weiter die Öffnungen der Polymerschicht 504 und ist in Kontakt mit den Lotkügelchen 105, 205, 305 und 405. Die Leitung 505 bildet eine elektrische Verbindung zwischen den Lotkügelchen 105, 205, 305 und 405, die weiter die Kontaktpads 102, 202, 302 und 402 verbinden. Eine zweite Polymerschicht 506 kann weiter über der PPI Leitung 505 ausgebildet sein.
  • Wie in 2(h) gezeigt, kann die zweite Polymerschicht 506 zur Bildung von Öffnungen, wo die Lotkügelchen 508 angeordnet werden, gemustert sein. Die Öffnungen der zweiten Polymerschicht 506 braucht nicht direkt über den Öffnungen der ersten Polymerschicht 504 angeordnet zu sein. Eine untere Bump-Metall (UBM) Schicht 507 kann über den Öffnungen der zweiten Polymerschicht 506 angeordnet sein. Es können mehrere Unterschichten für die UBM Schicht 507 vorgesehen sein. Die Lotkügelchen 508 können auf der UBM Schicht 507 in jeder Öffnung der zweiten Polymerschicht 506 verfestigt sein. Der Träger 501 wird entfernt, nachdem die vier Chips 101, 201, 301 und 401 gepackt und mit den Lotkügelchen 508 verbunden sind.
  • Die 3(a)–3(f) zeigen ein weiteres Ausführungsbeispiel eines Verfahrens eines WLP Prozesses zum Montieren einer WLP Einheit 500 wie in 1(b) gezeigt.
  • Wie in 3(a) gezeigt, sind vier Chips einschließlich eines CMOS Chip 101, eines GaAs Chips 201, eines SiGe Chips 301 und eine integrierte passive Einheit (IPD) 401 vorgesehen. Ein Kontaktpad 102 ist auf dem Chip 101, ein Kontaktpad 202 ist auf dem Chip 201, ein Kontaktpad 302 ist auf dem Chip 301 und ein Kontaktpad 402 ist auf dem Chip 401. Eine Passivierungsschicht 103 kann über der Fläche des CMOS Chip 101 und auf dem Kontaktpad 102 ausgebildet sein zur strukturellen Stützung und zur physikalischen Isolation. Eine Öffnung für die Passivierungsschicht 103 ist durch Entfernen eines Bereichs der Passivierungsschicht 103 gebildet zum Freilegen des Kontaktpads 102. Ähnlich sind Passivierungsschichten 203, 303 und 403 auf den Chips 201, 301 und 401 zur strukturellen Stütze und physikalischen Isolation mit einer Öffnung zum Freilegen der Kontaktpads 202, 302 bzw. 402 ausgebildet.
  • Wie in 3(b) gezeigt, sind die vier Chips 101, 201, 301 und 401 auf einem Träger 501 angeordnet mit einem angebrachten DAF 502. Die Chips 101, 201, 301 und 401 sind voneinander beabstandet und auf einer Fläche des DAF 502 angeordnet. Der Träger 501 ist ein stützender Träger für den Packagingprozess und wird entfernt, wenn das Packaging beendet ist.
  • Wie in 3(c) gezeigt, sind verschiedene Verbindungen auf den Chips ausgebildet. Eine Cu Durchkontaktierung 6051 ist die Verbindung oder Verbindungseinheit, die auf dem Kontaktpad 102 ausgebildet ist, die weiter den Kontaktpad 102 mit einer PPI Leitung, die später gebildet wird, verbindet. Ein Cu Stutzen 6053 und 6054 ist eine weitere Verbindung, die auf dem Kontaktpad 302 und 304 ausgebildet ist, die dem Kontaktpad 302 und 402 mit einer später gebildeten PPI Leitung verbindet. Der Kontaktpad 202 ist mit einem Lotstein 6042 mit einem Lotkügelchen 6052 verbunden, die durch einen Reflowvorgang gebildet wird. Die Cu Durchkontaktierung, der Cu Stutzen und das Lotkügelchen sind Beispiele von Verbindungen. Es können eine oder mehrere Verbindungen sein, wie sie heute bekannt sind oder zukünftig entwickelt sein werden. Die Verbindungen können verschiedene Arten von Formen wie ein Quadrat, eine Kugel, eine Diamantform oder einige andere Arten von Formen sein. Die Verbindungen können aus unterschiedlichen leitfähigen Materialien bestehen wie Kupfer, Legierungen von Zinn, Blei, Silber, Kupfer, Nickel, Bismuth und dergleichen.
  • Wie in den 3(d) gezeigt, sind die Chips 101, 201, 301 und 401 nach heterogenen Techniken gefertigt, sie können gemeinsam horizontal gepackt sein unter Verwendung eines Formmaterials 503 durch einen Formvorgang. Der Formvorgang kann als ein Einkapselungsvorgang bezeichnet werden. Das Formmaterial 503 kapselt die Chips 101, 201, 301 und 401 gemeinsam ein zu einem gegenständlichen Stück. Das Formmaterial 503 füllt die Abstände zwischen Paaren von Chips und umgibt weiter jeden Chip.
  • Wie in 3(e) gezeigt, ist das Formmaterial 503, das die Verbindungen 6051, 6052, 6053 und 6054 umgibt, durch Schleifen verdünnt, um die Verbindungen 6051, 6052, 6053 und 6054 zu bilden, die als Verbindungen mit anderen Schichten wie der PPI Schicht verwendet wird.
  • Wie in 3(f) gezeigt, kann eine Polymerschicht 504 auf dem Formmaterial 503 gebildet sein. Die Polymerschicht 504 kann zur Bildung von Öffnungen zum Freilegen der Verbindungen 6051, 6052, 6053 und 6054 gemustert sein. Ein metallisches Material wird zum Bilden einer Nachpassivierungsverbindung (PPI) Leitung 505 auf der Polymerschicht 504, die der Kontur der Polymerschicht 504 folgt verwendet. Die PPI Leitung 505 füllt weiter die Öffnungen der Polymerschicht 504 und ist in Kontakt mit den Verbindungen 6051, 6052, 6053 und 6054. Die PPI Leitung 505 bildet so eine elektrische Verbindung zwischen den Verbindungen 6051, 6052, 6053 und 6054 und verbindet weiter die Kontaktpads 102, 202, 302, bzw. 402.
  • Eine zweite Polymerschicht 506 kann weiter über der PPI Leitung 505 ausgebildet sein. Die zweite Polymerschicht 506 kann zur Bildung von Öffnungen, an denen die Lotkügelchen 508 angeordnet werden, gemustert sein. Die Öffnungen der zweiten Polymerschicht 506 braucht nicht direkt über den Öffnungen der ersten Polymerschicht 504 zu liegen. Eine untere Bump-Metall (UBM) Schicht 507 kann um die Öffnungen der zweiten Polymerschicht 506 gebildet sein. Es können eine Mehrzahl von Unterschichten für die UBM Schicht 507 gebildet sein. Die Lotkügelchen 506 können auf der UBM Schicht 507 in jeder Öffnung der zweiten Polymerschicht 506 angeordnet sein. Der Träger 501 wird entfernt, nachdem die vier Chips 101, 201, 301 und 401 gepackt und mit den Lotkügelchen 508 verbunden sind.
  • Obwohl die vorliegende Offenbarung und ihre Vorteile in ihren Einzelheiten beschrieben worden sind, versteht es sich, dass verschiedene Änderungen, Ersetzungen und Abweichungen möglich sind, ohne sich von dem Grundgedanken und dem Schutz der Offenbarung, wie er sich aus den beiliegenden Ansprüchen ergibt, zu entfernen. Weiter soll der Schutzbereich der vorliegenden Erfindung dicht auf bestimmte Ausführungsbeispiele des Prozesses, der Maschine, der Herstellung oder der Zusammensetzung von Stoffen, Mittel, Verfahren und Schritte, wie sie in der Beschreibung beschrieben worden sind, beschränkt werden. Der Fachmann erkennt aus der Offenbarung der vorliegenden Anmeldung, dass Verfahren, Maschinen, Herstellung, Zusammensetzung von Stoffen, Mitteln, Verfahren oder Schritten, die gegenwärtig vorhanden sind oder später entwickelt werden, die im Wesentlichen dieselbe Funktion erfüllen und dasselbe Ergebnis wie die entsprechenden Ausführungsbeispiele, wie sie hier beschrieben worden sind, nach der vorliegenden Anmeldung verwendet werden können. Entsprechend sollen die beigefügten Ansprüche innerhalb des Schutzbereiches solche Prozesse, Maschinen, Herstellungen, Zusammensetzungen von Stoffen, Mitteln, Verfahren oder Schritten beinhalten. Zusätzlich bildet jeder Anspruch ein gesondertes Ausführungsbeispiel und die Kombinationen von verschiedenen Ansprüchen und Ausführungsbeispielen liegen innerhalb des Schutzbereichs der Offenbarung.

Claims (10)

  1. Eine Einheit mit: – einem ersten Chip, der nach einer ersten Technologie gefertigt ist, mit einem ersten Kontaktpad; – einem zweiten Chip, der nach einer zweiten Technologie, die gegenüber der ersten Technologie unterschiedlich ist, gefertigt ist, mit einem zweiten Kontaktpad; – einem Formmaterial, das den ersten Chip und den zweiten Chip einkapselt; und – einer Nachpassivierungsverbindung (PPI) Leitung auf dem Formmaterial, das mit dem ersten Kontaktpad durch eine erste Verbindung verbunden ist und mit dem zweiten Kontaktpad durch eine zweite Verbindung verbunden ist, wobei die erste Verbindung von einer ersten Art und die zweite Verbindung von einer zweiten Art, die von der ersten Art unterschiedlich ist, ist, wobei beide Verbindungsarten ausgewählt sind bestehend aus einer Gruppe bestehend aus einem leitfähigen Kügelchen, einer leitfähigen Durchkontaktierung oder einem leitfähigen Stift.
  2. Eine Einheit nach Anspruch 1, wobei die erste Technologie ausgewählt ist aus einer Gruppe bestehend im Wesentlichen aus einem CMOS Chip, einem GaAs Chip, einem SiGe Chip und einer integrierten passiven Einheit (IPD).
  3. Die Einheit nach Annspruch 1 oder 2, wobei der erste Chip ausgewählt ist aus einer Gruppe bestehend im Wesentlichen aus einem CMOS Prozessorchip, einer GaAs optoelektronischen Einheit, einem SiGe BiCMOS Analog/Digital-Wandler und einer IPD, die eine Mehrzahl von Widerständen, Induktivitäten oder Kapazitäten aufweist.
  4. Die Einheit nach einem der vorangehenden Ansprüche, wobei die erste Verbindung, die die PPI Leitung und den ersten Kontaktpad verbindet, ausgewählt ist aus einer Gruppe bestehend aus: – einem Cu Kügelchen mit einer Höhe größer als etwa 30 μm und einer Breite von etwa 70 μm, – einer Cu Durchleitung mit einer Höhe größer als etwa 10 μm und einer Breite größer als etwa 30 μm, und – einem Cu Stutzen mit einer Höhe von etwa 10 μm bis 20 μm und einer Breite größer als etwa 50 μm.
  5. Die Einheit nach einem der vorhandenen Ansprüche, weiter mit einer Unterbumpmetall(UBM)-Schicht in Kontakt mit der PPI Leitung, gebildet auf einer Öffnung einer Polymerschicht über der PPI Leitung.
  6. Ein Verfahren zum Bilden einer Einheit mit: – Schaffen eines ersten Chips gefertigt nach einer ersten Technologie mit einem ersten Kontaktpad, – Vorsehen eines zweiten Chips, der nach einer zweiten Technologie, die von der ersten Technologie unterschiedlich ist, gefertigt ist, der mit einem zweiten Kontaktpad versehen ist, – Bilden einer ersten Verbindung auf dem ersten Kontaktpad und einer zweiten Verbindung auf dem zweiten Kontaktpad, wobei die erste Verbindung von einer ersten Art und die zweite Verbindung von der zweiten Art ist, die von der ersten Art unterschiedlich ist, wobei beide Typen ausgewählt sind aus einer Gruppe bestehend im Wesentlichen aus einem leitfähigen Kügelchen, einer leitfähigen Durchkontaktierung oder einem leitfähigen Stift, – Einkapseln des ersten Chips und des zweiten Chips durch ein Formmaterial, und – Bilden einer Nachpassivierungsverbindung (PPI) Leitung auf dem Formmaterial, das mit der ersten Verbindung und der zweiten Verbindung verbunden ist.
  7. Das Verfahren nach Anspruch 6, weiter mit: – Bilden einer Polymerschicht über der PPI Leitung, – Muster der Polymerschicht über einer Öffnung zum Freilegen der PPI Leitung, und – Bilden einer Unterbumpetall(UBM)-Schicht in der Öffnung der Polymerschicht in Kontakt mit der PPI Leitung.
  8. Das Verfahren nach Anspruch 6, weiter mit: – Bilden einer Polymerschicht zwischen dem Formmaterial und der PPI Leitung.
  9. Das Verfahren nach einem der Ansprüche 6 bis 8, wobei die erste Verbindung ausgewählt wird aus einer Gruppe bestehend aus: – einem Cu Kügelchen mit einer Höhe größer als etwa 30 μμ und einer Breite größer als etwa 70 μm, – einer Cu Durchkontaktierung mit einer Höhe größer als etwa 10 μm und einer Breite größer als etwa 30 μm, und – einem Cu Stift mit einer Höhe von 10 μm bis 30 μm und einer Breite größer als etwa 50 μm.
  10. Eine Einheit mit: – einem ersten Chip, der nach einer ersten Technologie gefertigt und einen ersten Kontaktpad hat, mit einer ersten Passivierungsschicht über dem ersten Kontaktpad, der eine Öffnung zum Freilegen des ersten Kontaktpads hat; – einem zweiten Chip, der nach einer zweiten Technologie, die von der ersten Technologie unterschiedlich ist, gefertigt ist und einen zweiten Kontaktpad hat mit einer zweiten Passivierungsschicht über dem zweiten Kontaktpad mit einer Öffnung zum Freilegen des zweiten Kontaktpads, – einer ersten Verbindung auf dem ersten Kontaktpad und einer zweiten Verbindung auf dem zweiten Kontaktpad, wobei die erste Verbindung von einer ersten Art ist und die zweite Verbindung von einer zweiten Art ist, die von der ersten Art unterschiedlich ist, wobei beide Typen ausgewählt sind bestehend aus einer Gruppe im Wesentlichen aus einem leitfähigen Kügelchen, einer leitfähigen Durchkontaktierung oder einem leitfähigen Stift; – einem Formmaterial, das den ersten Chip und den zweiten Chip gemeinsam einkapselt, wobei die erste Verbindung und die zweite Verbindung frei liegen; – eine Polymerschicht auf dem Formmaterial mit einer ersten Öffnung zum Freilegen der ersten Verbindung und einer zweiten Öffnung zum Freilegen der zweiten Verbindung; und – eine Nachpassivierungsverbindungs(PPI)-Leitung auf der Polymerschicht, die mit der ersten Verbindung in der ersten Öffnung verbunden ist und mit der zweiten Verbindung in der zweiten Öffnung verbunden ist.
DE102012107502.6A 2012-04-09 2012-08-16 Verfahren und Waferlevelpackage für heterogene Integrationstechnologie Pending DE102012107502A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261621884P 2012-04-09 2012-04-09
US13/536,549 US9111949B2 (en) 2012-04-09 2012-06-28 Methods and apparatus of wafer level package for heterogeneous integration technology
US13/536,549 2012-06-28

Publications (1)

Publication Number Publication Date
DE102012107502A1 true DE102012107502A1 (de) 2014-01-02

Family

ID=49291644

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012107502.6A Pending DE102012107502A1 (de) 2012-04-09 2012-08-16 Verfahren und Waferlevelpackage für heterogene Integrationstechnologie

Country Status (3)

Country Link
US (1) US9111949B2 (de)
DE (1) DE102012107502A1 (de)
TW (1) TWI509752B (de)

Families Citing this family (589)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283443B2 (en) 2009-11-10 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package having integrated capacitor
US11244896B2 (en) 2019-01-27 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US20140021603A1 (en) 2012-07-23 2014-01-23 Rf Micro Devices, Inc. Using an interconnect bump to traverse through a passivation layer of a semiconductor die
TWI474454B (zh) * 2012-08-31 2015-02-21 Chipmos Technologies Inc 微凸塊結構的製造方法
US8927412B1 (en) * 2013-08-01 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package and method of formation
US9165829B2 (en) * 2013-10-02 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Double sided NMOS/PMOS structure and methods of forming the same
US9466581B2 (en) 2013-10-18 2016-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device and manufacturing method thereof
US9142746B2 (en) 2013-11-11 2015-09-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Light-emitting diodes on a wafer-level package
US9406588B2 (en) 2013-11-11 2016-08-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method thereof
US9379041B2 (en) * 2013-12-11 2016-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Fan out package structure
US9352956B2 (en) 2014-01-16 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS devices and methods for forming same
US9443835B2 (en) 2014-03-14 2016-09-13 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing embedded wafer-level packaging (eWLP) and eWLP devices, packages and assemblies made by the methods
US9305908B2 (en) 2014-03-14 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Methods for performing extended wafer-level packaging (eWLP) and eWLP devices made by the methods
US9541503B2 (en) 2014-03-14 2017-01-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Compact systems, compact devices, and methods for sensing luminescent activity
US9385110B2 (en) * 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9659896B2 (en) 2014-08-20 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9484285B2 (en) 2014-08-20 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US9373604B2 (en) * 2014-08-20 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for wafer level package and methods of forming same
US20160116409A1 (en) * 2014-10-28 2016-04-28 Omnivision Technologies, Inc. Color-Sensitive Image Sensor With Embedded Microfluidics And Associated Methods
US9786631B2 (en) 2014-11-26 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Device package with reduced thickness and method for forming same
US9484307B2 (en) * 2015-01-26 2016-11-01 Advanced Semiconductor Engineering, Inc. Fan-out wafer level packaging structure
US9541717B2 (en) 2015-01-30 2017-01-10 Avago Technologies General IP (Singapore) Pta. Ltd. Optoelectronic assembly incorporating an optical fiber alignment structure
US10032725B2 (en) 2015-02-26 2018-07-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
JP6592948B2 (ja) * 2015-04-21 2019-10-23 富士通株式会社 半導体装置の製造方法
WO2016176673A1 (en) * 2015-04-30 2016-11-03 Gigpeak, Inc. Gaas/sige-bicmos-based transceiver system-in-package for e-band frequency applications
US10340258B2 (en) * 2015-04-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
US9564345B1 (en) 2015-08-18 2017-02-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9786614B2 (en) 2015-11-16 2017-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out structure and method of forming
US9911629B2 (en) 2016-02-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated passive device package and methods of forming same
US9935009B2 (en) * 2016-03-30 2018-04-03 International Business Machines Corporation IR assisted fan-out wafer level packaging using silicon handler
US9935024B2 (en) 2016-04-28 2018-04-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor structure
US9859229B2 (en) 2016-04-28 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US9947552B2 (en) 2016-04-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10068853B2 (en) 2016-05-05 2018-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9870997B2 (en) 2016-05-24 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10157807B2 (en) 2016-05-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor packages and manufacturing mehtods thereof
US9941216B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive pattern and integrated fan-out package having the same
US9941248B2 (en) 2016-05-30 2018-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures, pop devices and methods of forming the same
US9793246B1 (en) 2016-05-31 2017-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Pop devices and methods of forming the same
US10032722B2 (en) 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure having am antenna pattern and manufacturing method thereof
US9812381B1 (en) 2016-05-31 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9985006B2 (en) 2016-05-31 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10854579B2 (en) 2016-06-23 2020-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10475769B2 (en) 2016-06-23 2019-11-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package and manufacturing method of the same
US10431738B2 (en) 2016-06-24 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US9812426B1 (en) 2016-06-29 2017-11-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, semiconductor device, and method of fabricating the same
US9859254B1 (en) 2016-06-30 2018-01-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and a manufacturing method thereof
US9941186B2 (en) 2016-06-30 2018-04-10 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing semiconductor structure
US9653391B1 (en) 2016-06-30 2017-05-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging structure and manufacturing method thereof
US9966360B2 (en) 2016-07-05 2018-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US9793230B1 (en) * 2016-07-08 2017-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming
US10163800B2 (en) 2016-07-08 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy feature in passivation layer
US9824902B1 (en) 2016-07-12 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US9825007B1 (en) 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US11469215B2 (en) 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US9661794B1 (en) 2016-07-13 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing package structure
US10062654B2 (en) 2016-07-20 2018-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US9799615B1 (en) 2016-07-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures having height-adjusted molding members and methods of forming the same
US9691708B1 (en) 2016-07-20 2017-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10276506B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US9984960B2 (en) 2016-07-21 2018-05-29 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10276542B2 (en) 2016-07-21 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10163860B2 (en) 2016-07-29 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10340206B2 (en) 2016-08-05 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Dense redistribution layers in semiconductor packages and methods of forming the same
US10297551B2 (en) 2016-08-12 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing redistribution circuit structure and method of manufacturing integrated fan-out package
US10672741B2 (en) 2016-08-18 2020-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with thermal-electrical-mechanical chips and methods of forming the same
US10658334B2 (en) 2016-08-18 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a package structure including a package layer surrounding first connectors beside an integrated circuit die and second connectors below the integrated circuit die
US10120971B2 (en) 2016-08-30 2018-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and layout method thereof
US10128182B2 (en) 2016-09-14 2018-11-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10276548B2 (en) 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US9922964B1 (en) 2016-09-19 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dummy die
US9859245B1 (en) 2016-09-19 2018-01-02 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with bump and method for forming the same
US10483215B2 (en) 2016-09-22 2019-11-19 International Business Machines Corporation Wafer level integration including design/co-design, structure process, equipment stress management and thermal management
US9911672B1 (en) 2016-09-30 2018-03-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, method for fabricating integrated fan-out packages, and method for fabricating semiconductor devices
US9837359B1 (en) 2016-09-30 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10515899B2 (en) 2016-10-03 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with bump
US10290609B2 (en) 2016-10-13 2019-05-14 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method of the same
US10157846B2 (en) 2016-10-13 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package involving cutting process
US10163801B2 (en) 2016-10-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10304801B2 (en) 2016-10-31 2019-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US11158619B2 (en) 2016-10-31 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution layers in semiconductor packages and methods of forming same
US10014260B2 (en) 2016-11-10 2018-07-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163813B2 (en) 2016-11-17 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure including redistribution structure and conductive shielding film
US10177078B2 (en) 2016-11-28 2019-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10103125B2 (en) 2016-11-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US9837366B1 (en) 2016-11-28 2017-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor structure and semiconductor manufacturing process thereof
US10692813B2 (en) 2016-11-28 2020-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with dummy bumps connected to non-solder mask defined pads
US10183858B2 (en) 2016-11-29 2019-01-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method of manufacturing the same
US10825780B2 (en) 2016-11-29 2020-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with electromagnetic interference protection and method of manufacture
US10304793B2 (en) 2016-11-29 2019-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10128193B2 (en) 2016-11-29 2018-11-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10163802B2 (en) 2016-11-29 2018-12-25 Taiwan Semicondcutor Manufacturing Company, Ltd. Fan-out package having a main die and a dummy die, and method of forming
US10529666B2 (en) 2016-11-29 2020-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10163824B2 (en) 2016-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10312203B2 (en) 2016-12-13 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with antenna element
US10529671B2 (en) 2016-12-13 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method for forming the same
US10535554B2 (en) 2016-12-14 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor die having edge with multiple gradients and method for forming the same
US11916096B2 (en) 2017-02-09 2024-02-27 Vuereal Inc. Circuit and system integration onto a micro-device substrate
US10354964B2 (en) 2017-02-24 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated devices in semiconductor packages and methods of forming same
US10529698B2 (en) 2017-03-15 2020-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10937719B2 (en) 2017-03-20 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US10784220B2 (en) 2017-03-30 2020-09-22 Taiwan Semiconductor Manufacturing Co., Ltd. Plurality of semiconductor devices encapsulated by a molding material attached to a redistribution layer
US10672729B2 (en) 2017-03-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10157808B2 (en) 2017-03-30 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming package structure
US10872850B2 (en) 2017-03-30 2020-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
US10685896B2 (en) 2017-04-13 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of fabricating the same
US10510709B2 (en) 2017-04-20 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10163848B2 (en) 2017-04-28 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package
US10276536B2 (en) 2017-04-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out structure
US10074604B1 (en) 2017-04-28 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10460987B2 (en) 2017-05-09 2019-10-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package device with integrated antenna and manufacturing method thereof
US10283470B2 (en) 2017-05-19 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10515923B2 (en) 2017-05-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor package structure with twinned copper layer
US10461060B2 (en) 2017-05-31 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with redistribution layers
US10163781B1 (en) 2017-05-31 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10163803B1 (en) 2017-06-20 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10312112B2 (en) 2017-06-20 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package having multi-band antenna and method of forming the same
US10157888B1 (en) 2017-06-20 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages and methods of forming the same
US10276481B2 (en) 2017-06-26 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having a plurality of conductive balls having narrow width for the ball waist
DE102018108409B4 (de) 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102018109028B4 (de) 2017-06-30 2023-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung mit Abschirmstruktur zur Verringerung von Übersprechen und Verfahren zur Herstellung derselben
US10283474B2 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure and method for forming the same
US10263064B2 (en) 2017-06-30 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10872885B2 (en) 2017-06-30 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10269728B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shielding structure for cross-talk reduction
US10290605B2 (en) 2017-06-30 2019-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Fan-out package structure and method for forming the same
US10269587B2 (en) 2017-06-30 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages and methods of forming same
US10283428B2 (en) 2017-06-30 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10727198B2 (en) 2017-06-30 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method manufacturing the same
US10276551B2 (en) 2017-07-03 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device package and method of forming semiconductor device package
US10522476B2 (en) 2017-07-18 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, integrated fan-out package and method of fabricating the same
US10186492B1 (en) * 2017-07-18 2019-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10461034B2 (en) 2017-07-26 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10157864B1 (en) 2017-07-27 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US10157862B1 (en) 2017-07-27 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10134685B1 (en) 2017-07-27 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of fabricating the same
US10290611B2 (en) 2017-07-27 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming same
US10515921B2 (en) 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10854570B2 (en) 2017-07-27 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and method of fabricating the same
US10162139B1 (en) 2017-07-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package
US10157850B1 (en) 2017-07-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing method thereof
US11335767B2 (en) 2017-07-31 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US10475747B2 (en) 2017-08-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method for fabricating the same
US10276428B2 (en) 2017-08-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10818627B2 (en) * 2017-08-29 2020-10-27 Advanced Semiconductor Engineering, Inc. Electronic component including a conductive pillar and method of manufacturing the same
US11075132B2 (en) 2017-08-29 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package, package-on-package structure, and manufacturing method thereof
US10879197B2 (en) 2017-08-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating package structure
US10861773B2 (en) 2017-08-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10276404B2 (en) 2017-08-30 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
DE102018103061A1 (de) 2017-08-31 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Maskenanrdnung und Verfahren zum Herstellen eines Chip-Package
US11107680B2 (en) 2017-08-31 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Mask assembly and method for fabricating a chip package
US11417569B2 (en) 2017-09-18 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having integrated circuit component with conductive terminals of different dimensions
US10510631B2 (en) 2017-09-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fan out package structure and method of manufacturing the same
US10157834B1 (en) 2017-09-18 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Electronic apparatus
US10867938B2 (en) 2017-09-25 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US10276537B2 (en) 2017-09-25 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10297544B2 (en) 2017-09-26 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10157870B1 (en) 2017-09-26 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating the same
US10340253B2 (en) 2017-09-26 2019-07-02 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10319707B2 (en) 2017-09-27 2019-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor component, package structure and manufacturing method thereof
US10276920B2 (en) 2017-09-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, electronic device and method of fabricating package structure
US10504865B2 (en) 2017-09-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10276508B2 (en) 2017-09-28 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same
US10181449B1 (en) 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
US10347574B2 (en) 2017-09-28 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out packages
US10510693B2 (en) 2017-09-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structure
US10483617B2 (en) 2017-09-29 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure
US10510732B2 (en) 2017-09-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. PoP device and method of forming the same
US10157871B1 (en) 2017-10-12 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10163858B1 (en) 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and manufacturing methods thereof
US10074615B1 (en) 2017-10-26 2018-09-11 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10163825B1 (en) * 2017-10-26 2018-12-25 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10276543B1 (en) 2017-10-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor device package and method of forming semicondcutor device package
US10163832B1 (en) 2017-10-27 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package, redistribution circuit structure, and method of fabricating the same
US10636775B2 (en) 2017-10-27 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10665560B2 (en) * 2017-10-27 2020-05-26 Taiwan Semiconductor Manufacturing Company Ltd. Optical semiconductor package and method for manufacturing the same
US10763206B2 (en) 2017-10-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating integrated fan-out packages
US10461023B2 (en) 2017-10-30 2019-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and methods of forming the same
TWI736780B (zh) 2017-10-31 2021-08-21 台灣積體電路製造股份有限公司 晶片封裝及其形成方法
US10515827B2 (en) 2017-10-31 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package with recessed interposer substrate
US11322449B2 (en) 2017-10-31 2022-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package with fan-out structures
US10629509B2 (en) 2017-10-31 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution circuit structures and methods of forming the same
US10861814B2 (en) 2017-11-02 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10283473B1 (en) 2017-11-03 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10629539B2 (en) 2017-11-07 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10522440B2 (en) 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10446521B2 (en) 2017-11-07 2019-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and method of fabricating an integrated fan-out package
US10283377B1 (en) 2017-11-07 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US11482491B2 (en) 2017-11-08 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with porous conductive structure and manufacturing method thereof
US10553533B2 (en) 2017-11-08 2020-02-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package and manufacturing method thereof
US10741404B2 (en) 2017-11-08 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10283468B1 (en) 2017-11-09 2019-05-07 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures
US10957672B2 (en) * 2017-11-13 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10163827B1 (en) 2017-11-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with protrusion structure
DE102018106038A1 (de) 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
DE102018122228B4 (de) 2017-11-15 2023-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Integriertes Multichip-Fan-Out-Package sowie Verfahren zu dessen Herstellung
US11177201B2 (en) 2017-11-15 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages including routing dies and methods of forming same
US11410918B2 (en) 2017-11-15 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making an integrated circuit package including an integrated circuit die soldered to a bond pad of a carrier
US10515922B2 (en) 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip integrated fan-out package
US10566261B2 (en) 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure
US10361139B2 (en) 2017-11-16 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and manufacturing method thereof
US10381309B2 (en) 2017-11-21 2019-08-13 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having connecting module
US10658208B2 (en) 2017-11-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Polyimide composition for package structure, package structure and method of fabricating the same
US10679947B2 (en) 2017-11-21 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and manufacturing method thereof
US10734323B2 (en) 2017-11-22 2020-08-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structures
US10797007B2 (en) 2017-11-28 2020-10-06 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10510704B2 (en) 2018-01-30 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10762319B2 (en) 2018-01-30 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Fingerprint sensor and manufacturing method thereof
KR102491103B1 (ko) 2018-02-06 2023-01-20 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10510646B2 (en) 2018-02-26 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Packae structure, RDL structure and method of forming the same
US10573573B2 (en) 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
US11315891B2 (en) 2018-03-23 2022-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming semiconductor packages having a die with an encapsulant
US11069671B2 (en) 2018-03-23 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method
US10741477B2 (en) 2018-03-23 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US10872862B2 (en) 2018-03-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having bridge structure for connection between semiconductor dies and method of fabricating the same
US10665537B2 (en) 2018-03-29 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US11158555B2 (en) 2018-03-29 2021-10-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having sensor die with touch sensing electrode, and method of fabricating the same
US10546845B2 (en) 2018-04-20 2020-01-28 Taiwan Semiconductor Manufacturing Co., Ltd. Package on package structure
US10510686B2 (en) 2018-04-27 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10529593B2 (en) 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package
US10504858B2 (en) 2018-04-27 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10276511B1 (en) 2018-04-27 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package and manufacturing method thereof
US10510595B2 (en) 2018-04-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10672681B2 (en) 2018-04-30 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages
US10741508B2 (en) 2018-04-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having antenna and manufacturing method thereof
US10756037B2 (en) 2018-05-15 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and fabricating method thereof
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10438934B1 (en) 2018-05-15 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and manufacturing method thereof
US10748861B2 (en) 2018-05-16 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10366966B1 (en) 2018-05-17 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing integrated fan-out package
US10700008B2 (en) 2018-05-30 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure having redistribution layer structures
US10622321B2 (en) 2018-05-30 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structures and methods of forming the same
US10748831B2 (en) 2018-05-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages having thermal through vias (TTV)
US10658287B2 (en) 2018-05-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a tapered protruding pillar portion
US10811404B2 (en) 2018-05-31 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10658263B2 (en) 2018-05-31 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US11114407B2 (en) 2018-06-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package and manufacturing method thereof
US11289426B2 (en) 2018-06-15 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10879220B2 (en) 2018-06-15 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure and manufacturing method thereof
US10643943B2 (en) 2018-06-25 2020-05-05 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, package-on-package structure and manufacturing method thereof
US10483174B1 (en) 2018-06-25 2019-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit component and package structure having the same
US10333623B1 (en) 2018-06-25 2019-06-25 Taiwan Semiconductor Manufacturing Co., Ltd. Optical transceiver
US10879166B2 (en) 2018-06-25 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having redistribution structure with photosensitive and non-photosensitive dielectric materials and fabricating method thereof
US10777430B2 (en) * 2018-06-27 2020-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated package and method forming same
US10867962B2 (en) 2018-06-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging process and manufacturing method
US11145564B2 (en) 2018-06-29 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer passivation structure and method
US10854552B2 (en) 2018-06-29 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US10510591B1 (en) 2018-06-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and method of manufacturing package
US10872855B2 (en) 2018-06-29 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of fabricating the same
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US10622290B2 (en) * 2018-07-11 2020-04-14 Texas Instruments Incorporated Packaged multichip module with conductive connectors
US10522470B1 (en) 2018-07-15 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US10950554B2 (en) 2018-07-16 2021-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
US10510668B1 (en) 2018-07-16 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating semiconductor device
US11410923B2 (en) 2018-07-16 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, integrated fan-out package and method of forming the same
US11469198B2 (en) 2018-07-16 2022-10-11 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device manufacturing method and associated semiconductor die
US10504835B1 (en) 2018-07-16 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure, semiconductor chip and method of fabricating the same
US11075159B2 (en) 2018-07-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US10867925B2 (en) 2018-07-19 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US11424197B2 (en) 2018-07-27 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package, package structure with redistributing circuits and antenna elements and method of manufacturing the same
US11239180B2 (en) 2018-07-30 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with stacked semiconductor dies
US10790210B2 (en) 2018-07-31 2020-09-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US11289373B2 (en) 2018-07-31 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10658333B2 (en) 2018-07-31 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of fabricating the same
US11075439B2 (en) 2018-07-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
US10978424B2 (en) 2018-08-03 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11088124B2 (en) 2018-08-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11011501B2 (en) 2018-08-14 2021-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US10665572B2 (en) 2018-08-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US10720416B2 (en) 2018-08-15 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package including thermal relaxation block and manufacturing method thereof
US10756058B2 (en) 2018-08-29 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US11107801B2 (en) 2018-08-29 2021-08-31 Taiwan Semiconductor Manufacturing Co., Ltd. Multi fan-out package structure and method for forming the same
US11171090B2 (en) 2018-08-30 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11270953B2 (en) 2018-08-31 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with shielding structure
US11309294B2 (en) 2018-09-05 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages and methods of forming the same
US11164839B2 (en) 2018-09-11 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11264300B2 (en) 2018-09-17 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with lid and method for forming the same
US11004812B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11004827B2 (en) 2018-09-18 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method of semiconductor package
US10914895B2 (en) 2018-09-18 2021-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US10867919B2 (en) 2018-09-19 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
US10665545B2 (en) 2018-09-19 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices, semiconductor packages and methods of forming the same
US10796990B2 (en) 2018-09-19 2020-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure, package structure, and manufacturing method thereof
US11062997B2 (en) 2018-09-20 2021-07-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming chip package structure
US10868353B2 (en) 2018-09-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic device and manufacturing method thereof
US10998202B2 (en) 2018-09-27 2021-05-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10672728B2 (en) * 2018-09-27 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated fan-out package
US10825773B2 (en) 2018-09-27 2020-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with reinforcement structures in a redistribution circuit structure and method of manufacturing the same
US11177192B2 (en) 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
US11171098B2 (en) 2018-09-27 2021-11-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11158600B2 (en) 2018-09-28 2021-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography process for semiconductor packaging and structures resulting therefrom
US11322450B2 (en) 2018-10-18 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of forming the same
US10679915B2 (en) 2018-10-28 2020-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10510713B1 (en) 2018-10-28 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semicondcutor package and method of manufacturing the same
US10879224B2 (en) 2018-10-30 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, die and method of manufacturing the same
US11307500B2 (en) 2018-10-30 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing photoresistor layer, method of forming a pattern and method of manufacturing a package
US10840197B2 (en) 2018-10-30 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11545370B2 (en) 2018-10-30 2023-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming pattern and manufacturing method of package
US10638616B1 (en) 2018-10-30 2020-04-28 Taiwan Semiconductor Manufacturing Co., Ltd. Circuit carrier and manifacturing method thereof
US11430739B2 (en) 2018-10-30 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of package structure with fan-out structure
US11626343B2 (en) 2018-10-30 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with enhanced thermal dissipation and method for making the same
US11075173B2 (en) 2018-10-31 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming same
US11031289B2 (en) 2018-10-31 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and methods of forming the same
KR102617086B1 (ko) 2018-11-15 2023-12-26 삼성전자주식회사 Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
WO2020100127A1 (en) * 2018-11-16 2020-05-22 Vuereal Inc. Microdevice cartridge structure
US11637186B2 (en) 2018-11-20 2023-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor having gate contact and source/drain contact separated by a gap
US10867939B2 (en) 2018-11-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
DE102019111085A1 (de) 2018-11-27 2020-05-28 Taiwan Semiconductor Manufacturing Co., Ltd. Abschirmstrukturen
US10861810B2 (en) 2018-11-27 2020-12-08 Taiwan Semiconductor Manufacturing Co., Ltd. Shielding structures
US10867947B2 (en) 2018-11-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US10962711B2 (en) 2018-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11139223B2 (en) 2018-11-29 2021-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11282761B2 (en) 2018-11-29 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US10964609B2 (en) 2018-11-30 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for detecting end point
US11069642B2 (en) 2018-12-24 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11094634B2 (en) 2018-12-24 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure comprising rigid-flexible substrate and manufacturing method thereof
US11342295B2 (en) 2018-12-24 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electronic assembly, package structure having hollow cylinders and method of fabricating the same
US10777531B2 (en) 2018-12-28 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package contact structure, semiconductor package and manufacturing method thereof
US11456268B2 (en) 2019-01-21 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10818651B2 (en) 2019-01-29 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US10790269B2 (en) 2019-01-29 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and semiconductor structures
US10818588B2 (en) 2019-01-31 2020-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, package structure and method of fabricating the same
US10658258B1 (en) 2019-02-21 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package and method of forming the same
US10756038B1 (en) 2019-02-21 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof
US11002927B2 (en) 2019-02-21 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11081369B2 (en) 2019-02-25 2021-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US10872842B2 (en) 2019-02-25 2020-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11024581B2 (en) 2019-02-25 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing the same
US11658410B2 (en) 2019-03-12 2023-05-23 Epirus, Inc. Apparatus and method for synchronizing power circuits with coherent RF signals to form a steered composite RF signal
US11616295B2 (en) 2019-03-12 2023-03-28 Epirus, Inc. Systems and methods for adaptive generation of high power electromagnetic radiation and their applications
US11211703B2 (en) 2019-03-12 2021-12-28 Epirus, Inc. Systems and methods for dynamic biasing of microwave amplifier
US11694967B2 (en) 2019-03-14 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US10867963B2 (en) 2019-03-14 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure and method of fabricating the same
US10985116B2 (en) 2019-03-14 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11037877B2 (en) 2019-03-14 2021-06-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11164814B2 (en) 2019-03-14 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10985101B2 (en) 2019-03-14 2021-04-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11018215B2 (en) 2019-03-14 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package and manufacturing method thereof
US11004786B2 (en) 2019-03-15 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11600590B2 (en) * 2019-03-22 2023-03-07 Advanced Semiconductor Engineering, Inc. Semiconductor device and semiconductor package
US11239173B2 (en) 2019-03-28 2022-02-01 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11374303B2 (en) 2019-03-28 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
US10879170B2 (en) 2019-04-21 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10923421B2 (en) 2019-04-23 2021-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US10867966B2 (en) 2019-04-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
US11133289B2 (en) 2019-05-16 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method of semiconductor package having plurality of encapsulating materials
US11075145B2 (en) 2019-05-16 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including through die via and manufacturing method thereof
US10879221B2 (en) 2019-05-16 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure
US10777518B1 (en) 2019-05-16 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10903090B2 (en) 2019-05-16 2021-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of singulate a package structure using a light transmitting film on a polymer layer
US11164819B2 (en) 2019-05-30 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11024605B2 (en) 2019-05-31 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102019125790B4 (de) 2019-05-31 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltkreis-package und verfahren
US11088059B2 (en) 2019-06-14 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, RDL structure comprising redistribution layer having ground plates and signal lines and method of forming the same
US11387177B2 (en) 2019-06-17 2022-07-12 Taiwan Semiconductor Manufacturing Company Ltd. Package structure and method for forming the same
US11127701B2 (en) 2019-06-17 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing intergrated fan-out package with redistribution structure
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11600573B2 (en) 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
US11282791B2 (en) 2019-06-27 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a heat dissipation structure connected chip package
US11410897B2 (en) 2019-06-27 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a dielectric layer edge covering circuit carrier
US11562983B2 (en) 2019-06-28 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package having multiple chips integrated therein and manufacturing method thereof
US11063019B2 (en) 2019-07-17 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, chip structure and method of fabricating the same
US11264316B2 (en) 2019-07-17 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11031376B2 (en) 2019-07-17 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package and method of forming the same
US11004796B2 (en) 2019-07-17 2021-05-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US10833053B1 (en) 2019-07-17 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11018083B2 (en) 2019-07-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11239135B2 (en) 2019-07-18 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11195816B2 (en) 2019-07-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit packages comprising a plurality of redistribution structures and methods of forming the same
US11728238B2 (en) 2019-07-29 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with heat dissipation films and manufacturing method thereof
US10978412B2 (en) 2019-07-30 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of package structure
US11004700B2 (en) * 2019-08-21 2021-05-11 Infineon Technologies Ag Temporary post-assisted embedding of semiconductor dies
US11296051B2 (en) 2019-08-22 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and forming method thereof
US11062998B2 (en) 2019-08-22 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11075131B2 (en) 2019-08-22 2021-07-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11088069B2 (en) 2019-08-22 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and semiconductor device
US11127688B2 (en) 2019-08-22 2021-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10867892B1 (en) 2019-08-22 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US11270927B2 (en) 2019-08-22 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming the same
US11177156B2 (en) 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
US11195810B2 (en) 2019-08-23 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure and method of forming same
US11456287B2 (en) 2019-08-28 2022-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11233039B2 (en) 2019-08-29 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages
US11784091B2 (en) 2019-08-30 2023-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11264343B2 (en) 2019-08-30 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure for semiconductor device and method of forming same
US11569159B2 (en) 2019-08-30 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with through vias
US11164855B2 (en) 2019-09-17 2021-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with a heat dissipating element and method of manufacturing the same
US11081447B2 (en) 2019-09-17 2021-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. Graphene-assisted low-resistance interconnect structures and methods of formation thereof
US11133283B2 (en) 2019-09-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out device
US10957645B1 (en) 2019-09-17 2021-03-23 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having conductive patterns with crystal grains copper columnar shape and method manufacturing the same
US11856800B2 (en) 2019-09-20 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with system on chip devices
US11557581B2 (en) 2019-09-23 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11251121B2 (en) 2019-09-24 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11398416B2 (en) 2019-09-24 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11854984B2 (en) 2019-09-25 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11251100B2 (en) 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having an anti-arcing pattern disposed on a passivation layer and method of fabricating the semiconductor structure
US11251119B2 (en) 2019-09-25 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure, package-on-package structure and method of fabricating the same
CN112563217A (zh) 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 封装结构
US11244879B2 (en) 2019-09-26 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11195802B2 (en) 2019-09-26 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including shielding plate in redistribution structure, semiconductor package including conductive via in redistribution structure, and manufacturing method thereof
US11417606B2 (en) 2019-09-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
CN112563229A (zh) 2019-09-26 2021-03-26 台湾积体电路制造股份有限公司 半导体封装及其制造方法
US11476201B2 (en) 2019-09-27 2022-10-18 Taiwan Semiconductor Manufacturing Company. Ltd. Package-on-package device
US11798857B2 (en) 2019-09-27 2023-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Composition for sacrificial film, package, manufacturing method of package
US11450641B2 (en) 2019-09-27 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating package structure
DE102020108481B4 (de) 2019-09-27 2023-07-06 Taiwan Semiconductor Manufacturing Company, Ltd. Halbleiter-Die-Package und Herstellungsverfahren
US11374136B2 (en) 2019-09-27 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and forming method thereof
US11322477B2 (en) 2019-09-27 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11342297B2 (en) 2019-09-27 2022-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11355428B2 (en) 2019-09-27 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
CN112582276A (zh) 2019-09-28 2021-03-30 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US11581276B2 (en) 2019-09-28 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution layers and methods of fabricating the same in semiconductor devices
US11355418B2 (en) 2019-09-29 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11289396B2 (en) 2019-09-29 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Sensing component encapsulated by an encapsulation layer with a roughness surface having a hollow region
US11362010B2 (en) 2019-10-16 2022-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with fan-out feature
US11133269B2 (en) 2019-10-17 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11018113B2 (en) 2019-10-17 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory module, semiconductor package including the same, and manufacturing method thereof
US11145614B2 (en) 2019-10-18 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11031325B2 (en) 2019-10-18 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Low-stress passivation layer
US11482465B2 (en) 2019-10-18 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal interface materials, 3D semiconductor packages and methods of manufacture
US11195817B2 (en) 2019-10-28 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US10978405B1 (en) 2019-10-29 2021-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out package
US11462509B2 (en) 2019-10-29 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with electronic device in cavity substrate and method for forming the same
DE102020119181A1 (de) 2019-10-29 2021-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiterpackages und verfahren zu deren herstellung
US11532531B2 (en) 2019-10-29 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11688693B2 (en) 2019-10-29 2023-06-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages and method of manufacture
US11417587B2 (en) 2019-10-30 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11735487B2 (en) 2019-10-30 2023-08-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
KR20210056751A (ko) * 2019-11-11 2021-05-20 삼성전자주식회사 비아를 포함하는 반도체 패키지
US11328975B2 (en) 2019-11-26 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US11322453B2 (en) 2019-11-26 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having channels formed between through-insulator-vias
US11380645B2 (en) 2019-11-26 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure comprising at least one system-on-integrated-circuit component
US11569562B2 (en) 2019-12-12 2023-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11450628B2 (en) 2019-12-15 2022-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a solenoid inductor laterally aside a die and method of fabricating the same
US11682654B2 (en) 2019-12-17 2023-06-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure having a sensor device and method of manufacturing the same
US11145639B2 (en) 2019-12-17 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11862594B2 (en) 2019-12-18 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with solder resist underlayer for warpage control and method of manufacturing the same
US11232971B2 (en) 2019-12-18 2022-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Workpiece holding mechanism, process system and manufacturing method of semiconductor structure
US11574872B2 (en) 2019-12-18 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11211341B2 (en) 2019-12-19 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabrcating the same
US11508692B2 (en) 2019-12-25 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11417698B2 (en) 2019-12-26 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US11515173B2 (en) 2019-12-27 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacturing
CN113053758A (zh) 2019-12-27 2021-06-29 台湾积体电路制造股份有限公司 半导体器件的制造方法
KR20210084736A (ko) 2019-12-27 2021-07-08 삼성전자주식회사 반도체 패키지
US11482461B2 (en) 2019-12-31 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method for making the same
US11387204B2 (en) 2020-01-16 2022-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11616026B2 (en) 2020-01-17 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
US11211360B2 (en) 2020-01-17 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Passive device module, semiconductor package including the same, and manufacturing method thereof
US11462418B2 (en) 2020-01-17 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11302650B2 (en) 2020-01-21 2022-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11894341B2 (en) 2020-01-30 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with through vias and stacked redistribution layers and manufacturing method thereof
US11270921B2 (en) 2020-01-30 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including dies having high-modulus dielectric layer and manufacturing method thereof
US11355466B2 (en) 2020-01-30 2022-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method of package structure thereof
US11637054B2 (en) 2020-01-31 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
CN113206072A (zh) 2020-01-31 2021-08-03 台湾积体电路制造股份有限公司 半导体封装
US11145592B2 (en) 2020-02-11 2021-10-12 Taiwan Semiconductor Manufacturing Co., Ltd. Process for forming metal-insulator-metal structures
US12002770B2 (en) 2020-02-11 2024-06-04 Taiwan Semiconductor Manufacturing Company Ltd. Power management semiconductor package and manufacturing method thereof
US11532576B2 (en) 2020-02-11 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11114373B1 (en) 2020-02-26 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal structure
US11215753B2 (en) 2020-02-27 2022-01-04 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
CN113314505A (zh) 2020-02-27 2021-08-27 台湾积体电路制造股份有限公司 半导体封装及其制造方法
US11482484B2 (en) 2020-02-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Symmetrical substrate for semiconductor packaging
US11495573B2 (en) 2020-03-02 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11177218B2 (en) 2020-03-20 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package including metallic bolstering pattern and manufacturing method of the package
US11244939B2 (en) 2020-03-26 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11270956B2 (en) 2020-03-27 2022-03-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
US11515229B2 (en) 2020-03-31 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11347001B2 (en) 2020-04-01 2022-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11502072B2 (en) 2020-04-16 2022-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11264359B2 (en) 2020-04-27 2022-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Chip bonded to a redistribution structure with curved conductive lines
US11594498B2 (en) 2020-04-27 2023-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11942417B2 (en) 2020-05-04 2024-03-26 Taiwan Semiconductor Manufacturing Co., Ltd. Sensor package and method
DE102020126648A1 (de) 2020-05-18 2021-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Umverteilungsstruktur für integrierte-schaltung-package und deren herstellungsverfahren
US11444034B2 (en) 2020-05-18 2022-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for integrated circuit package and method of forming same
US11282825B2 (en) 2020-05-19 2022-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
DE102020124229A1 (de) 2020-05-20 2021-11-25 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11355463B2 (en) 2020-05-20 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11244906B2 (en) 2020-05-22 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11508633B2 (en) 2020-05-28 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure having taper-shaped conductive pillar and method of forming thereof
US11264362B2 (en) 2020-05-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11894318B2 (en) 2020-05-29 2024-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
DE102020130962A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und herstellungsverfahren
US11430776B2 (en) 2020-06-15 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacturing
US11552074B2 (en) 2020-06-15 2023-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of fabricating the same
US11948918B2 (en) 2020-06-15 2024-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Redistribution structure for semiconductor device and method of forming same
US12003223B2 (en) 2020-06-22 2024-06-04 Epirus, Inc. Systems and methods for modular power amplifiers
US12068618B2 (en) 2021-07-01 2024-08-20 Epirus, Inc. Systems and methods for compact directed energy systems
US11508666B2 (en) 2020-06-29 2022-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11574853B2 (en) 2020-06-30 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11322421B2 (en) 2020-07-09 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US12094828B2 (en) 2020-07-17 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Eccentric via structures for stress reduction
US11670601B2 (en) 2020-07-17 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking via structures for stress reduction
US11398422B2 (en) 2020-07-21 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and fabricating method thereof
US11270975B2 (en) 2020-07-21 2022-03-08 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packages including passive devices and methods of forming same
US11646293B2 (en) 2020-07-22 2023-05-09 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method
US11527518B2 (en) 2020-07-27 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Heat dissipation in semiconductor packages and methods of forming same
US11444002B2 (en) * 2020-07-29 2022-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11605600B2 (en) 2020-08-06 2023-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with reinforced element and formation method thereof
US11450581B2 (en) 2020-08-26 2022-09-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method
US11417582B2 (en) 2020-08-30 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of manufacturing the same
US11515276B2 (en) 2020-08-30 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, package structure, and manufacturing method of package structure
US11424213B2 (en) 2020-09-10 2022-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure including a first surface mount component and a second surface mount component and method of fabricating the semiconductor structure
US11378886B2 (en) 2020-09-29 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing resist layer, and method of manufacturing semiconductor
DE102020125813A1 (de) 2020-10-02 2022-04-07 Infineon Technologies Ag Verfahren zum herstellen eines chipgehäuses und chipgehäuse
US11637072B2 (en) 2020-11-06 2023-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing the same
US11670581B2 (en) 2020-11-25 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure
US11640033B2 (en) 2021-01-04 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optical device, optical system and method of forming the same
US11830746B2 (en) 2021-01-05 2023-11-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of manufacture
US11538761B2 (en) 2021-01-07 2022-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having molded die and semiconductor die and manufacturing method thereof
US11640936B2 (en) 2021-01-08 2023-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of fabrication thereof
US11587887B2 (en) 2021-01-14 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11482497B2 (en) 2021-01-14 2022-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including a first die and a second die and a bridge die and method of forming the package structure
US11804468B2 (en) 2021-01-15 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Manufacturing method of semiconductor package using jig
US11600592B2 (en) 2021-01-21 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same
US11842935B2 (en) 2021-02-18 2023-12-12 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a reconstructed package substrate comprising substrates blocks
US11721883B2 (en) 2021-02-25 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package with antenna and method of forming the same
US11978715B2 (en) 2021-02-26 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with protective lid
US11756873B2 (en) 2021-02-26 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11587900B2 (en) 2021-02-26 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure including IPD and method of forming the same
US11527457B2 (en) 2021-02-26 2022-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure with buffer layer embedded in lid layer
US11557559B2 (en) 2021-02-26 2023-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11837567B2 (en) 2021-02-26 2023-12-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof
US11587916B2 (en) 2021-03-04 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11532596B2 (en) 2021-03-05 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11515268B2 (en) 2021-03-05 2022-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11756872B2 (en) 2021-03-11 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
US11664315B2 (en) 2021-03-11 2023-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure with interconnection die and method of making same
US11715717B2 (en) 2021-03-18 2023-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming integrated circuit packages having adhesion layers over through vias
US11616034B2 (en) 2021-03-19 2023-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure, and method for forming thereof
US11809000B2 (en) 2021-03-19 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated circuit and package structure
US11854927B2 (en) 2021-03-24 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming same
US11830800B2 (en) 2021-03-25 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Metallization structure and package structure
US11830796B2 (en) 2021-03-25 2023-11-28 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit substrate, package structure and method of manufacturing the same
US11574861B2 (en) 2021-03-25 2023-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package
US11823991B2 (en) 2021-03-26 2023-11-21 Taiwan Semiconductor Manufacturing Company, Ltd. Frames stacked on substrate encircling devices and manufacturing method thereof
US11855011B2 (en) 2021-03-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11658134B2 (en) 2021-03-30 2023-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor structure, semiconductor package and fabrication method thereof
US12033947B2 (en) 2021-04-15 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
US11594477B2 (en) 2021-04-15 2023-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of manufacturing semiconductor package
US20220352082A1 (en) 2021-04-28 2022-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor Package and Method
US11764118B2 (en) 2021-04-29 2023-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with protective lid
US11791387B2 (en) 2021-04-30 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices with backside via and methods thereof
US11961880B2 (en) 2021-05-06 2024-04-16 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-insulator-metal structure
US12027494B2 (en) 2021-05-06 2024-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
US11855003B2 (en) 2021-05-13 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US12057424B2 (en) 2021-05-13 2024-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11768338B2 (en) 2021-05-27 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Optical interconnect structure, package structure and fabricating method thereof
US11855004B2 (en) 2021-06-17 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11721643B2 (en) 2021-06-17 2023-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11705406B2 (en) 2021-06-17 2023-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11804433B2 (en) 2021-06-18 2023-10-31 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and method for forming the same
US11855057B2 (en) 2021-07-08 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11978697B2 (en) 2021-07-16 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US12051655B2 (en) 2021-07-16 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11869822B2 (en) 2021-07-23 2024-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11855006B2 (en) 2021-07-29 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device, package structure and fabricating method thereof
US11967591B2 (en) 2021-08-06 2024-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Info packages including thermal dissipation blocks
US11915994B2 (en) 2021-08-12 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure comprising a semiconductor die with a thermoelectric structure and manufacturing method thereof
US11916025B2 (en) 2021-08-13 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device die and method for fabricating the same
US12051650B2 (en) 2021-08-26 2024-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method
US11848234B2 (en) 2021-08-26 2023-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method comprising formation of redistribution structure and interconnecting die
US11784130B2 (en) 2021-08-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with underfill
US12009226B2 (en) 2021-08-27 2024-06-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming same
US11990440B2 (en) 2021-08-27 2024-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive bumps
US11978722B2 (en) 2021-08-27 2024-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package containing chip structure with inclined sidewalls
US11935761B2 (en) 2021-08-27 2024-03-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of forming thereof
US11854964B2 (en) 2021-08-27 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of semiconductor device with conductive bumps
US11862549B2 (en) 2021-08-27 2024-01-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having conductive patterns of redistribution structure having ellipse-like shape
US11715731B2 (en) 2021-08-29 2023-08-01 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US12040285B2 (en) 2021-08-30 2024-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of chip package with reinforcing structures
US11791371B2 (en) 2021-08-30 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Resistor structure
US12014969B2 (en) 2021-08-30 2024-06-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same
US11676916B2 (en) 2021-08-30 2023-06-13 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and formation method of package with warpage-control element
US11996342B2 (en) 2021-08-30 2024-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package comprising heat dissipation plates
US12040266B2 (en) 2021-08-30 2024-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate, package using the same, and method of manufacturing the same
US11854929B2 (en) 2021-08-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
US12051632B2 (en) 2021-08-30 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming semiconductor package structure
US11942451B2 (en) 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of forming the same
US11817413B2 (en) 2021-08-30 2023-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure comprising via structure and redistribution layer structure and method for forming the same
US11855058B2 (en) 2021-08-30 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same
US11908764B2 (en) 2021-08-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including a circuit substrate having a cavity and a floor plate embedded in a dielectric material and a semiconductor die disposed in the cavity
US11901256B2 (en) 2021-08-31 2024-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, semiconductor package, and methods of manufacturing the same
US12051639B2 (en) 2022-03-02 2024-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof
CN115084048A (zh) * 2022-08-22 2022-09-20 成都复锦功率半导体技术发展有限公司 一种低应力Low-K半导体器件封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238816A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
EP1727192A1 (de) * 2005-05-23 2006-11-29 Seiko Epson Corporation Verfahren zur Herstellung eines elektronischen Substrats wobei ein Bauelement unter Anwendung von Wärme und Druck in ein Substrat eingebettet wird und die Verdrahtung mittels Tintenstrahldrucken hergestellt wird
DE102007063301A1 (de) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF-Modulpackage

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242282B1 (en) * 1999-10-04 2001-06-05 General Electric Company Circuit chip package and fabrication method
US7244671B2 (en) 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7459781B2 (en) * 2003-12-03 2008-12-02 Wen-Kun Yang Fan out type wafer level package structure and method of the same
US7061106B2 (en) * 2004-04-28 2006-06-13 Advanced Chip Engineering Technology Inc. Structure of image sensor module and a method for manufacturing of wafer level package
EP2074660A1 (de) 2006-09-04 2009-07-01 Nxp B.V. Steuerung des wachstums von kohlenstoffnanostrukturen in einer verbindungsstruktur
US8124490B2 (en) 2006-12-21 2012-02-28 Stats Chippac, Ltd. Semiconductor device and method of forming passive devices
US8004059B2 (en) * 2007-01-12 2011-08-23 International Business Machines Corporation eFuse containing SiGe stack
US8759964B2 (en) * 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US7767496B2 (en) * 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US7863096B2 (en) * 2008-07-17 2011-01-04 Fairchild Semiconductor Corporation Embedded die package and process flow using a pre-molded carrier
US9000558B2 (en) * 2009-01-19 2015-04-07 Broadcom Corporation Wafer-level flip chip package with RF passive element/ package signal connection overlay
TWI501376B (zh) * 2009-10-07 2015-09-21 Xintec Inc 晶片封裝體及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238816A1 (de) * 2002-08-23 2004-03-11 Infineon Technologies Ag Verfahren zur Herstellung von Anschlussbereichen einer integrierten Schaltung und integrierte Schaltung mit Anschlussbereichen
EP1727192A1 (de) * 2005-05-23 2006-11-29 Seiko Epson Corporation Verfahren zur Herstellung eines elektronischen Substrats wobei ein Bauelement unter Anwendung von Wärme und Druck in ein Substrat eingebettet wird und die Verdrahtung mittels Tintenstrahldrucken hergestellt wird
DE102007063301A1 (de) * 2006-12-29 2008-07-03 Advanced Chip Engineering Technology Inc. RF-Modulpackage

Also Published As

Publication number Publication date
TWI509752B (zh) 2015-11-21
TW201342543A (zh) 2013-10-16
US20130264684A1 (en) 2013-10-10
US9111949B2 (en) 2015-08-18

Similar Documents

Publication Publication Date Title
DE102012107502A1 (de) Verfahren und Waferlevelpackage für heterogene Integrationstechnologie
DE102018108051B4 (de) Integrierte Fan-Out-Packages und Verfahren zu deren Herstellung
DE102014019414B4 (de) Fan-out-Gehäuse und Verfahren zu seiner Herstellung
DE102015106576B4 (de) Halbleitervorrichtung mit ausgesparten rändern und herstellungsverfahren
DE102018106761A1 (de) Halbleiter-package mit routing bei zweiseitigem metall
US9673160B2 (en) Packaging devices, methods of manufacture thereof, and packaging methods
DE102013101192B4 (de) Halbleitergehäuse
DE102019121201A1 (de) Integrierte fan-out-packages und verfahren zum bilden derselben
DE102020101431A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102019109690A1 (de) Halbleiterstrukturen und Verfahren zu deren Herstellung
DE102015110635A1 (de) Integrierte Schaltung-Paktet-Kontaktstelle und Bildungsverfahren
DE102014114633A1 (de) Gehäusestrukturen und Verfahren zu ihrer Ausbildung
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102019128619A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102020105134A1 (de) Halbleiterpackage und herstellungsverfahren
DE102019129870A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102018122228A1 (de) Integriertes Multichip-Fan-Out-Package
DE102014114004A1 (de) Metallumverdrahtungsschicht für geformte Substrate
DE102016114814A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018102086A1 (de) Halbleiter-packages und verfahren zu deren herstellung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102013111772B4 (de) Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterbauelementen
DE102014101030B4 (de) Barrierestrukturen zwischen externen elektrischen Anschlussteilen und entprechendes Verfahren
DE102023109817A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE102016205559A1 (de) Fan-Out- und Multi-Die-Gehäuseaufbau basierend auf dünnen Filmen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R006 Appeal filed
R007 Decision rectified on appeal