TWI474454B - 微凸塊結構的製造方法 - Google Patents

微凸塊結構的製造方法 Download PDF

Info

Publication number
TWI474454B
TWI474454B TW101131683A TW101131683A TWI474454B TW I474454 B TWI474454 B TW I474454B TW 101131683 A TW101131683 A TW 101131683A TW 101131683 A TW101131683 A TW 101131683A TW I474454 B TWI474454 B TW I474454B
Authority
TW
Taiwan
Prior art keywords
layer
solder ball
manufacturing
buffer layer
ball
Prior art date
Application number
TW101131683A
Other languages
English (en)
Other versions
TW201409637A (zh
Inventor
廖宗仁
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW101131683A priority Critical patent/TWI474454B/zh
Priority to CN201310108676.8A priority patent/CN103681361B/zh
Priority to US13/855,264 priority patent/US9190324B2/en
Publication of TW201409637A publication Critical patent/TW201409637A/zh
Application granted granted Critical
Publication of TWI474454B publication Critical patent/TWI474454B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01212—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps at a different location than on the final device, e.g. forming as prepeg
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/231—Shapes
    • H10W72/234—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9223—Bond pads being integral with underlying chip-level interconnections with redistribution layers [RDL]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Description

微凸塊結構的製造方法
本發明係關於一種微凸塊(21)結構的製造方法，特別是關於一種使用一般尺寸錫球即可形成之微凸塊結構之製造方法。
電子裝置結合許多不同的電子元件和電連接器以執行預先決定的功能。錫球是電子裝置中廣泛使用的導電元件。 近年來由於可攜式產品的潮流，電子裝置面臨體積上的大幅減少。因此，安裝於電子裝置中的電子元件和導電元件必須製造出更小的體積以符合小型電子裝置的需求。因此為了縮小導電元件，一般都適用價格較高的微凸塊來形成微凸塊結構。是故，產業界對於價格適中的微凸塊結構製造方法仍有一定需求。
本揭露之一目的係提供一成本便宜的微凸塊結構製造方法，此方法可利用原尺寸錫球製作成微凸塊結構。
為達上述目的，本揭露提供一種微凸塊結構的製造方法，包含提供一基板的步驟；形成一球下冶金層於該基板中供容置錫球的步驟；設置一緩衝層於該基板上的步驟；置放一錫球於該球下冶金層上並與其接合的步驟；以及研磨該錫球使其高度達到一預定值的步驟，以供完成微凸塊 結構。
本揭露亦提供另一種微凸塊結構的製造方法，包含提供一基板的步驟；形成一球下冶金層於該基板中，該球下冶金層供容置一錫球的步驟；提供一離型層的步驟；設置一錫球於該離型層上的步驟；研磨該錫球使該錫球高度達到一預定值的步驟；接合具有該預定值之該錫球於該球下冶金層的步驟；以及去除該離型層的步驟，以供完成微凸塊結構。
上文已相當廣泛地概述本揭露之技術特徵，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其他技術特徵將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其他結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
本發明在此所探討的方向為微凸塊結構的製造方法。為了能徹底地瞭解本發明，將在下列的描述中提出詳盡的步驟及結構。顯然地，本發明的施行並未限定於相關領域之技藝者所熟習的特殊細節。另一方面，眾所周知的結構或步驟並未描述於細節中，以避免造成本發明不必要之限制。本發明的較佳實施例會詳細描述如下，然而除了這些 詳細描述之外，本發明還可以廣泛地施行在其他實施例中，且本發明的範圍不受限定，其以之後的申請專利範圍為準。
在下文中本揭露的實施例係配合所附圖式以闡述細節。說明書所提及的「實施例」、「此實施例」、「其他實施例」等等，意指包含在本發明之該實施例所述有關之特殊特性、構造、或特徵。說明書中各處出現之「在此實施例中」的片語，並不必然全部指相同的實施例。此外，本發明之申請專利範圍及發明說明描述的元件若無特別標示其數量時則為單數。若標示元件的量詞為一時，則量詞包含一單位或至少一單位。若標示元件的量詞為複數個時，則量詞包含兩個以上的單位。若標示元件的量詞未顯示時，則量詞包含一單位或兩個以上的單位。
如圖1所示，微凸塊結構的製造方法包含步驟1010提供一基板；步驟1020形成一球下冶金層於該基板中供容置錫球；步驟1030設置一緩衝層於該基板上；步驟1040置放一錫球於該球下冶金層上並與其接合；以及步驟1050研磨該錫球使其高度達到一預定值。上述步驟的數字並不必然為各步驟的順序，如步驟1040亦可先於步驟1030執行。
圖1所示之步驟流程圖配合圖2至圖9所示各步驟結構的描述如下。在步驟1010中，提供如圖2所示之基板10。基板10包含複數層結構層(例如晶圓層110及氮化物層120)，可為晶圓或晶片等。
在步驟1020中，如圖3所示，形成一球下冶金層12於 該基板10上以供容置錫球(圖未示)。
在步驟1030中，如圖4所示，設置一緩衝層14於該基板10之球下冶金層12上，因此緩衝層14完全覆蓋該球下冶金層12。
由於球下冶金層12係用於容置錫球(圖未示)，因此覆蓋球下冶金層12的緩衝層14需被移除。此外，本揭露之微凸塊結構的製造方法另包含步驟以供曝光顯影或加入蝕刻緩衝層14而去除部分緩衝層14，如圖5所示。此外，在其他實施例中，緩衝層14設置步驟亦可將緩衝層14設置於基板10，同時緩衝層14並不覆蓋球下冶金層12，而如圖5所示。換言之，緩衝層14亦可設置於供錫球接合之球下冶金層12周圍。
在此實施例中，緩衝層14的材質可選自負型光阻、正型光阻、液態光阻及乾膜(Dry Film)，因此緩衝層14經由曝光顯影後，緩衝層14則暴露球下冶金層12。緩衝層14厚度範圍介於錫球20高度的1/2至1/3之間。
在步驟1040中，如圖6所示，置放一錫球20於該球下冶金層12上並與其接合。
在步驟1050中，如圖7所示，研磨該錫球20使其高度達到一預定值(小於原本高度)。
如圖8所示，本揭露之微凸塊結構的製造方法另包含一迴焊步驟，其加熱研磨後的錫球20，進而使錫球20形成微凸塊結構，經由迴焊步驟加熱後的錫球20高度小於或等於研磨前錫球20高度的一半。
參照圖8及圖9所示，本揭露之微凸塊結構的製造方法另包含一步驟，此步驟自基板10移除(如剝離)緩衝層14進而完成微凸塊結構21。
本揭露之微凸塊結構的製造方法之另一實施例中，當步驟1010及1020執行後，先執行步驟1040而將錫球20設置於球下冶金層12上並與其接合，如圖10所示。
在步驟1030中，如圖11所示，將緩衝層14設置於基板10之錫球20上並覆蓋錫球20。在此實施例中，緩衝層14的材質可選自負型光阻、正型光阻、液態光阻及乾膜。緩衝層14厚度範圍介於錫球20高度的1/2至1/3之間。
此外，本揭露之微凸塊結構的製造方法另包含曝光顯影緩衝層14的步驟。如圖6所示，緩衝層14經由曝光顯影或加以蝕刻後，緩衝層14則曝露球下冶金層12上之錫球20。而後之步驟如上述圖7至圖9的描述而完成本揭露之微凸塊結構21，在此不再贅述。
如圖12所示，微凸塊結構的製造方法包含步驟1210提供一基板；步驟1220形成一球下冶金層於該基板中供容置錫球；步驟1230提供一離型層；步驟1240設置一錫球於該離型層上；步驟1250研磨該錫球使該錫球高度達到一預定值；步驟1260接合具有該預定值高度之該錫球於該球下冶金層以及步驟1270去除該離型層。上述步驟的數字並不必然為各步驟的順序。
圖12所示之步驟流程圖配合圖13至圖18所示各步驟結構的描述如下。步驟1210及1220相似於上述步驟1010 及1020，因此在此不再贅述。
在步驟1230中，如圖13所示，提供一離型層30，離型層30包含一基層31及緩衝層33。緩衝層33設置於基層31上。在此實施例中，基層31包含一銅膜，而緩衝層33為一乾膜，該乾膜厚度範圍介於該錫球20高度的1/2至1/3之間。其中緩衝層33可為一種乾膜光阻，其可由蓋膜(成份：聚烯Polyester/PET)、光阻(Photoresist)及分隔膜(成份：聚乙烯Polyethylene/PE)所組成。前述乾膜光阻組成僅為本揭露中其一之實施例，實務上並不以此為限。在其他實施例中，如圖13所示，緩衝層33暴露部分基層31，此暴露的結構係由曝光顯影該緩衝層33的步驟來暴露基層31。此實施例中，緩衝層33的材質可選自負型光阻、正型光阻及液態光阻，因此緩衝層33經由曝光顯影後，緩衝層33則暴露基層31。
在步驟1240中，如圖14所示，設置一錫球20於該離型層30上。具體而言，錫球20係設置於緩衝層33暴露基層31之處，換言之，錫球20係設置於基層31上。此外，在其他實施例(圖未示)中，錫球20可直接設置於基層31而後再設置緩衝層33於錫球20周圍，而產生如圖14所示之結構。
在步驟1250中，如圖15所示，研磨錫球20，進而使錫球20高度達到一預定值。
參照圖15及圖16所示，本揭露之微凸塊結構的製造方法進一步包含自該基層31剝離該緩衝層33。
在步驟1260中，如圖17所示，接合具有該預定值高度之該錫球20於該球下冶金層12。在此一步驟中，該球下冶金層12上可預先塗設助銲劑(未圖示)，俾以接合該錫球20，在此錫球接合步驟進一步包含一迴焊步驟用以供加熱研磨後的錫球20，該迴焊步驟加熱後的錫球20高度小於或等於研磨前錫球20高度的一半。由於基層31包含一銅膜，因此錫球接合步驟中的迴焊步驟勢必熔化一部分銅與錫球20混合進而提升錫球20中的銅比例。
在步驟1270中，如圖17及圖18所示，當完成錫球接合步驟後，則可去除離型層30之基層31進而形成如圖18所示之微凸塊結構。
此外，在步驟1220中，另包含設置銅柱40於球下冶金層12上，如圖19所示。於步驟1250研磨錫球20後，將研磨後的錫球20接合於銅柱40上，進而完成如圖19所示之微凸塊結構。同樣地，在該銅柱40上亦可預先塗設些許之助銲劑(未圖示)，以供錫球20接合於銅柱40上。
本揭露之技術內容及技術特點已揭示如上，然而本揭露所屬技術領域中具有通常知識者應瞭解，在不背離後附申請專利範圍所界定之本揭露精神和範圍內，本揭露之教示及揭示可作種種之替換及修飾。例如，上文揭示之許多裝置或結構或方法步驟可以不同之方法實施或以其他結構予以取代，或者採用上述二種方式之組合。
本案之權利範圍並不侷限於上文揭示之特定實施例的製程、機台、製造、物質之成份、裝置、方法或步驟。本揭 露所屬技術領域中具有通常知識者應瞭解，基於本揭露教示及揭示製程、機台、製造、物質之成份、裝置、方法或步驟，無論現在已存在或日後開發者，其與本案實施例揭示者係以實質相同的方式執行實質相同的功能，而達到實質相同的結果，亦可使用於本揭露。因此，以下之申請專利範圍係用以涵蓋用以此類製程、機台、製造、物質之成份、裝置、方法或步驟。
10‧‧‧基板
110‧‧‧晶圓層
120‧‧‧氮化物層
12‧‧‧球下冶金層
14‧‧‧緩衝層
20‧‧‧錫球
21‧‧‧微凸塊結構
30‧‧‧離型層
31‧‧‧基層
33‧‧‧緩衝層
40‧‧‧銅柱
圖1顯示為本揭露一實施例之微凸塊結構的製造方法之步驟流程圖；圖2顯示為本揭露一實施例之提供基板之示意圖；圖3顯示為本揭露一實施例之形成球下冶金層於基板之示意圖；圖4顯示為本揭露一實施例之設置緩衝層於基板之球下冶金層上之示意圖；圖5顯示為本揭露一實施例之經由曝光顯影方式移除部分緩衝層之示意圖；圖6顯示為本揭露一實施例之置放錫球於球下冶金層上並與其接合之示意圖；圖7顯示為本揭露一實施例之研磨錫球使其高度達到一預定值之示意圖；圖8顯示為本揭露一實施例之迴焊步驟加熱研磨後的錫球之示意圖； 圖9顯示為本揭露一實施例之自基板剝離緩衝層進而完成微凸塊結構之示意圖；圖10顯示為本揭露另一實施例之將錫球設置於球下冶金層上並與其接合之示意圖；圖11顯示為本揭露另一實施例之將緩衝層設置於基板之錫球上並覆蓋錫球之示意圖；圖12顯示為本揭露另一實施例之微凸塊結構的製造方法之步驟流程圖；圖13顯示為本揭露又一實施例之提供離型層之示意圖；圖14顯示為本揭露又一實施例之設置錫球於離型層上之示意圖；圖15顯示為本揭露又一實施例之研磨錫球，進而使錫球高度達到一預定值之示意圖；圖16顯示為本揭露又一實施例之自該基層剝離該緩衝層之示意圖；圖17顯示為本揭露又一實施例之接合具有預定值高度之錫球於球下冶金層之示意圖；圖18顯示為本揭露又一實施例之去除離型層之示意圖；以及圖19顯示為本揭露再一實施例之微凸塊結構之示意圖。
10‧‧‧基板
12‧‧‧球下冶金層
21‧‧‧微凸塊結構

Claims (19)

  1. 一種微凸塊結構的製造方法，包含：提供一基板；形成一球下冶金層於該基板中供容置錫球；設置一緩衝層於該基板上；置放一錫球於該球下冶金層上並與其接合；以及研磨該錫球使其高度達到一預定值，其中該緩衝層厚度範圍介於該錫球高度的1/2至1/3之間。
  2. 根據請求項1所述之製造方法，其中該緩衝層置於該球下冶金層上。
  3. 根據請求項2所述之製造方法，進一步包含步驟：曝光顯影該緩衝層，進而暴露該球下冶金層。
  4. 根據請求項1所述之製造方法，其中該緩衝層設置步驟進一步包含設置該緩衝層於該基板並不覆蓋該球下冶金層。
  5. 根據請求項1所述之製造方法，其中該緩衝層設置步驟進一步包含設置該緩衝層於該錫球周圍。
  6. 根據請求項4及5所述之任一製造方法，進一步包含步驟：自該基板剝離該緩衝層。
  7. 根據請求項6所述之製造方法，進一步包含一迴焊步驟加熱研磨後的錫球。
  8. 根據請求項7所述之製造方法，其中該迴焊步驟加熱後的錫球高度小於或等於研磨前錫球高度的一半。
  9. 根據請求項1所述之製造方法，進一步包含設置銅柱於球下冶金層上。
  10. 一種微凸塊結構的製造方法，包含：提供一基板；形成一球下冶金層於該基板中，該球下冶金層供容置一錫球；提供一離型層，其中該離型層包含一基層及一緩衝層，該緩衝層設置於該基層上，該緩衝層包含一乾膜，且該乾膜厚度範圍介於該錫球高度的1/2至1/3之間；設置一錫球於該離型層上；研磨該錫球使該錫球高度達到一預定值；接合具有該預定值之該錫球於該球下冶金層；以及去除該離型層。
  11. 根據請求項10所述之製造方法，其中該基層包含一銅膜。
  12. 根據請求項10所述之製造方法，其中該緩衝層為一乾膜。
  13. 根據請求項10所述之製造方法，進一步包含步驟：曝光顯影該緩衝層，進而暴露該基層。
  14. 根據請求項10所述之製造方法，其中該緩衝層設置步驟進一步包含設置該緩衝層於該錫球周圍。
  15. 根據請求項10-14所述之任一製造方法，進一步包含步驟：自該基層剝離該緩衝層。
  16. 根據請求項10所述之製造方法，其中該該錫球接合步驟進一步包含一迴焊步驟加熱研磨後的錫球。
  17. 根據請求項16所述之製造方法，其中該迴焊步驟加熱後的錫球高度小於或等於研磨前錫球高度的一半。
  18. 根據請求項10所述之製造方法，其中該錫球接合步驟提升 該錫球中的銅比例。
  19. 根據請求項10所述之製造方法，進一步包含設置一銅柱於球下冶金層上。
TW101131683A 2012-08-31 2012-08-31 微凸塊結構的製造方法 TWI474454B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW101131683A TWI474454B (zh) 2012-08-31 2012-08-31 微凸塊結構的製造方法
CN201310108676.8A CN103681361B (zh) 2012-08-31 2013-03-29 微凸块结构的制造方法
US13/855,264 US9190324B2 (en) 2012-08-31 2013-04-02 Manufacturing method for micro bump structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101131683A TWI474454B (zh) 2012-08-31 2012-08-31 微凸塊結構的製造方法

Publications (2)

Publication Number Publication Date
TW201409637A TW201409637A (zh) 2014-03-01
TWI474454B true TWI474454B (zh) 2015-02-21

Family

ID=50188137

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101131683A TWI474454B (zh) 2012-08-31 2012-08-31 微凸塊結構的製造方法

Country Status (3)

Country Link
US (1) US9190324B2 (zh)
CN (1) CN103681361B (zh)
TW (1) TWI474454B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030119300A1 (en) * 2001-12-21 2003-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
TW200733267A (en) * 2006-02-27 2007-09-01 Chipmos Technologies Inc Bumping process
TW201044498A (en) * 2009-03-27 2010-12-16 Nitto Denko Corp Manufacturing method for semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
US8035226B1 (en) * 2008-06-05 2011-10-11 Maxim Integrated Products, Inc. Wafer level package integrated circuit incorporating solder balls containing an organic plastic-core
US8927391B2 (en) * 2011-05-27 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package process for applying molding compound
US8735273B2 (en) * 2011-07-08 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Forming wafer-level chip scale package structures with reduced number of seed layers
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030119300A1 (en) * 2001-12-21 2003-06-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method of making a bump on a substrate using multiple photoresist layers
US20070045840A1 (en) * 2005-09-01 2007-03-01 Delphi Technologies, Inc. Method of solder bumping a circuit component and circuit component formed thereby
TW200733267A (en) * 2006-02-27 2007-09-01 Chipmos Technologies Inc Bumping process
TW201044498A (en) * 2009-03-27 2010-12-16 Nitto Denko Corp Manufacturing method for semiconductor device

Also Published As

Publication number Publication date
US20140065814A1 (en) 2014-03-06
CN103681361B (zh) 2016-08-03
CN103681361A (zh) 2014-03-26
US9190324B2 (en) 2015-11-17
TW201409637A (zh) 2014-03-01

Similar Documents

Publication Publication Date Title
CN103295986B (zh) 形成用于堆叠封装件的连接件的机构
US9129981B2 (en) Methods for the production of microelectronic packages having radiofrequency stand-off layers
TWI456714B (zh) 半導體裝置及半導體裝置之製造方法
JP4787296B2 (ja) 半導体内蔵モジュール及びその製造方法
US20130203190A1 (en) Method for making a redistributed wafer using transferrable redistribution layers
JP2022166091A (ja) 半導体装置及びその製造方法
CN103177977B (zh) 通过选择性处理暴露封装件中的连接件
US20210202446A1 (en) Interconnect structure with redundant electrical connectors and associated systems and methods
JP2009194144A5 (zh)
JP2011061205A (ja) 集積回路構造及びその形成方法
CN103781278B (zh) 电子部件内置基板及其制造方法
CN106033708A (zh) 一种晶圆减薄方法
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
TW201511203A (zh) 半導體裝置
CN106252333B (zh) 多元件封装体与其制备方法
US20130203240A1 (en) Method for making a redistributed electronic device using a transferrable redistribution layer
CN105870088A (zh) 半导体封装结构及其制造方法
US20190067226A1 (en) Integrated circuit component package and method of fabricating the same
JP2013012522A5 (ja) パッケージの製造方法およびｐｏｐ構造体
US20160126226A1 (en) Integrated Fan-Out Structure and Method
TW201409637A (zh) 微凸塊結構的製造方法
US20080200037A1 (en) Method of thinning a wafer
KR20200066865A (ko) 반도체 패키지의 제조방법
CN209963047U (zh) 一种晶圆级封装结构
JP5918809B2 (ja) 配線基板の製造方法および配線基板