CN103781278B - 电子部件内置基板及其制造方法 - Google Patents

电子部件内置基板及其制造方法 Download PDF

Info

Publication number
CN103781278B
CN103781278B CN201310487287.0A CN201310487287A CN103781278B CN 103781278 B CN103781278 B CN 103781278B CN 201310487287 A CN201310487287 A CN 201310487287A CN 103781278 B CN103781278 B CN 103781278B
Authority
CN
China
Prior art keywords
wiring layer
substrate
electronic component
semiconducter
outer electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310487287.0A
Other languages
English (en)
Other versions
CN103781278A (zh
Inventor
露谷和俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN103781278A publication Critical patent/CN103781278A/zh
Application granted granted Critical
Publication of CN103781278B publication Critical patent/CN103781278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种可以实现高性能化的电子部件内置基板。其具备具有基板配线层（121～123）的树脂基板（110）、以及埋入到树脂基板（110）的半导体IC（200）。树脂基板（110）具有使设置在半导体IC（200）的多个外部电极（230）露出的多个通孔（143a）、以及埋入到多个通孔（143a）内并将基板配线层（123）与外部电极（130）连接的多个贯通导体（143）。多个通孔（143a）的至少一部分具有彼此不同的形状或尺寸。根据本发明，可以使例如规定的贯通导体（143）低电阻化，因而可以提供更高性能的电子部件内置基板。

Description

电子部件内置基板及其制造方法
技术领域
本发明涉及电子部件内置基板及其制造方法，特别是涉及可以实现低成本化、薄型化和高性能化的电子部件内置基板及其制造方法。
背景技术
在一般的印刷基板中，在基板的表面安装有多个半导体IC等的电子器件，这些电子器件的连接经由基板内部的配线层来进行。然而，由于这样的类型的印刷基板将整体的厚度减薄是困难的，因此，作为面向智能手机等要求薄型化的设备的印刷基板，有时使用将半导体IC等的电子部件埋入到树脂层的类型的电子部件内置基板。
例如，在专利文献1中，记载了将半导体IC嵌入设置在树脂基板的凹部，其后，使设置在半导体IC的钉头凸点（stud bump）露出的半导体IC内置基板的制造方法。另外，在专利文献2中，记载了通过将激光照射到埋入了半导体IC的树脂基板而使设置在半导体IC的外部电极露出，由此将半导体IC的焊盘电极与树脂基板的配线层连接的方法。
现有技术文献
专利文献
专利文献1：日本特开平9-321408号公报
专利文献2：日本特开2002-246500号公报
发明内容
发明所要解决的技术问题
然而，专利文献1,2所记载的半导体IC内置基板有必要预先在半导体IC的焊盘形成钉头凸点或过渡层等，存在制造成本高这样的问题。而且，专利文献1,2所记载的半导体IC内置基板由于钉头凸点或过渡层等的存在而有难以减薄基板整体的厚度的问题。此外，在专利文献1,2所记载的半导体IC内置基板中，连接于半导体IC的焊盘电极的贯通导体的直径或形状全部相同，因而例如使特定的电源配线低电阻化这样的特性的改善是困难的。这样的问题是不仅在半导体IC内置基板而且在埋入了半导体IC以外的电子部件的电子部件内置基板中也普遍会产生的问题。
因此，本发明的目的在于，提供一种可以实现低成本化、薄型化和高性能化的电子部件内置基板及其制造方法。
解决技术问题的手段
本发明的电子部件内置基板，其特征在于，具备：树脂基板，具有基板配线层；以及电子部件，埋入到所述树脂基板；所述树脂基板具有使设置在所述电子部件的多个外部电极露出的多个通孔、以及埋入到所述多个通孔内并将所述基板配线层与所述外部电极连接的多个贯通导体，所述多个通孔的至少一部分具有彼此不同的形状或尺寸。
根据本发明，多个通孔的至少一部分具有彼此不同的形状或尺寸，因而可以使例如规定的贯通导体低电阻化。由此，可以提供更高性能的电子部件内置基板。
在本发明中，优选地，所述电子部件是半导体IC。半导体IC具有电源用的外部电极或信号用的外部电极等种类不同的多种外部电极，因而通过根据外部电极的种类或形状选择通孔的形状或尺寸，能够使电子部件内置基板更高性能化。
在这种情况下，优选地，所述半导体IC具有多个片状配线层，在所述多个片状配线层中最上层的片状配线层，设置有所述多个外部电极、以及至少在所述最上层的片状配线层中不与所述多个外部电极的任一个相连接的内部配线。这样的半导体IC不设置所谓的焊盘层，因而能够削减用于形成焊盘层的成本，并且由于焊盘层不存在的理由，可以更薄型化。
在本发明中，所述多个外部电极中，开口面积相对大的第1通孔分配在面积相对大的第1外部电极，开口面积相对小的第2通孔分配在面积相对小的第2外部电极。据此，可以匹配外部电极的尺寸而使贯通导体的尺寸最大化。
在这种情况下，优选地，所述第1外部电极是电源用的电极，所述第2外部电极是信号用的电极。据此，可以使电源用的贯通导体低电阻化。
在本发明中，优选地，所述多个通孔的至少一部分具有沿着相对应的外部电极的外形的平面形状。据此，可以使贯通导体的尺寸最大化。
在这种情况下，优选地，所述多个外部电极的至少一部分具有在第1方向上延伸的第1电极部分、以及在与所述第1方向交叉的第2方向上延伸的第2电极部分，分配在所述多个外部电极的所述至少一部分的通孔具有使所述第1电极部分露出的第1开口部、以及使所述第2电极部分露出的第2开口部。据此，外部电极即使是L字型、U字型、H字型等没有被整形的不同形状，也可以使贯通导体的尺寸最大化。
另外，本发明的电子部件内置基板的制造方法，其特征在于，具有：第1工序，将电子部件埋入到树脂基板；第2工序，通过在所述树脂基板形成多个通孔，从而使设置在所述电子部件的多个外部电极露出；以及第3工序，通过形成填埋所述多个通孔的多个贯通导体，从而将设置在所述树脂基板的基板配线层与设置在所述电子部件的所述外部电极连接；在所述第2工序中，将所述多个通孔的至少一部分制成彼此不同的直径或形状。
根据本发明，多个通孔的至少一部分具有彼此不同的形状或尺寸，因而可以使例如规定的贯通导体低电阻化。由此，可以提供更高性能的电子部件内置基板。
在本发明中，优选地，所述第2工序包含除去所述基板配线层的一部分的工序、以及通过将除去了所述一部分的所述基板配线层作为掩模的喷砂（blast）加工而形成所述多个通孔的工序。据此，可以一概地形成具有不同的形状或尺寸的多个通孔。
在本发明中，优选地，所述电子部件是半导体IC。如上述那样，半导体IC具有电源用的外部电极或信号用的外部电极等种类不同的多种外部电极，因而通过根据外部电极的种类或形状选择通孔的形状或尺寸，能够使电子部件内置基板更高性能化。
在这种情况下，优选地，所述半导体IC具有多个片状配线层，在所述多个片状配线层中的最上层的片状配线层，设置有所述多个外部电极、以及至少在所述最上层的片状配线层中不与所述多个外部电极的任一个相连接的内部配线。这样的半导体IC不设置所谓的焊盘层，因而能够削减用于形成焊盘层的成本，并且由于焊盘层不存在的理由，可以更薄型化。
发明的效果
如此，根据本发明，可以提供能够实现低成本化、薄型化和高性能化的电子部件内置基板及其制造方法。
附图说明
图1表示本发明的优选实施方式的电子部件内置基板100的构造的示意的截面图。
图2是用于说明半导体IC200的构造的示意的截面图。
图3是表示形成于片状配线层M3的配线图案的一个例子的平面图。
图4（a）是一般的半导体IC的大致截面图，图4（b）是一般的半导体IC的大致平面图。
图5是用于说明使片状配线层M3露出的通孔143a的位置、形状和尺寸的平面图。
图6（a）表示将贯通导体143的平面形状设为矩形的情形，图6（b）表示将贯通导体143的平面形状设为椭圆形的情形。
图7是用于说明电子部件内置基板100的制造方法的工序图。
图8是用于说明电子部件内置基板100的制造方法的工序图。
图9是用于说明电子部件内置基板100的制造方法的工序图。
图10是用于说明电子部件内置基板100的制造方法的工序图。
图11是用于说明电子部件内置基板100的制造方法的工序图。
图12是用于说明电子部件内置基板100的制造方法的工序图。
图13是用于说明电子部件内置基板100的制造方法的工序图。
符号说明：
100 电子部件内置基板
110 树脂基板
121～123 基板配线层
123a 金属膜
124 配线
131～133 树脂层
133a 热硬化性树脂
141～143 贯通导体
142a,143a,143a1～143a9 通孔
200 半导体IC
200a 半导体IC的表面
210 半导体基板
221～223 层间绝缘膜
224,225 钝化膜
230 外部电极
231～239 配线图案
231a～234a,231b～235b 矩形状区域
235a 幅宽区域
237a 第1电极部分
237b 第2电极部分
240 内部配线
D 漏区域
G 栅电极
GL,M1,M2,M3 片状配线层
M4 焊盘层
P 焊盘电极
S 源区域
具体实施方式
以下，一边参照附图，一边详细地说明本发明的优选实施方式。
图1表示本发明的优选实施方式的电子部件内置基板100的构造的示意的截面图。再有，上下左右等的位置关系只要没有事先说定，则为基于附图所示的位置关系。另外，附图的尺寸比例不限定于附图的比例。此外，以下的实施方式是用于说明本发明的例示，并不是旨在将本发明只限定于该实施方式。再者，本发明只要不偏离其要旨，可以进行各种各样的变形。
如图1所示，本实施方式的电子部件内置基板100具备树脂基板110、以及埋入到树脂基板110的裸芯片状态的半导体IC200。虽然没有特别限定，但半导体IC200的厚度薄型化至例如200μm以下、更优选50～100μm左右。关于半导体IC200的种类没有特别限定，可以举出CPU（Central Processing Unit）或DSP（Digital Signal Processor）那样工作频率非常高的数字IC、F-Rom或SDRAM等的存储类IC、高频放大器或天线开关、高频振荡电路这样的模拟IC等。
在树脂基板110，设置有3个基板配线层121,122,123。在基板配线层121,122间设置有树脂层131，在基板配线层122,123间设置有树脂层132,133。基板配线层121是露出于树脂基板110的一个表面（下表面）的配线层，基板配线层123是露出于树脂基板110的另一个表面（上表面）的配线层。相对于此，基板配线层122是埋入到树脂基板110的内部的配线层。基板配线层121,122经由贯通树脂层131而设置的贯通导体141连接，基板配线层122,123经由贯通树脂层132,133而设置的贯通导体142而连接。
半导体IC200以面朝上方式载置于树脂层132，并且埋入到树脂层133。在半导体IC200的主面侧的表面200a，设置有具有多个外部电极230的片状配线层。虽然细节在后面叙述，但本实施方式中使用的半导体IC200与一般的半导体IC不同，不设置作为所谓焊盘电极定义的电极，在最上层的片状配线层形成的配线照原样地作为外部电极230使用。外部电极230通过设置在树脂层133的多个通孔143a而露出，并且经由填埋这些通孔143a的多个贯通导体143而连接于基板配线层123。
图2是用于说明半导体IC200的构造的示意的截面图。
如图2所示，半导体IC200具备由硅（Si）或镓化合物（GaAs）等构成的半导体基板210、半导体基板210的表面所形成的多个片状配线层GL,M1,M2,M3、以及分离这些片状配线层间的层间绝缘膜221,222,223。位于最下层的片状配线层GL是形成有MOS晶体管的栅电极G等的配线层。在被栅电极G覆盖的半导体基板210的两侧形成有源区域S和漏区域D，通过这些栅电极G、源区域S和漏区域D而形成MOS晶体管。
片状配线层M1,M2,M3是比片状配线层GL位于更上层的配线层，在本实施方式中，片状配线层M3位于最上层。位于最上层的片状配线层M3可以直接地露出，也可以被钝化膜224覆盖。在片状配线层M3直接地露出的情况下，外部电极230与树脂层133直接接触，在被钝化膜224覆盖的情况下，钝化膜224介于外部电极230与树脂层133之间。
图3是表示片状配线层M3所形成的配线图案的一个例子的平面图。
如图3所示，在片状配线层M3，形成有具有各种各样的形状和大小的多个配线图案。例如，配线图案231是在X方向上延伸的配线图案，在其一端设置有宽幅的矩形状区域231a，在另一端设置有宽幅的矩形状区域231b。同样地，配线图案232是在Y方向上延伸的配线图案，在其一端设置有宽幅的矩形状区域232a，在另一端设置有宽幅的矩形状区域232b。此外，配线图案233是具有在X方向上延伸的第1电极部分和在Y方向上延伸的第2电极部分的J字型的配线图案，在其一端设置有宽幅的矩形状区域233a，在另一端设置有宽幅的矩形状区域233b。
这里，矩形状区域231a,232a,233a比矩形状区域231b,232b,233b面积要大。矩形状区域231a,232a,233a是作为图1所示的外部电极230来使用的区域，矩形状区域231b,232b,233b是形成有用于与位于下层的配线层M2相连接的贯通导体的区域。这些配线图案231,232,233配线宽度比较细且作为信号用的配线图案来使用。
在片状配线层M3，设置有多个更大面积的配线图案。例如，配线图案234具备在X方向上延伸的直线部分、设置在它们的一端的大面积的矩形状区域234a、以及设置在另一端的矩形状区域234b。另外，配线图案235具备在X方向上延伸的直线部分、设置在它们的一端且在Y方向上延伸的直线的宽幅区域235a、以及设置在另一端的矩形状区域235b。此外，配线图案236是具有在X方向上延伸的宽幅的第1电极部分和在Y方向上延伸的宽幅的第2电极部分的L字型的配线图案。配线图案237是具有在X方向上延伸的宽幅的第1电极部分237a、以及在Y方向上延伸的2个宽幅的第2电极部分237b的U字型的配线图案。配线图案238,239是具有在X方向上延伸的多个第1电极部分和在Y方向上延伸的多个宽幅的第2电极部分的具有复杂形状的配线图案。在配线图案239，也存在倾斜的部分。
这些配线图案234～239均是比较大的面积，作为电源用的配线图案来使用。这些配线图案234～239中，大面积的部分或宽幅的部分是作为图1所示的外部电极230使用的区域。矩形状区域234b,235b等是形成有用于与位于下层的配线层M2相连接的贯通导体的区域。
如图3所示，在位于最上层的片状配线层M3，不存在作为所谓焊盘电极定义的图案，只不过形成多个通常的配线。因此，在配线层M3，也设置有在该配线层内不连接于外部电极的内部配线240。
若是一般的半导体IC，如作为大致截面图的图4（a）和是大致平面图的图4（b）所示，在最上层规则地排列有彼此具有相同形状和尺寸的多个焊盘电极P，这些焊盘电极P作为外部电极使用。相对于此，在本实施方式所使用的半导体IC200，不存在那样的焊盘电极P。若是焊盘电极P存在的一般的半导体IC，如图4（a）所示，在配线层M3的更上层有必要形成焊盘层M4，但本实施方式中不需要这样的焊盘层M4。因此，可以使半导体IC200更薄型化，从而减少这样的焊盘层M4和覆盖它的钝化膜225的膜厚的量。而且，由于不需要形成焊盘层M4和钝化膜225的工序，因此，这样也可以削减半导体IC200的制造成本。
图5是用于说明使片状配线层M3露出的通孔143a的位置、形状和尺寸的平面图。
如图5所示，在本实施方式中通孔143a具有各种各样的形状和尺寸。更具体而言地说明，使矩形状区域231a,232a,233a露出的通孔143al～143a3为大致圆形，其尺寸比较小。相对于此，使大面积的矩形状区域234a露出的通孔143a4匹配矩形状区域234a的形状而为椭圆形，其尺寸比通孔143a1～143a3大。另外，使直线的宽幅区域235a露出的通孔143a5匹配宽幅区域235a的形状而为直线，其尺寸比通孔143a1～143a3大。此外，使配线图案236露出的通孔143a6设置在与在X方向上延伸的宽幅的第1电极部分相对应的位置，其尺寸也比通孔143a1～143a3大。
使配线图案237露出的通孔143a7匹配U字状的配线图案237的形状而具有U字状的形状，其尺寸也比通孔143a1～143a3大。更具体地说明，通孔143a7具有使第1电极部分237a露出的第1开口部、以及使第2电极部分237b露出的第2开口部，它们具有相连的U字状的形状。使配线图案238露出的通孔143a8匹配配线图案238的一部分的形状而具有E字状的形状，其尺寸也比通孔143a1～143a3大。再者，使配线图案239露出的通孔143a9匹配配线图案239的形状，具有连接2个椭圆的形状，其尺寸也比通孔143a1～143a3大。
如此，通常的半导体IC中位于焊盘层M4的下层的配线层M3在本实施方式中位于最上层，因而沿着在配线层M3形成的配线图案的外形，能够任意地设定通孔143a的平面形状。由此，例如，可以使电源用的贯通导体那样要低电阻化的贯通导体比信号用的导体更大型化。再有，不言而喻，不需要使全部通孔143a的形状和尺寸彼此不同，只要就多个通孔143a的至少一部分而言使形状或尺寸彼此不同便足够了。
再有，贯通导体143的平面形状，与矩形相比优选为圆形或椭圆形那样去除角的形状。这是因为，如图6（a）所示，在贯通导体143为矩形的情况下，如用符号A表示那样，相对于从贯通导体143引出的配线124容易与相邻接的贯通导体143干扰而言，如图6（b）所示，作为贯通导体143的形状而成为去除角的圆形状的情况，这样的干扰难以产生，因而配线的设计自由度提高。但是，如图6（a）所示，去除角之前的矩形状有利于贯通导体143的尺寸大从而低电阻化，因而就不产生配线的干扰的位置的贯通导体143特别是电源用的贯通导体143而言，也可以是图6（a）所示那样的矩形状。
接着，就本实施方式的电子部件内置基板100的制造方法进行说明。
图7～图13是用于说明电子部件内置基板100的制造方法的工序图。
首先，如图7所示，准备铜箔等的金属膜贴合在由玻璃环氧等构成的树脂层131的两面而成的基材（工作板）、即两面CCL（敷铜箔叠层板，Copper Clad Laminate）。接着，通过钻孔或激光而对树脂层131穿孔，从而对通孔开口，再通过无电镀和电镀在通孔的内部形成贯通导体141后，通过公知的手法对金属膜图案化，从而形成基板配线层121,122。
再有，基板配线层121,122不限定于上述的Cu，可以使用其他的金属例如Au,Ag,Ni,Pd,Sn,Cr,Al,W,Fe,Ti,SUS材等的金属导电材料，从导电率或成本的观点出发，优选使用Cu。对于后述的基板配线层123也是同样的。
另外，树脂层131所使用的材料只要是可以以薄片状或薄膜状成形的材料便可以无限制地使用，除了上述的玻璃环氧以外，还可以举出例如乙烯基苯甲基树脂、聚乙烯基苯甲基醚化合物树脂、双马来酰亚胺三嗪树脂（BT树脂）、聚苯醚（聚苯醚氧化物）树脂（PPE,PPO）、氰酸酯树脂、环氧+活性酯硬化树脂、聚苯醚树脂（聚(二)苯醚树脂）、硬化性聚烯烃树脂、苯并环丁烯树脂、聚酰亚胺树脂、芳香族聚酯树脂、芳香族液晶聚酯树脂、聚苯硫醚树脂、聚醚酰亚胺树脂、聚丙烯酸酯树脂、聚醚醚酮树脂、氟树脂、环氧树脂、酚醛树脂、或苯并恶嗪树脂的单体，或者在这些树脂中添加了二氧化硅、滑石、碳酸钙、碳酸镁、氢氧化铝、氢氧化镁、硼酸铝晶须、钛酸钾纤维、氧化铝、玻璃片、玻璃纤维、氮化钽、氮化铝等的材料，还有在这些树脂中添加了包含镁、硅、钛、锌、钙、锶、锆、锡、钕、钐、铝、铋、铅、镧、锂和钽中的至少1种金属的金属氧化物粉末的材料，再还有在这些树脂中调配了玻璃纤维、芳纶纤维等的树脂纤维等的材料，或者将这些树脂浸渍在玻璃布、芳纶纤维、无纺布等的材料等，从电气特性、机械特性、吸水性、回流耐性等的观点出发，能够适宜地选择。
接着，如图8所示，通过将例如树脂薄片等真空压接到树脂层131的表面来进行层叠，从而形成树脂层132。由此，得到所谓的RCC（Resin Coated Copper）构造。
接着，如图9所示，将例如薄型化至200μm以下更优选50～100μm左右的半导体IC200以面朝上方式载置在树脂层132的表面。如上述那样，半导体IC200是裸芯片状态的半导体IC，处于最上层的片状配线层M3露出或者片状配线层M3被钝化膜覆盖的状态。半导体IC200的薄型化加工优选在晶片状态下对多个半导体IC200一同进行。作为加工顺序，优选首先研削晶片的背面，其后通过切割而将多个半导体IC200单片化。作为其他的方法，可以在通过研削处理减薄前通过切割将多个半导体IC200单片化，也可对晶片半切割。在这种情况下，优选在通过热硬化性树脂等覆盖半导体IC200的主面的状态下研削背面。如此，就半导体IC200的薄型化加工的方法而言没有特别限定，可以使用各种方法。研削半导体IC200的背面后，优选通过刻蚀、等离子处理、激光处理、喷砂加工、利用研磨机研磨、抛光处理、药物处理来进行粗糙化。据此，可以提高与树脂层132的密接性。
接着，如图10所示，通过将形成有金属膜123a的未硬化或半硬化状态的热硬化性树脂133a重叠于树脂层132，从而将半导体IC200埋入到热硬化性树脂133a。然后，使用挤压机构进行热挤压，从而使未硬化或半硬化状态的热硬化性树脂133a硬化，形成树脂层133。由此，半导体IC200和金属膜123a牢固地紧密附着于树脂层133。再有，将未硬化或半硬化状态的热硬化性树脂133a重叠于树脂层132后，也可以通过无电镀和电镀形成金属膜123a。
接着，如图11所示，通过图案化除去位于半导体IC200的外部电极的正上方的金属膜123a后，如图12所示，将残存的金属膜123a作为掩模在树脂层133形成通孔142a,143a。由此，基板配线层122的一部分经由通孔142a而露出，并且半导体IC200的外部电极230的一部分经由通孔143a而露出。关于通孔142a,143a的形成方法没有特别限定，优选使用喷砂处理或激光处理，特别优选使用喷砂处理。这是因为，若使用喷砂处理，则可以总括地形成形状、尺寸和深度的不同的多个通孔142a,143a。另外，本实施方式中有必要形成具有各种形状和尺寸的通孔143a，因而在激光处理的情况下，产生重复进行激光照射的区域，半导体IC200有损伤的担忧，并且制造交货时间增加。另外，在喷砂处理中，特别优选选择湿法喷砂处理。若使用湿法喷砂处理，则能够防止将通孔142a,143a穿孔时会产生的静电所引起带电，因而保护半导体IC200受到静电破坏。
接着，如图13所示，通过无电镀在通孔143a的内壁形成金属膜后，施行电镀，从而形成贯通导体143和基板配线层123。然后，只要将基板配线层123图案化成所期望的形状，便完成图1所示的电子部件内置基板100。再有，优选在基板配线层123的图案化中，以不对贯通导体142,143刻蚀的方式掩盖贯通导体142,143的上部。换言之，覆盖贯通导体142,143的部分的基板配线层123的尺寸优选比贯通导体142,143大。这是因为，若基板配线层123的尺寸比贯通导体142,143小，则对基板配线层123图案化时的刻蚀液会混入到通孔内部，通孔接触电阻变大。因此，覆盖贯通导体142,143的部分的基板配线层123的尺寸优选为设计成相对于该贯通导体142,143大一定程度以上。
如以上说明那样，根据本实施方式，将不设置焊盘层的半导体IC200埋入到树脂基板，因而能够匹配外部电极230的形状或尺寸而任意地设置贯通导体143的形状和尺寸。由此，能够使例如电源用的贯通导体143比信号用的贯通导体143更大型化，因而可以使电源低电阻化。而且，由于省略了焊盘层，因此不仅可以降低半导体IC200的制造成本，还可以进一步减薄电子部件内置基板100的全体的厚度。
以上，就本发明的优选实施方式进行了说明，但本发明不限定于上述的实施方式，在不偏离本发明的主旨的范围内可以进行各种变更，不言而喻，这些也是包含在本发明的范围内。
例如，在上述实施方式中，1个半导体IC200内置在树脂基板110，但关于内置的半导体IC的个数不限定于此，也可以是2个以上。在内置2个以上的半导体IC的情况下，这些2个以上的半导体IC可以埋入到同一树脂层内，也可以分别埋入到不同的树脂层。在分别将半导体IC埋入到不同的树脂层的情况下，只要重复图9～图13的工序。
另外，上述实施方式中将半导体IC200埋入到树脂基板110，但埋入到树脂基板的电子部件不限定于半导体IC，也可以是其他电子部件例如可变电阻、电阻、电容器等无源部件。但是，半导体IC具有电源用的外部电极或信号用的外部电极等种类不同的多个外部电极，因而埋入半导体IC在本发明中最有效果。

Claims (10)

1.一种电子部件内置基板，其特征在于，
具备：
树脂基板，具有基板配线层；以及
半导体IC，埋入到所述树脂基板，
所述树脂基板具有使设置在所述半导体IC的多个外部电极露出的多个通孔、以及埋入到所述多个通孔内并将所述基板配线层与所述外部电极连接的多个贯通导体，
所述多个通孔的至少一部分具有彼此不同的形状或尺寸，
所述半导体IC具有多个片状配线层，
在所述多个片状配线层中的最上层的片状配线层，设置有所述多个外部电极、以及至少在所述最上层的片状配线层中不与所述多个外部电极的任一个相连接的内部配线。
2.如权利要求1所述的电子部件内置基板，其特征在于，
所述最上层的片状配线层与构成所述树脂基板的树脂层相接触。
3.如权利要求1所述的电子部件内置基板，其特征在于，
所述多个外部电极中，开口面积相对大的第1通孔分配在面积相对大的第1外部电极，开口面积相对小的第2通孔分配在面积相对小的第2外部电极。
4.如权利要求3所述的电子部件内置基板，其特征在于，
所述第1外部电极是电源用的电极，所述第2外部电极是信号用的电极。
5.如权利要求1～4中任一项所述的电子部件内置基板，其特征在于，
所述多个通孔的至少一部分具有沿着相对应的外部电极的外形的平面形状。
6.如权利要求5所述的电子部件内置基板，其特征在于，
所述多个外部电极的至少一部分具有在第1方向上延伸的第1电极部分、以及在与所述第1方向交叉的第2方向上延伸的第2电极部分，
分配在所述多个外部电极的所述至少一部分的通孔具有使所述第1电极部分露出的第1开口部、以及使所述第2电极部分露出的第2开口部。
7.如权利要求1～4中任一项所述的电子部件内置基板，其特征在于，
所述贯通导体的平面形状为圆形、椭圆形或矩形。
8.一种电子部件内置基板的制造方法，其特征在于，
具有：
第1工序，将半导体IC埋入到树脂基板；
第2工序，通过在所述树脂基板形成多个通孔，从而使设置在所述半导体IC的多个外部电极露出；以及
第3工序，通过形成填埋所述多个通孔的多个贯通导体，从而将设置在所述树脂基板的基板配线层与设置在所述半导体IC的所述外部电极连接，
在所述第2工序中，将所述多个通孔的至少一部分制成彼此不同的直径或形状，
所述半导体IC具有多个片状配线层，
在所述多个片状配线层中的最上层的片状配线层，设置有所述多个外部电极、以及至少在所述最上层的片状配线层中不与所述多个外部电极的任一个相连接的内部配线。
9.如权利要求8所述的电子部件内置基板的制造方法，其特征在于，
所述第2工序包含除去所述基板配线层的一部分的工序、以及通过将除去了所述一部分的所述基板配线层作为掩模的喷砂加工而形成所述多个通孔的工序。
10.如权利要求8或9所述的电子部件内置基板的制造方法，其特征在于，
所述贯通导体的平面形状为圆形、椭圆形或矩形。
CN201310487287.0A 2012-10-17 2013-10-17 电子部件内置基板及其制造方法 Active CN103781278B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-229704 2012-10-17
JP2012229704A JP5605414B2 (ja) 2012-10-17 2012-10-17 電子部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN103781278A CN103781278A (zh) 2014-05-07
CN103781278B true CN103781278B (zh) 2017-05-17

Family

ID=50475139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310487287.0A Active CN103781278B (zh) 2012-10-17 2013-10-17 电子部件内置基板及其制造方法

Country Status (3)

Country Link
US (1) US10917974B2 (zh)
JP (1) JP5605414B2 (zh)
CN (1) CN103781278B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152310A (ja) * 2015-02-17 2016-08-22 京セラ株式会社 電子部品内蔵型配線基板およびその製造方法
JP6904055B2 (ja) * 2017-05-19 2021-07-14 Tdk株式会社 半導体ｉｃ内蔵基板及びその製造方法
JP6686990B2 (ja) 2017-09-04 2020-04-22 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
JP7225754B2 (ja) * 2018-12-13 2023-02-21 Tdk株式会社 半導体ｉｃ内蔵回路基板及びその製造方法
US11393761B2 (en) * 2018-12-25 2022-07-19 Tdk Corporation Circuit board and its manufacturing method
US11277917B2 (en) 2019-03-12 2022-03-15 Advanced Semiconductor Engineering, Inc. Embedded component package structure, embedded type panel substrate and manufacturing method thereof
US11296030B2 (en) 2019-04-29 2022-04-05 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US10950551B2 (en) 2019-04-29 2021-03-16 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US11699688B2 (en) * 2019-12-03 2023-07-11 Nichia Corporation Surface-emitting light source and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081563A (en) * 1990-04-27 1992-01-14 International Business Machines Corporation Multi-layer package incorporating a recessed cavity for a semiconductor chip
JP2842378B2 (ja) 1996-05-31 1999-01-06 日本電気株式会社 電子回路基板の高密度実装構造
JP4601158B2 (ja) 2000-12-12 2010-12-22 イビデン株式会社 多層プリント配線板およびその製造方法
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
JP2009239247A (ja) * 2008-03-27 2009-10-15 Ibiden Co Ltd 多層プリント配線板の製造方法
WO2011125380A1 (ja) * 2010-04-08 2011-10-13 日本電気株式会社 半導体素子内蔵配線基板
JP5589601B2 (ja) * 2010-06-24 2014-09-17 日本電気株式会社 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
US8816218B2 (en) * 2012-05-29 2014-08-26 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with vias having different dimensions

Also Published As

Publication number Publication date
US10917974B2 (en) 2021-02-09
CN103781278A (zh) 2014-05-07
US20140104803A1 (en) 2014-04-17
JP2014082353A (ja) 2014-05-08
JP5605414B2 (ja) 2014-10-15

Similar Documents

Publication Publication Date Title
CN103781278B (zh) 电子部件内置基板及其制造方法
TWI283553B (en) Thermal enhanced low profile package structure and method for fabricating the same
US7514772B2 (en) Method of manufacturing a semiconductor apparatus
US6864121B2 (en) Method of manufacturing circuit device
CN108780791B (zh) 半导体装置、电子模块、电子设备和用于生产半导体装置的方法
US8859077B2 (en) Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
CN1241259C (zh) 电路装置的制造方法
CN1700431A (zh) 电路装置及其制造方法、板状体
CN1497717A (zh) 电路装置及其制造方法
US20160293550A1 (en) Semiconductor packages and methods of forming the same
CN100403500C (zh) 电路装置的制造方法
TW202213670A (zh) 一種具有遮罩腔的嵌入式封裝結構及其製造方法
CN100338817C (zh) 具有微带线结构的衬底及其制作方法和具有微带线结构的半导体器件
JP6269626B2 (ja) 半導体装置、電子部品内蔵基板、及びこれらの製造方法
US9653322B2 (en) Method for fabricating a semiconductor package
US20220408547A1 (en) Manufacturing method of embedded component structure
JP2006186038A (ja) 抵抗体チップ及びその実装方法
CN111385971B (zh) 电路基板及其制造方法
CN210694480U (zh) 具有层间导孔的线路结构
JP7342445B2 (ja) 電子部品内蔵基板及びその製造方法
JP5903973B2 (ja) 電子部品内蔵基板及びその製造方法
JP2020107877A (ja) 回路基板及びその製造方法
KR101814824B1 (ko) 칩 패키지 부재 제조 방법 및 그 칩 패키지 부재
JP7225787B2 (ja) 半導体ｉｃ内蔵回路基板及びその製造方法
JP6839099B2 (ja) 部品内蔵基板及び部品内蔵基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant