CN209963047U - 一种晶圆级封装结构 - Google Patents
一种晶圆级封装结构 Download PDFInfo
- Publication number
- CN209963047U CN209963047U CN201920789427.2U CN201920789427U CN209963047U CN 209963047 U CN209963047 U CN 209963047U CN 201920789427 U CN201920789427 U CN 201920789427U CN 209963047 U CN209963047 U CN 209963047U
- Authority
- CN
- China
- Prior art keywords
- layer
- chip
- pad
- wafer level
- metal seed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13075—Plural core members
- H01L2224/1308—Plural core members being stacked
- H01L2224/13082—Two-layer arrangements
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本实用新型公开了一种晶圆级封装结构，包括：晶圆，所述晶圆上设置有若干个芯片单元，所述芯片单元上包括至少一个焊盘；再钝化层，所述再钝化层覆盖在所述芯片单元和所述焊盘，并暴露焊盘开口；第一金属种子层，所述第一金属种子层覆盖所述再钝化层和所述焊盘开口；光阻层，所述光阻层覆盖所述第一金属种子层；导电凸块，所述导电凸块设置在所述焊盘开口上；第二金属种子层，所述第二金属种子层覆盖所述芯片单元所在焊盘的另一侧；重布线层，所述重布线层覆盖所述第二金属种子层，本实用新型通过在芯片的背面布局电镀工艺，可以提高芯片的整体散热能力，从而提高产品的性能。
Description
技术领域
本实用新型涉及半导体技术领域，特别涉及一种晶圆级封装结构。
背景技术
使电子产品小、轻和具有高性能的愿望已经发展为使电子部件小、轻以及具有高性能。这样的愿望使得各种封装技术的制程的发展、以及半导体设计和制造相关的技术的发展。封装技术的代表性实施例包括球栅阵列(Ball Grid Array，BGA)、倒装芯片(flipchip)、基于区域阵列和表面贴装(surfa ce-mount)封装的芯片级封装(Chi p ScalePackage，CSP)。
在上述的封装技术中，芯片级封装为可使封装小到与研发的真实芯片一样的大小的封装技术。特别地，晶圆级芯片级封装(Wafer-Level Chip Scale Package，WLCSP)中，在晶圆级执行封装以便每个芯片的成本可显著降低。WLCSP对整片晶圆进行封装测试后再切割得到单个成品芯片的封装技术，封装后的芯片尺寸与裸片一致。晶圆级封装顺应了市场对微电子产品日益轻、薄、短、小和低价化要求，因此一经问世便快速的发展，引领了先进封装的发展潮流。
近年来，随着电子产品多样化以及集成化。对芯片的散热和芯片集成系统化封装要求更高。而转化到封装层面，单面的封装很难满足高集成度的性能需求，因此在需要通过双面封装实现芯片散热或功能面导通等方面的需求。
发明内容
针对现有技术的上述问题，本实用新型的目的在于，提供一种晶圆级封装结构，用于解决在芯片双面都有散热或功能导通的需求的问题。
为了解决上述技术问题，本实用新型的具体技术方案如下：
本实用新型提供一种晶圆级封装结构，所述结构包括：
晶圆，所述晶圆上设置有若干个芯片单元，所述芯片单元上包括至少一个焊盘；
再钝化层，所述再钝化层覆盖在所述芯片单元和所述焊盘，其中所述再钝化层暴露焊盘开口；
第一金属种子层，所述第一金属种子层覆盖所述再钝化层和所述焊盘开口；
光阻层，所述光阻层覆盖所述第一金属种子层，用于将光刻版上的图形转移到所述芯片单元上；
导电凸块，所述导电凸块设置在所述焊盘开口上；
第二金属种子层，所述第二金属种子层覆盖所述芯片单元所在焊盘的另一侧；
重布线层，所述重布线层覆盖所述第二金属种子层。
进一步地，所述焊盘开口为所述再钝化层通过曝光、显影形成。
作为可选地，所述再钝化层为树脂材料。
具体地，所述再钝化层为聚酰亚胺。
进一步地，所述第一金属种子层和第二金属种子层均为铜钛种子层。
作为可选地，所述铜钛种子层通过溅射方式形成。
进一步地，所述光阻层暴露所述焊盘开口，所述焊盘开口用于电镀回流形成导电凸块，便于与外部组件连接。
具体地，所述重布线层为电镀形成。
具体地，所述导电凸块通过将电镀的锡回流形成。
进一步地，所述结构还包括保护层，所述保护层设置在所述芯片单元所在焊盘一侧的表面，并在所述芯片单元的另一侧电镀完成后剥除，所述保护层用于在所述芯片单元另一侧电镀时保护所述导电凸块。
作为可选地，所述保护层材质为树脂材料。
进一步地，所述结构还包括平面层，所述平面层覆盖所述光阻层，并将所述焊盘开口暴露出来，用于保护所述芯片单元。
采用上述技术方案，本实用新型所述的一种晶圆级封装结构具有如下有益效果：
1.本实用新型所述的一种晶圆级封装结构，通过在芯片的背面布局电镀工艺，可以提高芯片的整体散热能力，从而提高产品的性能。
2.本实用新型所述的一种晶圆级封装结构，在芯片的背面进行线路布局可以实现芯片的双面功能需求，提高芯片的集成化和高性能。
3.本实用新型所述的一种晶圆级封装结构，在芯片背面进行电镀时将正面通过保护层能有效保护正面的焊球等结构，降低了芯片的损耗。
附图说明
为了更清楚地说明本实用新型的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍。显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1本实用新型所述的一种晶圆级封装结构中晶圆和芯片单元的结构示意图；
图2是本实用新型所述的一种晶圆级封装结构的结构示意图；
图3是图1中封装结构的正面封装示意图；
图4是本发明所述的一种晶圆级封装结构的正面封装保护层示意图。
图中附图标记：1-晶圆，2-芯片单元，3-焊盘，4-再钝化层，5-第一金属种子层，6-导电凸块，7-平面层，8-第二金属种子层，9-重布线层，10-保护层。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要说明的是，本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、装置、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例1
随着电子产品多样化以及集成化，对芯片的散热和芯片集成系统化封装要求更高。而转化到封装层面，需要在封装结构和方法上进行改进和设计，使得能够满足高集成的芯片需求，提高芯片的性能。
如图1所示，为说明书所述的一种晶圆级封装结构中晶圆和芯片单元的结构示意图，本说明书的一个实施例提供一种晶圆级封装结构，具体地，如图2所示，为本实施例所述的一种晶圆级封装结构的结构示意图，所述结构包括：
晶圆1，所述晶圆1上设置有若干个芯片单元2，所述芯片单元2上包括至少一个焊盘3；
再钝化层4，所述再钝化层4覆盖在所述芯片单元2和所述焊盘3，其中所述再钝化层暴4露焊盘开口；
第一金属种子层5，所述第一金属种子层5覆盖所述再钝化层4和所述焊盘开口；
光阻层，所述光阻层覆盖所述第一金属种子层5，用于将光刻版上的图形转移到所述芯片单元2上，并且在电镀之后去除；
导电凸块6，所述导电凸块6设置在所述焊盘开口上；
第二金属种子层8，所述第二金属种子层8覆盖所述芯片单元2所在焊盘3的另一侧；
重布线层9，所述重布线层9覆盖所述第二金属种子层8。
进一步地，在本实施例中，所述焊盘开口为所述再钝化层通过曝光、显影形成。其中，所述再钝化层4是作为缓冲层，能在工作中起到绝缘、抗蚀、缓冲应力以及平坦化的作用，最终留在晶圆1和芯片单元2上保护芯片，具体地，所述再钝化层4的形成过程可以为：在所述芯片单元2和所述焊盘3上涂覆光刻胶形成再钝化层4；进行曝光和显影使得所述再钝化层暴露所述焊盘的多个部分；进行烘烤固化，使得再钝化层固定在所述芯片单元和所述焊盘上。当然为了再钝化层的平坦，还可以包括将再钝化层表面弄平的步骤，其中可以通过旋涂的方式将光刻胶涂覆在所述芯片单元2和所述焊盘3上，通过上述提供的流程能够得到所述再钝化层，当然了如有其它的形成方式也可以，比如通过化学气相沉积工艺形成所述再钝化层4。作为可选地，在本实施例中，所述焊盘3可包括导电材料，例如，铝，再钝化层4为树脂材料，包括聚酰亚胺等。
所述第一金属种子层5和所述第二金属种子层8均可以通过溅射方式形成，通过溅射形成铜钛种子层，能够在后期电镀时起到导电的作用。
同时，所述光阻层暴露所述焊盘开口，所述焊盘开口用于电镀回流形成导电凸块，便于与外部组件连接。
具体地，所述重布线层9为电镀形成。
具体地，所述导电凸块6通过将电镀的锡回流形成。
最后通过将电镀的锡回流成导电凸块6，便于后期与基板进行焊接，完成以上流程后，所述芯片单元2的正面电镀流程全部结束，如图3所示为所述芯片单元2正面完成后的结构示意图，当然了随着芯片集成化更高，性能需求更大，需要凸点的数量可能会更多，必要时需要制作更多的导电凸块6。
最后为了保护芯片单元2的表面，还需要设置一层平面层7，避免芯片单元2的线路受到外界环境的破坏。
当然了，为了实现对芯片背面的设计，首先需要保护好所述芯片单元2的正面，避免在所述芯片单元2的背面进行封装时破坏正面的结构，因此需要在正面设置保护层10，如图4所示，为所述保护层在正面的结构简图，所述保护层10可以是一层耐高温、耐腐蚀的保护膜，具体地，所述保护层10材质可以是树脂或其他材料。
首先在所述芯片单元2背面设置一层第二金属种子层8，可以起到导电的作用，然后根据功能需求可以选择对所述第二种子层8进行整面电镀形成重布线层9，当然了也可以按照所述芯片单元2正面的封装流程进行封装。
通过上述提供的一种晶圆级封装结构可以取得如下有益效果：
1)本实用新型所述的一种晶圆级封装结构，通过在芯片的背面布局电镀工艺，可以提高芯片的整体散热能力，从而提高产品的性能。
2)本实用新型所述的一种晶圆级封装结构，在芯片的背面进行线路布局可以实现芯片的双面功能需求，提高芯片的集成化和高性能。
3)本实用新型所述的一种晶圆级封装结构，在芯片背面进行电镀时将正面通过保护层能有效保护正面的焊球等结构，降低了芯片的损耗。
以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，对于本领域技术人员而言，显然本实用新型不限于上述示范性实施例的细节，而且在不背离本实用新型的精神或基本特征的情况下，能够以其他的具体形式实现本实用新型。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本实用新型的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本实用新型内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
Claims (10)
1.一种晶圆级封装结构，其特征在于，包括：
晶圆，所述晶圆上设置有若干个芯片单元，所述芯片单元上包括至少一个焊盘；
再钝化层，所述再钝化层覆盖在所述芯片单元和所述焊盘，其中所述再钝化层暴露焊盘开口；
第一金属种子层，所述第一金属种子层覆盖所述再钝化层和所述焊盘开口；
光阻层，所述光阻层覆盖所述第一金属种子层，用于将光刻版上的图形转移到所述芯片单元上；
导电凸块，所述导电凸块设置在所述焊盘开口上；
第二金属种子层，所述第二金属种子层覆盖所述芯片单元所在焊盘的另一侧；
重布线层，所述重布线层覆盖所述第二金属种子层。
2.根据权利要求1所述的一种晶圆级封装结构，其特征在于，所述焊盘开口为所述再钝化层通过曝光、显影形成。
3.根据权利要求1所述的一种晶圆级封装结构，其特征在于，所述第一金属种子层和第二金属种子层均为铜钛种子层。
4.根据权利要求3所述的一种晶圆级封装结构，其特征在于，所述铜钛种子层通过溅射方式形成。
5.根据权利要求1所述的一种晶圆级封装结构，其特征在于，所述光阻层暴露所述焊盘开口。
6.根据权利要求1所述的一种晶圆级封装结构，其特征在于，所述重布线层为电镀形成。
7.根据权利要求1所述的一种晶圆级封装结构，其特征在于，所述导电凸块通过将电镀的锡回流形成。
8.根据权利要求1所述的一种晶圆级封装结构，其特征在于，还包括保护层，所述保护层设置在所述芯片单元所在焊盘一侧的表面，并在所述芯片单元的另一侧电镀完成后剥除。
9.根据权利要求8所述的一种晶圆级封装结构，其特征在于，所述保护层材质为树脂材料。
10.根据权利要求1所述的一种晶圆级封装结构，其特征在于，还包括平面层，所述平面层覆盖所述光阻层，并将所述焊盘开口暴露出来。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920789427.2U CN209963047U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201920789427.2U CN209963047U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN209963047U true CN209963047U (zh) | 2020-01-17 |
Family
ID=69247347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201920789427.2U Active CN209963047U (zh) | 2019-05-29 | 2019-05-29 | 一种晶圆级封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN209963047U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117936393A (zh) * | 2024-03-21 | 2024-04-26 | 成都电科星拓科技有限公司 | 在单颗芯片背面制作散热盖的方法及封装方法 |
-
2019
- 2019-05-29 CN CN201920789427.2U patent/CN209963047U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117936393A (zh) * | 2024-03-21 | 2024-04-26 | 成都电科星拓科技有限公司 | 在单颗芯片背面制作散热盖的方法及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289449B2 (en) | Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof | |
| TWI643271B (zh) | 熱增強型全模製扇出模組 | |
| KR102591618B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| TWI614859B (zh) | 半導體裝置和形成具有扇出互連結構以減少基板複雜性之擴大的半導體裝置之方法 | |
| US9847309B2 (en) | Semiconductor device and method of forming vertical interconnect structure between semiconductor die and substrate | |
| KR20080046120A (ko) | 다이 수용 공동을 구비한 웨이퍼 레벨 패키지 및 제조 방법 | |
| TWI674658B (zh) | 完全模製微型化半導體模組 | |
| CN101952962A (zh) | 凸块下方绕线层方法及设备 | |
| US8110922B2 (en) | Wafer level semiconductor module and method for manufacturing the same | |
| CN108666214A (zh) | 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法 | |
| TW201108335A (en) | Semiconductor device and method of forming dam material around periphery of die to reduce warpage | |
| TW200926323A (en) | Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer | |
| US20190139901A1 (en) | Semiconductor device and method of unit specific progressive alignment | |
| CN102709200A (zh) | 半导体器件和形成设置在半导体管芯上的绝缘层的方法 | |
| US8921127B2 (en) | Semiconductor device and method of simultaneous testing of multiple interconnects for electro-migration | |
| WO2013101241A1 (en) | Organic thin film passivation of metal interconnections | |
| CN209963047U (zh) | 一种晶圆级封装结构 | |
| US8048776B2 (en) | Semiconductor device and method of supporting a wafer during backgrinding and reflow of solder bumps | |
| US20230299027A1 (en) | Structure and method for semiconductor packaging | |
| KR101675183B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN104584206A (zh) | 用于互连附着的迹线沾焊料技术 | |
| CN102496603A (zh) | 一种芯片级封装结构 | |
| CN109216284A (zh) | 集成电路封装件及其形成方法 | |
| CN104425419B (zh) | 半导体器件及其制造方法 | |
| TWI282160B (en) | Circuit board structure integrated with chip and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |