DE102005018280B4 - Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement Download PDF

Info

Publication number
DE102005018280B4
DE102005018280B4 DE102005018280A DE102005018280A DE102005018280B4 DE 102005018280 B4 DE102005018280 B4 DE 102005018280B4 DE 102005018280 A DE102005018280 A DE 102005018280A DE 102005018280 A DE102005018280 A DE 102005018280A DE 102005018280 B4 DE102005018280 B4 DE 102005018280B4
Authority
DE
Germany
Prior art keywords
bump
conductive
metal layer
bumps
structures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005018280A
Other languages
English (en)
Other versions
DE102005018280A1 (de
Inventor
Yong-hwan Suwon Kwon
Chung-sun Anyang Lee
Sa-Yoon Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040025853A external-priority patent/KR100632472B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102005018280A1 publication Critical patent/DE102005018280A1/de
Application granted granted Critical
Publication of DE102005018280B4 publication Critical patent/DE102005018280B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13575—Plural coating layers
    • H01L2224/1358—Plural coating layers being stacked
    • H01L2224/13582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten:
– Bilden einer strukturierten ersten Passivierungsschicht (202) auf einem Substrat (200), die eine Mehrzahl von auf dem Substrat angeordneten Kontaktstellen (204) frei lässt,
– Bilden einer Mehrzahl von im Wesentlichen quaderförmigen Bondhügeln (102) aus einem elektrisch isolierenden Material, die auf der Passivierungsschicht entlang einer ersten Richtung (A) mit Abstand in einer von der ersten verschiedenen zweiten Richtung (B) von den Kontaktstellen angeordnet sind,
– ganzflächiges Bilden einer unteren Metallschicht (140) auf der resultierenden Struktur,
– Bilden einer Photoresiststruktur (150) auf der unteren Metallschicht, wobei die Photoresiststruktur einen Teil der unteren Metallschicht auf den Bondhügeln, den Kontaktstellen und in einem Bereich zwischen einem jeweiligen Bondhügel und der zugehörigen Kontaktstelle frei lässt,
– Elektroplattieren des freiliegenden Teils der unteren Metallschicht zur Bildung einer oberen Metallschicht (160) darauf,
– Entfernen der Photoresiststruktur,
– Entfernen der unteren Metallschicht im...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Mehrzahl von Bumps, d.h. Bondhügeln, bzw. Bondhügelstrukturen und ein zugehöriges Halbleiterbauelement.
  • Es existiert eine Anzahl verschiedener Techniken zur Bereitstellung einer elektrischen Verbindung zwischen einem Halbleiterchip oder einer Halbleiterpackung und einer Leiterplatte oder einem anderen Substrat. Der momentane Trend bei vielen dieser Techniken ist die Verwendung von Lothügeln zur Bildung elektrischer Verbindungen anstelle von Drahtbonden. Bondhügel werden zum Beispiel in Techniken wie Tapeträgerpackung (TCP), Chip-auf-Film (COF) und Chip-auf-Glas (COG) verwendet. Häufig werden Techniken wie TOP und COF allgemein als automatisches Folienbondverfahren (TAB) bezeichnet.
  • Wenngleich Bondhügel gegenüber Drahtbonden dadurch einen Vorteil bereitstellen, dass sie eine Reduktion des Abstands zwischen den Lothügeln im Vergleich zu dem Abstand zwischen Drahtbondverbindungen erlauben, sehen sich selbst Bondhügeltechniken potentiellen Beschrän kungen hinsichtlich des Abstands zwischen den Bondhügeln gegenüber. Bei der COG-Technik kann zum Beispiel ein Halbleiterchip (z.B. eine integrierte Schaltkreispackung (IC-Packung) für einen Flüssigkristallanzeige(LCD)-Treiber) direkt an das LCD-Substrat gebondet werden. Bei dieser Technik wird ein ACF-Streifen (anisotroper leitfähiger Filmstreifen) zwischen Kontaktstellen des LCD-Substrats und den zugehörigen Bondhügeln auf der Treiber-IC-Packung angeordnet, um die elektrische Verbindung zu bilden. Ein ACF-Streifen enthält elektrisch leitfähige Partikel, die in einem isolierenden Material eingebettet sind. Die leitfähigen Partikel stellen eine elektrische Verbindung zwischen den Lothügeln und den Kontaktstellen auf dem LCD-Substrat bereit. Wenn jedoch der Zwischenraum zwischen Bondhügeln geringer wird, verursachen die Partikel in dem ACF-Streifen möglicherweise eine elektrische Verbindung zwischen den Bondhügeln und dadurch einen Kurzschluss.
  • In der Offenlegungsschrift US 2002/0048924 A1 wird die Herstellung metallischer Bumps mit isolierender Seitenwand beschrieben, wobei die Bondhügel in wenigstens einer Reihe angeordnet und an wenigstens einer der beiden in diese Richtung weisenden Seitenwände mit einer entsprechenden Seitenwandisolation versehen sind. In einer optionalen zweiten Reihe sind die Bondhügel mittig versetzt zur ersten Reihe angeordnet.
  • In der Offenlegungsschrift US 2002/0130412 A1 sind Bondhügelstrukturen mit Bumps aus elektrisch isolierendem Material, insbesondere einem photosensitiven Harzmaterial, und darauf gebildeten metallischen Bumpelektroden offenbart, die über Leiterbahnen mit zugehörigen Kontaktstellen auf einem Chipsubstrat verbunden sind. Dabei werden die Leiterbahnen auf geneigt verlaufende Oberseiten der Bumps aufgebracht, z.B. durch Sputterdeposition eines Kupferfilms mit einer Dicke von 5 μm gefolgt vom Aufbringen eines dünnen Goldfilms mit einer Dicke von 0,5 μm. Die Strukturierung erfolgt durch selektives Metallisieren unter Einsatz von Resistdrucktechniken oder durch ganzflächige Metallabscheidung gefolgt von einem Ätzen der Metallschichten unter Verwendung einer Photoresiststruktur als Ätzmaske. In ähnlicher Weise ist in der Patentschrift US 5, 783 465 A die Bildung von Bumps aus elektrisch isolierendem, photosensitivem Polymermaterial offenbart, die oberseitig und an ihren Seitenwänden im Wesentlichen vollständig mit einem metallischen Überzug versehen werden, der sich als verbindende Metallisierungsschicht bis zu einer jeweiligen Kontaktstelle auf einem Chipsubstrat fortsetzt und beispielsweise durch Sputtern oder Aufdampfen einer Titanschicht mit einer Dicke von 0,1 μm bis 0,3 μm, einer Legierungsschicht aus Ti-Pd mit einer Dicke von mm bis 20 nm und einer Kupferschicht mit einer Dicke von 1 μm bis 6 μm gebildet wird. Optional kann zusätzlich eine Ni-Schicht mit einer Dicke von 0,2 μm bis 0,6 μm und eine Goldschicht mit einer Dicke von 0,1 μm bis 0,3 μm aufgebracht werden.
  • In der Patentschrift US 6 284563 B1 und der Offenlegungsschrift US 2002 0 1 15 236 A1 ist die Bildung von Bondhügeln aus einem elektrisch isolierenden Material offenbart, auf denen leitfähige Kontakte mittels einer Elektroplattiertechnik unter Benutzung einer ganzflächig aufgebrachten und später bereichsweise wieder entfernten Kristallkeimschicht gebildet werden. Die Bondhügel sind von plateauförmiger Gestalt und tragen jeweils mehrere Kontakte, die über eine leitfähige Schichtstruktur zu Chipkontaktstellen geführt sind.
  • Der Erfindung liegt als technisches Problem die Bereitstellung eines Verfahrens Herstellung eines Halbleiterbauelements der eingangs genannten Art und eines zugehörigen Halbleiterbauelements zugrunde, mit denen sich vergleichsweise kompakte und zuverlässige Bondhügelstrukturen mit relativ geringem Aufwand realisieren lassen.
  • Die Erfindung löst dieses Problem durch die Bereitstellung eines Herstellungsverfahrens mit den Merkmalen des Anspruchs 1 und eines Halbleiterbauelements mit den Merkmalen des Anspruchs 13, 14 oder 15.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Die Erfindung stellt eine Bondhügelstruktur bereit, die Barrieren auf dem Zwischenraum zwischen Lothügeln von Halbleiterchips oder Packungen entfernt, was kleinere und dünnere Halbleiterbauelemente ermöglicht.
  • Jede Bondhügelstruktur kann in Richtung einer Bondhügelstrukturreihe eine Breite größer als ein Rasterabstand haben, d.h. größer als ein Abstand zwischen einander in der Reihenrichtung gegenüberliegenden Seitenwänden der aufeinanderfolgend angeordneten Bondhügelstrukturen. Mindestens eine der sich in der Reihenrichtung jeweils gegenüberliegenden beiden Seitenwände ist in entsprechenden Ausführungsformen der Erfindung nicht leitfähig, so dass leitfähige Partikel zwischen den beiden betreffenden Bondhügeln keinen Kurzschluss zwischen den zwei Bondhügeln bilden.
  • Senkrecht zur Richtung einer Bondhügelstrukturreihe können Leiterbahnen verlaufen, die jeweils einem Bondhügel zugeordnet sind und sich über dessen Oberseite und über zwei entgegengesetzte Seitenwände desselben erstrecken. Aufgrund dessen hilft die Leiterbahn dabei, dass der zugehörige Bondhügel an dem Substrat haften bleibt.
  • Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Hierbei zeigen:
  • 1 eine ausschnittweise Perspektivansicht eines Halbleiterbauelements mit einer Bondhügelstruktur,
  • 2 einen Querschnitt entlang einer Linie II-II von 1,
  • 3 einen Querschnitt entlang einer Linie III-III von 1,
  • 4 eine ausschnittweise Perspektivansicht eines weiteren Halbleiterbauelements mit einer Bondhügelstruktur,
  • 5 einen Querschnitt entlang einer Linie V-V von 4,
  • 6 eine ausschnittweise Perspektivansicht eines weiteren Halbleiterbauelements mit einer Bondhügelstruktur,
  • 7 einen Querschnitt entlang einer Linie VII-VII von 6,
  • 8 eine ausschnittweise Perspektivansicht eines weiteren Halbleiterbauelements mit einer Bondhügelstruktur,
  • 9 eine Draufsicht auf ein Halbleiterbauelement mit drei Gruppen von Bondhügelstrukturen und
  • 10A bis 15B verschiedene Ansichten eines Halbleiterbauelements mit einer Bondhügelstruktur in aufeinanderfolgenden Herstellungsstufen zur Veranschaulichung eines Verfahrens zur Herstellung einer Bondhügelstruktur gemäß der Erfindung, wobei die 10A, 11A, 12, 13A, 14 und 15A Querschnittansichten und die 10B, 11B, 13B und 15B Draufsichten auf das Bauelement während des Fertigungsprozesses repräsentieren.
  • Die Erfindung stellt eine Bondhügelstruktur bereit, die Barrieren auf dem Zwischenraum zwischen Lothügeln von Halbleiterchips oder -packungen entfernt. Derart ermöglicht die Erfindung kleinere und dünnere Halbleiterbauelemente. Als erstes werden verschiedene strukturelle Ausführungsformen gemäß der Erfindung beschrieben, gefolgt von einer Beschreibung eines Verfahrens zur Bildung einer Bondhügelstruktur gemäß der Erfindung.
  • 1 stellt ein Halbleiterbauelement mit einer Bondhügelstruktur gemäß einer exemplarischen Ausführungsform der Erfindung dar. Wie gezeigt, sind Bondhügelstrukturen 100 auf einer isolierenden Schicht 202 über einem Substrat 200 in einer ersten Richtung angeordnet, die durch einen Doppelpfeil A angezeigt ist. Jede Bondhügelstruktur 100 beinhaltet einen nicht leitfähigen Bondhügel 102. Der nicht leitfähige Bondhügel 102 weist zwei entgegengesetzt liegende Seitenwände 104, die in die erste Richtung weisen, und zwei entgegengesetzt liegende Seitenwände 106 auf, die in eine zweite Richtung weisen, die im Wesentlichen senkrecht zu der ersten Richtung ist, angezeigt durch einen Doppelpfeil B.
  • In einer exemplarischen Ausführungsform weist jeder Bondhügel 102 eine Höhe H von 2 μm bis 30 μm, eine Breite Wb von 10 μm bis 50 μm und eine Länge von 20 μm bis 200 μm auf.
  • Jede Bondhügelstruktur 100 beinhaltet außerdem eine leitfähige Schicht 108, die über einer Oberseite eines zugehörigen Bondhügels 102 und jeder der in die zweite Richtung weisenden Seitenwände angeordnet ist. Die leitfähige Schicht 108 auf dem Bondhügel 102 bildet einen Teil einer Leiterbahn 110, die sich über eine kürzere Distanz hinweg über das Substrat 200 von einer der beiden Seitenwände 104 aus erstreckt und über eine längere Distanz hinweg über das Substrat 200 von der anderen Seitenwand 104 aus erstreckt. Wie gezeigt, erstreckt sich die Leiterbahn 110 in der zweiten Richtung. Die längere Ausdehnung der Leiterbahn 110 führt zu einer zugehörigen Chipkontaktstelle 204, wo die Leiterbahn 110 mit der zugehörigen Kontaktstelle 204 elektrisch verbunden ist. Wie ersichtlich, stellt die Kontaktstelle 204 eine elektrische Verbindung zwischen der Leiterbahn 110 und einem auf dem Substrat 200 ausgebildeten, nicht gezeigten Schaltungsaufbau bereit.
  • Wenngleich in 1 zwecks Klarheit nicht gezeigt, beinhaltet die Bondhügelstruktur gemäß dieser Ausführungsform der Erfindung des Weiteren eine über Teilen des Substrats 200 ausgebildete Passivierungsschicht 180, wie in den Querschnittansichten der 2 und 3 zu erkennen.
  • In 2 ist ein Rasterabstand PG zwischen den aufeinanderfolgenden Bondhügelstrukturen 100 von 1 gezeigt. Der Rasterabstand PG ist die Distanz zwischen zwei Bondhügelstrukturen, und spezieller kann der Zwischenraum an dem Substrat 200 oder der Passivierungsschicht 180 entlang der ersten Richtung zwischen den Ebenen gemessen werden, in denen einander zugewandte Seitenwände 104 der aufeinanderfolgend angeordneten Bondhügelstrukturen 100 liegen. In dieser Ausführungsform ist die Breite Wb der Bondhügelstruktur 100 größer als der Rasterabstand PG. Der Rasterabstand PG kann zum Beispiel etwa 10 μm betragen.
  • Da der Rasterabstand PG geringer als die Breite Wb der Bondhügelstruktur 100 ist, ist bei Verwendung zum Beispiel eines ACF-Streifens ein Kurzschluss zu befürchten. Da jedoch die Seitenwände 104 der Bondhügelstrukturen 100, die in die erste Richtung weisen, nicht leitfähig sind, werden derartige Kurzschlüsse verhindert. Demzufolge stellt die Erfindung eine Bondhügelstruktur bereit, die Barrieren in dem Zwischenraum zwischen Lothügeln von Halbleiterchips oder -packungen entfernt. Derart ermöglicht die Erfindung kleinere und dünnere Halbleiterbauelemente.
  • Die 4 und 5 stellen ein weiteres Halbleiterbauelement mit einer Bondhügelstruktur gemäß einer Ausführungsform der Erfindung dar. Wie gezeigt, ist die Ausführungsform von 4 mit Ausnahme der Bondhügelstrukturen die gleiche wie die Ausführungsform von 1. In der Ausführungsform von 4 ist jede Bondhügelstruktur 100' die gleiche wie die in 1 gezeigte Bondhügelstruktur 100 mit der Ausnahme, dass die leitfähige Schicht 108 jeweils nur eine gleiche der Seitenwände 104 bedeckt, die in die erste Richtung weisen. Derart ist die leitfähige Seitenwand 104 der Bondhügelstruktur 100 einer nicht leitfähigen Seitenwand 104 einer benachbarten Bondhügelstruktur 100 zugewandt.
  • Da somit jeweils eine der Seitenwände 104 der Bondhügelstrukturen 100, die in die erste Richtung weisen, nicht leitfähig ist, werden Kurzschlüsse verhindert. Demzufolge stellt die Erfindung eine Bondhügelstruktur bereit, die Barrieren in dem Zwischenraum zwischen Lothügeln von Halbleiterchips oder -packungen verhindert. Derart ermöglicht die Erfindung kleinere und dünnere Halbleiterbauelemente.
  • Die 6 und 7 stellen ein weiteres Halbleiterbauelement mit einer Bondhügelstruktur gemäß einer Ausführungsform der Erfindung dar. Wie gezeigt, ist die Ausführungsform von 6 mit Ausnahme der Bondhügelstrukturen die gleiche wie die Ausführungsform von 1. Ein erster Teil 100 der Bondhügelstrukturen ist gleich wie die in 1 gezeigte Bondhügelstruktur 100. Ein restlicher Teil 100'' der Bondhügelstrukturen ist gleich wie die in 1 gezeigte Bondhügelstruktur 100 mit der Ausnahme, dass die leitfähige Schicht 108 beide Seitenwände 104 bedeckt, die in die erste Richtung weisen. Da jedoch die zwei Typen von Bondhügelstrukturen entlang der ersten Richtung des Substrats 200 abwechseln, ist stets eine leitfähige Seitenwand 104 des zweiten Typs 100'' einer nicht leitfähigen Seitenwand 104 des ersten Typs 100 zugewandt. Als ein Ergebnis werden Kurzschlüsse verhindert. Demzufolge stellt die Erfindung eine Bondhügelstruktur bereit, die Barrieren in dem Zwischenraum zwischen Lothügeln von Halbleiterchips oder -packungen entfernt. Derart ermöglicht die Erfindung kleinere und dünnere Halbleiterbauelemente.
  • 8 stellt ein weiteres Halbleiterbauelement mit einer Bondhügelstruktur gemäß einer Ausführungsform der Erfindung dar. Wie gezeigt, ist die Bondhügelstruktur in 8 die gleiche wie die in 1 gezeigte Bondhügelstruktur mit der Ausnahme, dass die aufeinanderfolgend angeordneten Bondhügelstrukturen in der zweiten Richtung versetzt zueinander angeordnet sind. Spezieller sind die Bondhügelstrukturen in zwei Gruppen unterteilt. Bondhügelstrukturen 100-1 einer ersten Gruppe weisen kürzere Leiterbahnen 110 als Bondhügelstrukturen 100-2 einer zweiten Gruppe auf, und die Bondhügelstrukturen 100-1 der ersten Gruppe wechseln mit den Bondhügelstrukturen 100-2 der zweiten Gruppe in der ersten Richtung ab.
  • Wie ersichtlich ist, unterstützt ein Versatz der Bondhügelstrukturen 100, wie in 8 gezeigt, weiter eine Verhinderung möglicher Kurzschlüsse. Da die aufeinanderfolgenden Bondhügelstrukturen nicht fluchtend angeordnet sind und der Zwischenraum zwischen fluchtenden übernächsten Bondhügelstrukturen relativ groß ist (z.B. größer als 20 μm), tritt ein Kurzschluss weniger wahrscheinlich auf.
  • Wenngleich die Ausführungsform von 8 unter Verwendung der Bondhügelstrukturen 100 von 1 gezeigt und beschrieben wurde, ist ersichtlich, dass diese Ausführungsform alternativ in Verbindung mit den Bondhügelstrukturen jeder beliebigen anderen der zuvor beschriebenen Ausführungsformen verwendet werden kann.
  • Wenngleich in 8 zwei Gruppen von fluchtenden Bondhügelstrukturen dargestellt sind, ist des Weiteren ersichtlich, dass mehr als zwei Gruppen von Bondhügelstrukturen gebildet werden können, die jeweils zueinander versetzt sind. So stellt 9 eine Draufsicht auf ein Halbleiterbauelement mit drei Gruppen von fluchtenden Bondhügelstrukturen 100 dar.
  • Als nächstes wird ein Verfahren zur Herstellung eines Halbleiterbauelements mit einer Bondhügelstruktur gemäß der Erfindung beschrieben. Das Verfahren wird lediglich beispielhaft bezüglich der Herstellung der in 1 dargestellten Bondhügelstruktur 100 anhand der 10A bis 15B beschrieben.
  • Wie in den 10A und 10B gezeigt, beginnt der Prozess mit einem Substrat 200 mit darauf ausgebildeten Chipkontaktstellen 204. Zwecks Klarheit ist lediglich eine einzelne Chipkontaktstelle gezeigt. Außerdem sind zwecks Klarheit die Bauelemente, Schaltkreise etc. nicht gezeigt, mit denen die Chipkontaktstelle 204 elektrisch verbunden wird. Über dem Substrat 200 wird eine erste Passivierungsschicht 202 gebildet und dann strukturiert, um einen Teil 225 der Chipkontaktstelle 204 freizulegen. Die erste Passivierungsschicht 202 kann z.B. aus SiN, SiO2 oder SiN + SiO2 bestehen und mittels chemischer Gasphasenabscheidung (CVD) gebildet werden.
  • Als nächstes wird eine dielektrische Schicht, wie Polyimid, BCB (Benzocyclobutan), PBO (Polybenzooxazol), photosensitives Harz etc., über dem Substrat 200 gebildet, zum Beispiel mittels Aufschleuderns. Die dielektrische Schicht kann mit einer Dicke von z.B. 2 μm bis 30 μm gebildet werden. Dann wird die dielektrische Schicht unter Verwendung einer Maske zur Bildung von nicht leitfähigen Bondhügeln 102 strukturiert, wie in den 11A und 11B gezeigt. Die Bondhügel 102 weisen eine Höhe von z.B. 2 μm bis 30 μm auf, können eine Breite von z.B. 10 μm bis 50 μm und eine Länge von z.B. 50 μm bis 200 μm aufweisen. In einer beispielhaften Ausführungsform beträgt die Breite 20 μm und die Länge beträgt 100 μm.
  • Wie in 12 gezeigt, wird eine erste Metallschicht 140 über dem Substrat 200 gebildet. Die erste Metallschicht 140 kann eine Dicke von z.B. 0,05 μm bis 1 μm aufweisen und aus jedem beliebigen Metall mit guten Hafteigenschaften und geringem elektrischem Widerstand gebildet werden, wie TiW, Cr, Cu, Ti, Ni, NiV, Pd, Cr/Cu, TiW/Cu, TiW/Au, NiV/Cu etc. Außerdem kann die erste Metallschicht 140 mittels eines physikalischen Gasphasenabscheidungs(PVD)-Prozesses, Elektroplattierens oder stromlosen Plattierns etc. gebildet werden.
  • Als nächstes wird, wie in den 13A und 13B gezeigt, eine Photoresiststruktur 150 über dem Substrat 200 gebildet. Die Photoresiststruktur 150 bildet eine Maske, wie in 13B gezeigt. Unter Verwendung dieser Maske wird eine zweite Metallschicht 160 über Teilen des Substrats 200 gebildet, die durch die Maske freigelegt sind. Die erste und die zweite Metallschicht 140 und 160 bilden die leitfähige Schicht 108 und die Leiterbahn 110.
  • Die zweite Metallschicht 160 kann mit einer Dicke von z.B. 1 μm bis 10 μm gebildet werden. In einer beispielhaften Ausführungsform beträgt die kombinierte Dicke der ersten und der zweiten Metallschicht 140 und 160 weniger als 10 μm. Die zweite Metallschicht 160 kann aus Au, Ni, Cu, Pd, Ag, etc. oder aus mehreren Schichten dieser Metalle zum Beispiel mittels Elektroplattierens gebildet werden.
  • Danach wird die Photoresiststruktur 150 entfernt, wie in 14 gezeigt, wobei die mit der Kontaktstelle 204 elektrisch verbundene Bondhügelstruktur zurückbleibt. Dann kann über dem Substrat 200 eine zweite Passivierungsschicht 180 gebildet und strukturiert werden, um die Bondhügelstrukturen 100 freizulegen, wie in den 15A und 15B gezeigt. Die zweite Passivierungsschicht kann Polyimid, BOB, PBO, photosensitives Harz etc. sein und kann mittels eines Aufschleuderprozesses angebracht werden.
  • Die Bondhügelstrukturen und das Herstellungsverfahren, die vorstehend beschrieben sind, können auf jegliche Technik angewendet werden, bei der Bondhügel verwendet werden, wie Tapeträgerpackung (TOP), Chip-auf-Film (COF) und Chip-auf-Glas (COG). Außerdem können die Bondhügelstrukturen und das Herstellungsverfahren, die vorstehend beschrieben sind, auf die Herstellung jedes beliebigen Halbleiterchips oder jeder beliebigen Halbleiterpackung angewendet werden, z.B. auf integrierte Schaltkreispackungen für LCD-Treiber.

Claims (20)

  1. Verfahren zur Herstellung eines Halbleiterbauelements mit folgenden Schritten: – Bilden einer strukturierten ersten Passivierungsschicht (202) auf einem Substrat (200), die eine Mehrzahl von auf dem Substrat angeordneten Kontaktstellen (204) frei lässt, – Bilden einer Mehrzahl von im Wesentlichen quaderförmigen Bondhügeln (102) aus einem elektrisch isolierenden Material, die auf der Passivierungsschicht entlang einer ersten Richtung (A) mit Abstand in einer von der ersten verschiedenen zweiten Richtung (B) von den Kontaktstellen angeordnet sind, – ganzflächiges Bilden einer unteren Metallschicht (140) auf der resultierenden Struktur, – Bilden einer Photoresiststruktur (150) auf der unteren Metallschicht, wobei die Photoresiststruktur einen Teil der unteren Metallschicht auf den Bondhügeln, den Kontaktstellen und in einem Bereich zwischen einem jeweiligen Bondhügel und der zugehörigen Kontaktstelle frei lässt, – Elektroplattieren des freiliegenden Teils der unteren Metallschicht zur Bildung einer oberen Metallschicht (160) darauf, – Entfernen der Photoresiststruktur, – Entfernen der unteren Metallschicht im Bereich außerhalb der oberen Metallschicht zur Bildung einer Mehrzahl von Bondhügelstrukturen (100) aus je einem Bondhügel und einer zugehörigen leitfähigen Schichtstruktur aus der unteren und der oberen Metallschicht mit einer Leiterbahn (110), die sich im Wesentlichen vollflächig auf der Oberseite des zugehörigen Bondhügels sowie wenigstens über eine in die zweite Richtung (B) weisende Seitenwand des zugehörigen Bondhügels und von dieser Seitenwand aus auf der ersten Passivierungsschicht (202) in der zweiten Richtung zur zugehörigen Kontaktstelle (204) erstreckt, wobei wenigstens eine von jeweils zwei einander in der ersten Richtung (A) zugewandten Seitenwänden benachbarter Bondhügel von der leitfähigen Schichtstruktur frei bleibt, und – Bilden einer zweiten Passivierungsschicht (180) auf der resultierenden Struktur, die einen auf den Bondhügeln angeordneten Teil der Leiterbahn (110) frei lässt.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jede Bondhügelstruktur (100) mit einer Breite (Wb) in der ersten Richtung (A) gebildet wird, die größer als ein Rasterabstand (PG) zwischen aufeinanderfolgend angeordneten Bondhügelstrukturen ist.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Bilden einer Mehrzahl von Bondhügeln Folgendes umfasst: – Aufschleudern eines Bondhügelmaterials auf das Substrat und – Strukturieren des Bondhügelmaterials zur Bildung der Mehrzahl von Bondhügeln.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass jeder Bondhügel wenigstens eines der Materialien Polyimid, Benzocyclobutan, Polybenzooxazol und photosensitives Harz beinhaltet.
  5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass der Strukturierungsschritt die Mehrzahl von Bondhügeln derart bildet, dass jeder Bondhügel eine Breite von 10 μm bis 50 μm aufweist.
  6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Strukturierungsschritt die Mehrzahl von Bondhügeln derart bildet, dass jeder Bondhügel eine Höhe von 2 μm bis 30 μm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die untere Metallschicht mit einer Dicke von 0,05 μm bis 1 μm und/oder die obere Metallschicht mit einer Dicke von 1 μm bis 10 μm gebildet wird.
  8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die untere Metallschicht wenigstens eines der Materialien TiW, Cr, Cu, Ti, Ni, NiV, Pd, Cr/Cu, TiW/Cu, TiW/Au und NiV/Cu beinhaltet und die obere Metallschicht wenigstens eines der Materialien Au, Ni, Cu, Pd, Ag und Pt beinhaltet.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass jede Bondhügelstruktur mit wenigstens einer nicht leitfähigen Seitenwand gebildet wird, die in die erste Richtung weist.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass jede Bondhügelstruktur mit zwei in der ersten Richtung entgegengesetzten, nicht leitfähigen Seitenwänden gebildet wird.
  11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass jede Bondhügelstruktur mit einer nicht leitfähigen Seitenwand, die in die erste Richtung weist, und einer leitfähigen Seitenwand, die in die erste Richtung weist, derart gebildet wird, dass von je zwei benachbarten Bondhügelstrukturen die leitfähige Seitenwand der einen Bondhügelstruktur der nicht leitfähigen Seitenwand der anderen Bondhügelstruktur zugewandt ist.
  12. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Bondhügelstrukturen alternierend von einem ersten Typ und einem zweiten Typ gebildet werden, wobei die Bondhügelstruktur des ersten Typs zwei in der ersten Richtung entgegengesetzte, nicht leitfähige Seitenwände aufweist und die Bondhügelstruktur des zweiten Typs zwei in der ersten Richtung entgegengesetzte leitfähige Seitenwände aufweist.
  13. Halbleiterbauelement, dadurch gekennzeichnet, dass es durch das Verfahren nach einem der Ansprüche 1 bis 12 hergestellt ist.
  14. Halbleiterbauelement, insbesondere nach Anspruch 13, mit – einer Mehrzahl von Bondhügelstrukturen (100), die entlang eines Substrats (200) in einer ersten Richtung (A) angeordnet sind, wobei jede Bondhügelstruktur eine Breite (Wb) in der ersten Richtung (A) aufweist, die größer als ein Rasterabstand (PG) zwischen aufeinanderfolgend angeordneten Bondhügelstrukturen ist, und wenigstens eine Bondhügelstruktur eine in die erste Richtung weisende Seitenwand (104) aufweist, die nicht leitfähig ist, dadurch gekennzeichnet, dass – die Anordnung von Bondhügelstrukturen zwischen einem ersten Typ und einem zweiten Typ alterniert, wobei die Bondhügelstruktur des ersten Typs (100) zwei in der ersten Richtung entgegengesetzte, nicht leitfähige Seitenwände aufweist und die Bondhügelstruktur des zweiten Typs (100'') zwei in der ersten Richtung entgegengesetzte leitfähige Seitenwände aufweist.
  15. Halbleiterbauelement mit – einer strukturierten ersten Passivierungsschicht (202) auf einem Substrat (200), die eine Mehrzahl von auf dem Substrat angeordneten Kontaktstellen (204) frei lässt, – einer Mehrzahl von im Wesentlichen quaderförmigen Bondhügeln (102) aus einem elektrisch isolierenden Material, die auf der ersten Passivierungsschicht (202) entlang einer ersten Richtung (A) angeordnet sind, wobei sie von den Kontaktstellen (204) in einer von der ersten verschiedenen zweiten Richtung (B) beabstandet sind, und – leitfähigen Schichtstrukturen mit einer unteren Metallschicht (140) auf der ersten Passivierungsschicht (202), der Mehrzahl von Kontaktstellen (204) und der Mehrzahl von Bondhügeln (102) und einer oberen Metallschicht (160) auf der unteren Metallschicht (140), wobei sich jede leitfähige Schichtstruktur im Wesentlichen vollflächig auf einer Oberseite und über wenigstens einer in eine zweite Richtung weisenden Seitenwand eines jeweiligen Bondhügels und von dieser Seitenwand aus über einen Teil des Substrats hinweg erstreckt und mit einer zugehörigen Kontaktstelle auf dem Substrat elektrisch verbunden ist.
  16. Halbleiterbauelement nach Anspruch 15, dadurch gekennzeichnet, dass jeder Bondhügel wenigstens eine nicht leitfähige, in die erste Richtung (A) weisende Seitenwand aufweist.
  17. Halbleiterbauelement nach Anspruch 16, dadurch gekennzeichnet, dass jeder Bondhügel zwei entgegengesetzte, in die erste Richtung weisende, nicht leitfähige Seitenwände aufweist.
  18. Halbleiterbauelement nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass jede Kontaktstelle mit einem zugehörigen Bondhügel über die leitfähige Schichtstruktur aus der unteren und der oberen Metallschicht verbunden ist.
  19. Halbleiterbauelement nach einem der Ansprüche 15 bis 18, dadurch gekennzeichnet, dass jeder Bondhügel eine in die erste Richtung weisende, nicht leitfähige Seitenwand und eine in die erste Richtung weisende leitfähige Seitenwand aufweist, wobei sich je eine leitfähige und eine nicht leitfähige Seitenwand zweier benachbarter Bondhügel in der ersten Richtung gegenüberliegen.
  20. Halbleiterbauelement nach einem der Ansprüche 13 bis 19, dadurch gekennzeichnet, dass aufeinanderfolgend angeordnete Bondhügelstrukturen in der zweiten Richtung versetzt gegeneinander entlang des Substrats angeordnet sind.
DE102005018280A 2004-04-14 2005-04-13 Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement Expired - Fee Related DE102005018280B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2004-0025853 2004-04-14
KR1020040025853A KR100632472B1 (ko) 2004-04-14 2004-04-14 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
US11/091,869 2005-03-29
US11/091,869 US20050233569A1 (en) 2004-04-14 2005-03-29 Bump structure for a semiconductor device and method of manufacture

Publications (2)

Publication Number Publication Date
DE102005018280A1 DE102005018280A1 (de) 2005-11-03
DE102005018280B4 true DE102005018280B4 (de) 2008-02-07

Family

ID=35263478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005018280A Expired - Fee Related DE102005018280B4 (de) 2004-04-14 2005-04-13 Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement

Country Status (3)

Country Link
JP (1) JP5085012B2 (de)
CN (1) CN100527398C (de)
DE (1) DE102005018280B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151269A (ja) * 2011-01-19 2012-08-09 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
KR20180041296A (ko) * 2016-10-13 2018-04-24 삼성디스플레이 주식회사 표시 패널
JP7371132B2 (ja) * 2019-02-22 2023-10-30 ウェルセンス，インコーポレイテッド 圧力検知マット

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US20020048924A1 (en) * 2000-08-29 2002-04-25 Ming-Yi Lay Metal bump with an insulating sidewall and method of fabricating thereof
US20020115236A1 (en) * 1995-10-31 2002-08-22 Joseph Fjelstad Methods of making compliant semiconductor chip packages
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62205648A (ja) * 1986-03-06 1987-09-10 Fujitsu Ltd 半導体装置とその製造方法
JPH02272737A (ja) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd 半導体の突起電極構造及び突起電極形成方法
JPH0446542U (de) * 1990-08-24 1992-04-21
KR100455387B1 (ko) * 2002-05-17 2004-11-06 삼성전자주식회사 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6284563B1 (en) * 1995-10-31 2001-09-04 Tessera, Inc. Method of making compliant microelectronic assemblies
US20020115236A1 (en) * 1995-10-31 2002-08-22 Joseph Fjelstad Methods of making compliant semiconductor chip packages
US5783465A (en) * 1997-04-03 1998-07-21 Lucent Technologies Inc. Compliant bump technology
US20020130412A1 (en) * 1999-12-30 2002-09-19 Akira Nagai Semiconductor device and method of manufacture thereof
US20020048924A1 (en) * 2000-08-29 2002-04-25 Ming-Yi Lay Metal bump with an insulating sidewall and method of fabricating thereof

Also Published As

Publication number Publication date
CN1684253A (zh) 2005-10-19
DE102005018280A1 (de) 2005-11-03
CN100527398C (zh) 2009-08-12
JP5085012B2 (ja) 2012-11-28
JP2005303314A (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE102004031920B4 (de) Mehrchippackung und Herstellungsverfahren
DE60022458T2 (de) Halbleitergehäuse, halbleitervorrichtung, elektronikelement und herstellung eines halbleitergehäuses
DE60216433T2 (de) Lothöckermetallurgieschienen für versorgungs- und massenleitungsführung
DE69632969T2 (de) Verfahren zum Bilden von Loterhebungen und Loterhebungsstruktur
DE10250636A1 (de) Übertragungsverkapselung auf Waferebene
DE102006036798B4 (de) Elektronisches Bauteil und Verfahren zum Herstellen
US8105934B2 (en) Bump structure for a semiconductor device and method of manufacture
DE69836944T2 (de) Verbesserte luftisolierte Kreuzungsstruktur
DE10301432B4 (de) Zwischenverbindungsstruktur in einer Waferebenenpackung und Herstellungsverfahren
DE112020004638T5 (de) Zwischenverbindung mit einer seitlichen Verbindung zu einem Substrat
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE10146353B4 (de) Verfahren zur Herstellung einer Lötperle und Lötperlenstruktur
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
DE102005018280B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Bondhügelstrukturen und Halbleiterbauelement
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern
DE102006036963A1 (de) Halbleiterbauelement mit Kontaktstelle und Herstellungsverfahren
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
DE10029269B4 (de) Verfahren zur Herstellung eines elektronischen Bauteiles aus gehäusebildenden Substraten

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee