JP2012151269A - 半導体装置、及び半導体装置の製造方法 - Google Patents
半導体装置、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012151269A JP2012151269A JP2011008621A JP2011008621A JP2012151269A JP 2012151269 A JP2012151269 A JP 2012151269A JP 2011008621 A JP2011008621 A JP 2011008621A JP 2011008621 A JP2011008621 A JP 2011008621A JP 2012151269 A JP2012151269 A JP 2012151269A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor device
- lead wiring
- bumps
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】マイグレーションによるショートを抑制し、かつバンプ又はリード配線の位置ずれに対するマージンを維持したまま、バンプの配置密度を高くすることができる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】複数の電子デバイス4と、複数のバンプ3と、電子デバイス4とバンプ3とを接続するリード配線5と、を有し、バンプ3は第1のバンプ3と第2のバンプ3から構成され、第1のバンプ3と第2のバンプ3は電子デバイス4の配列方向に千鳥状に形成されている。
【選択図】図2
【解決手段】複数の電子デバイス4と、複数のバンプ3と、電子デバイス4とバンプ3とを接続するリード配線5と、を有し、バンプ3は第1のバンプ3と第2のバンプ3から構成され、第1のバンプ3と第2のバンプ3は電子デバイス4の配列方向に千鳥状に形成されている。
【選択図】図2
Description
本発明は、半導体装置、及び半導体装置の製造方法に関する。
電子デバイスを小型化するためには、半導体装置の外形は小さい方が好ましい。しかし半導体装置の役割が多様化するにつれ、半導体チップに形成される集積回路の高集積化が進み、これに伴って、半導体チップのピン数の増加が進んでいる。すなわち、現在では、半導体装置の小型化と、集積回路の高集積化及び電極の増加という要求を同時に満たすことが可能な半導体装置の開発が進んでいる。
この要求に応えることができる半導体装置として、例えば、特許文献1に記載されているように、半導体チップ上にリード配線が形成され、リード配線の電極上に形成されたバンプを用いてリード配線基板との電気的接続を行う形式の半導体装置が知られている。この形式の半導体装置では、半導体装置の外形を半導体チップの外形とほぼ同じにすることができるため、半導体装置の小型化が可能である。
しかしながら、特許文献1に記載の半導体装置では、さらなる半導体装置の小型化と、集積回路の高集積化及び電極の増加とが進んでいった際に、半導体チップのリード配線の電極上に形成されている複数のバンプにおいて、隣接するバンプの間隔が狭くなってしまうという問題があった。
隣接するバンプの間隔が狭くなると、絶縁機能を有するアンダーフィル剤等の充填剤が、バンプ周囲に行き渡らなくなる。仮に行き渡ったとしても、例えばインクジェットプリンターのヘッド駆動回路のような高い電圧の信号を用いることが必要な装置に使用される際に、隣接するバンプ間の距離が短く、絶縁が破壊されてしまうマイグレーションが発生する。
本発明は、上記の問題を解決するためになされたものであり、その目的は、マイグレーションの発生を防止しつつバンプの配置密度を高くすることができる半導体装置及びその製造方法を提供することにある。
隣接するバンプの間隔が狭くなると、絶縁機能を有するアンダーフィル剤等の充填剤が、バンプ周囲に行き渡らなくなる。仮に行き渡ったとしても、例えばインクジェットプリンターのヘッド駆動回路のような高い電圧の信号を用いることが必要な装置に使用される際に、隣接するバンプ間の距離が短く、絶縁が破壊されてしまうマイグレーションが発生する。
本発明は、上記の問題を解決するためになされたものであり、その目的は、マイグレーションの発生を防止しつつバンプの配置密度を高くすることができる半導体装置及びその製造方法を提供することにある。
本発明は、以下の形態または適用例として実現することが可能である。
[適用例1]複数の電子デバイスと、複数のバンプと、電子デバイスとバンプとを接続するリード配線と、を有し、バンプは第1のバンプと第2のバンプとから構成され、第1のバンプと第2のバンプとは電子デバイスの配列方向に千鳥状に形成されている、ことを特徴とする。
本適用例によれば、第1のバンプと第2のバンプは千鳥状に配置されているため、バンプの配置密度を高くすることができる。従って、従来の半導体装置にくらべて小型の半導体装置を提供することができる。
[適用例2]さらに、リード配線は、電子デバイスとバンプとを最短距離で接続するように形成されている、構成としてもよい。
本適用例によれば、リード配線が電子デバイスとバンプとを最短距離で接続するように形成されることでリード配線の長さを最短にすることができ、配線抵抗を最小にすることができる。
従って、抵抗の小さい半導体装置を得ることができる。
従って、抵抗の小さい半導体装置を得ることができる。
[適用例3]さらに、第1のバンプに接続されている第1のリード配線の線幅と、第2のバンプに接続されている第2のリード配線の線幅とが異なる、構成としてもよい。
本適用例によれば、例えばトランジスターのような電子デバイスの定数について、リード配線の長さを考慮したうえで調整することで、リード配線と電子デバイスとの配線抵抗の値をバンプの配置位置にかかわらず一定とすることができる。
[適用例4]第1のリード配線の長さは、第2のリード配線の長さよりも長く、第1のリード配線の線幅は、第2のリード配線の線幅よりも大きい、構成としてもよい。
本適用例によれば、リード配線の長さと線幅とを調整することで、リード配線と電子デバイスとの配線抵抗の値をバンプの配置位置にかかわらず一定とすることができる。
[適用例5]第1のリード配線の長さは、第2のリード配線の長さよりも長く、第1のリード配線は抵抗領域を有さず、第2のリード配線は抵抗領域を有する、構成としてもよい。
本適用例によれば、リード配線の長さを考慮したうえでリード配線の抵抗領域における抵抗値を調整することで、リード配線と電子デバイスとの配線抵抗の値をバンプの配置位置にかかわらず一定とすることができる。
[適用例6]上記適用例の特徴を有する半導体装置の製造方法とする。
以下、本発明の実施形態について、図面を参照して説明する。なお、以下の各図においては、各部材を認識可能な程度の大きさにするため、各部材の尺度を実際とは異ならせしめている。
以下、本発明を適用した実施形態に係る半導体装置について説明する。
図1は本実施形態に係る半導体装置1の構成を説明するための図である。図2は半導体装置1の部分拡大図である。図1及び図2に示すように、半導体装置1は、半導体基板2、複数のバンプ3、複数の電子デバイス4、複数のリード配線5、などから構成されている。
本実施形態に係る半導体装置は、図1に示すように、バンプ3が複数の電子デバイス4の配列方向(X方向)に一列ではなく千鳥状(互い違いに位置がずれた状態)に並んだ配置となっている。
また、各電子デバイス4の配置位置は、それぞれが接続するバンプ3の配置位置にかかわらずX方向と交差するY方向の位置を同じとしてある。さらに、リード配線5は、バンプ3と電子デバイス4との間をリード配線5の長さが最短になるように直線で配線されている。
また、各電子デバイス4の配置位置は、それぞれが接続するバンプ3の配置位置にかかわらずX方向と交差するY方向の位置を同じとしてある。さらに、リード配線5は、バンプ3と電子デバイス4との間をリード配線5の長さが最短になるように直線で配線されている。
以降、説明のために、図2に示すように、千鳥状に配置された複数のバンプ3のうち、長さL1のリード配線5に接続されているバンプを「上段(第1)のバンプ」といい、長さL1より短い長さL2のリード配線5に接続されているバンプを「下段(第2)のバンプ」という。
以上述べたように、本実施形態に係る半導体装置1によれば、以下の効果を得ることができる。
図1及び図2に示すように、上段のバンプ、下段のバンプ、がX方向に千鳥状に並んだ配置となっている。これにより、バンプ3をX方向に一列に配置する場合に比べ隣接するバンプ3との間隔を広くすることができる。間隔を広くすることができる結果、絶縁機能を有するアンダーフィル剤等の充填剤をバンプ3の周囲に行き渡らせることができるため、マイグレーション等を防止することができる。
また、各電子デバイス4のY方向の配置位置は、それぞれのバンプ3のY方向の配置位置にかかわらず同じとしてある。さらに、リード配線5は、バンプ3と電子デバイス4との間をリード配線5の長さが最短になるように配線されている。
これにより、マイグレーションを防止しつつ、半導体装置1全体を小型化することができる。
これにより、マイグレーションを防止しつつ、半導体装置1全体を小型化することができる。
(変形例1)
上述した実施形態では、上段のバンプ3に接続されるリード配線5の長さL1と、下段のバンプ3に接続されるリード配線5の長さL2とが異なる形態とした。しかし、バンプ3の位置によりリード配線5の長さが異なるとその抵抗値が異なるため、信号に遅延が生じてしまう。そこで本変形例では、各リード配線5の抵抗値が同じとなるように、上段のバンプ3に接続されているリード配線5の幅を変更する。
上述した実施形態では、上段のバンプ3に接続されるリード配線5の長さL1と、下段のバンプ3に接続されるリード配線5の長さL2とが異なる形態とした。しかし、バンプ3の位置によりリード配線5の長さが異なるとその抵抗値が異なるため、信号に遅延が生じてしまう。そこで本変形例では、各リード配線5の抵抗値が同じとなるように、上段のバンプ3に接続されているリード配線5の幅を変更する。
図3は、変形例1に係る半導体装置1の部分拡大図である。本変形例に係る半導体装置1について同図を参照して説明する。なお、実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
変形例1は、上段のバンプ3に接続されているリード配線5の長さL1と、下段のバンプ3に接続されているリード配線5の長さL2との差に基づく抵抗値の差により生じる信号遅延を解決するため、上段のバンプ3に接続されているリード配線5の幅W1を下段のバンプ3に接続されているリード配線5の幅W2に比べ大きくするものである。
変形例1は、上段のバンプ3に接続されているリード配線5の長さL1と、下段のバンプ3に接続されているリード配線5の長さL2との差に基づく抵抗値の差により生じる信号遅延を解決するため、上段のバンプ3に接続されているリード配線5の幅W1を下段のバンプ3に接続されているリード配線5の幅W2に比べ大きくするものである。
これにより、従来のバンプ3の配置方法に比べて高いバンプ配置密度を得つつ、一定の配線抵抗を得ることが可能である。
(変形例2)
変形例1では上段のバンプ3に接続されているリード配線5の幅W1を下段のバンプ3に接続されているリード配線5の幅W2に比べ大きくすることにより抵抗値を制御したが、逆に、下段のバンプ3に接続されているリード配線5の幅W2を上段のバンプ3に接続されているリード配線5の幅W1よりも小さくすることで抵抗値を制御することも可能である。
変形例1では上段のバンプ3に接続されているリード配線5の幅W1を下段のバンプ3に接続されているリード配線5の幅W2に比べ大きくすることにより抵抗値を制御したが、逆に、下段のバンプ3に接続されているリード配線5の幅W2を上段のバンプ3に接続されているリード配線5の幅W1よりも小さくすることで抵抗値を制御することも可能である。
(変形例3)
変形例1,2ではバンプ3に接続されているリード配線5の幅を変化させることにより、リード配線の抵抗値を制御したが、リード配線5中に抵抗領域を設けることによってもリード配線5の抵抗値を制御することも可能である。
変形例1,2ではバンプ3に接続されているリード配線5の幅を変化させることにより、リード配線の抵抗値を制御したが、リード配線5中に抵抗領域を設けることによってもリード配線5の抵抗値を制御することも可能である。
図4は、変形例3に係る半導体装置1の部分拡大図である。本変形例に係る半導体装置1について同図を参照して説明する。なお、実施形態と同一の構成部位については、同一の番号を使用し、重複する説明は省略する。
変形例3は上述した抵抗値の差について、図4に示すように、電子デバイス4と下段のバンプ3を接続するリード配線5に抵抗領域6を配置して、抵抗領域6における抵抗値を調整することによって解消するものである。
変形例3は上述した抵抗値の差について、図4に示すように、電子デバイス4と下段のバンプ3を接続するリード配線5に抵抗領域6を配置して、抵抗領域6における抵抗値を調整することによって解消するものである。
以上述べたように、本変形例に係る半導体装置1によれば、従来のバンプ3の配置方法に比べて高いバンプ配置密度を得つつ、一定の配線抵抗を得ることが可能である。
なお、上述した実施形態及び変形例1〜3の半導体装置を製造する方法も本発明に含まれるものとする。
1…半導体装置、2…半導体基板、3…バンプ、4…電子デバイス、5…リード配線、6…抵抗領域。
Claims (6)
- 複数の電子デバイスと、
複数のバンプと、
前記電子デバイスと前記バンプとを接続するリード配線と、
を有し、
前記バンプは第1のバンプと第2のバンプとから構成され、
前記第1のバンプと前記第2のバンプとは前記電子デバイスの配列方向に千鳥状に形成されている、
半導体装置。 - 前記リード配線は、前記電子デバイスと前記バンプとを最短距離で接続するように形成されている請求項1に記載の半導体装置。
- 前記第1のバンプに接続されている第1のリード配線の線幅と、前記第2のバンプに接続されている第2のリード配線の線幅とが異なる、請求項1又は2に記載の半導体装置。
- 前記第1のリード配線の長さは、前記第2のリード配線の長さよりも長く、
前記第1のリード配線の線幅は、前記第2のリード配線の線幅よりも大きい、請求項3に記載の半導体装置。 - 前記第1のリード配線の長さは、前記第2のリード配線の長さよりも長く、
前記第1のリード配線は抵抗領域を有さず、前記第2のリード配線は抵抗領域を有する、請求項3に記載の半導体装置。 - 請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011008621A JP2012151269A (ja) | 2011-01-19 | 2011-01-19 | 半導体装置、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011008621A JP2012151269A (ja) | 2011-01-19 | 2011-01-19 | 半導体装置、及び半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012151269A true JP2012151269A (ja) | 2012-08-09 |
Family
ID=46793258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011008621A Withdrawn JP2012151269A (ja) | 2011-01-19 | 2011-01-19 | 半導体装置、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012151269A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014024452A1 (ja) * | 2012-08-09 | 2016-07-25 | 三洋電機株式会社 | バッテリシステム及びこのバッテリシステムを備える電動車両並びに蓄電装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063198A (ja) * | 1996-08-19 | 1998-03-06 | Denso Corp | マトリクス型el表示装置 |
JP2002170844A (ja) * | 2000-12-04 | 2002-06-14 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2005285971A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 半導体装置 |
JP2005303314A (ja) * | 2004-04-14 | 2005-10-27 | Samsung Electronics Co Ltd | バンプ構造を含む半導体素子及びその製造方法 |
JP2007287842A (ja) * | 2006-04-14 | 2007-11-01 | Ricoh Co Ltd | 半導体装置 |
JP2007318014A (ja) * | 2006-05-29 | 2007-12-06 | Renesas Technology Corp | 半導体装置 |
JP2009206330A (ja) * | 2008-02-28 | 2009-09-10 | Oki Semiconductor Co Ltd | レイアウト設計方法 |
JP2010123847A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 半導体素子 |
-
2011
- 2011-01-19 JP JP2011008621A patent/JP2012151269A/ja not_active Withdrawn
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1063198A (ja) * | 1996-08-19 | 1998-03-06 | Denso Corp | マトリクス型el表示装置 |
JP2002170844A (ja) * | 2000-12-04 | 2002-06-14 | Oki Electric Ind Co Ltd | 半導体装置 |
JP2005285971A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 半導体装置 |
JP2005303314A (ja) * | 2004-04-14 | 2005-10-27 | Samsung Electronics Co Ltd | バンプ構造を含む半導体素子及びその製造方法 |
JP2007287842A (ja) * | 2006-04-14 | 2007-11-01 | Ricoh Co Ltd | 半導体装置 |
JP2007318014A (ja) * | 2006-05-29 | 2007-12-06 | Renesas Technology Corp | 半導体装置 |
JP2009206330A (ja) * | 2008-02-28 | 2009-09-10 | Oki Semiconductor Co Ltd | レイアウト設計方法 |
JP2010123847A (ja) * | 2008-11-21 | 2010-06-03 | Oki Semiconductor Co Ltd | 半導体素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2014024452A1 (ja) * | 2012-08-09 | 2016-07-25 | 三洋電機株式会社 | バッテリシステム及びこのバッテリシステムを備える電動車両並びに蓄電装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5342154B2 (ja) | 半導体装置の製造方法 | |
US20100155960A1 (en) | Semiconductor device | |
JP4879899B2 (ja) | 半導体装置 | |
JP7394495B2 (ja) | 配線設計方法、配線構造、およびフリップチップ | |
JP2007318014A (ja) | 半導体装置 | |
JP6118652B2 (ja) | 半導体チップ及び半導体装置 | |
US8362610B2 (en) | Mounting configuration of electronic component | |
JP4539916B2 (ja) | 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム | |
US8710667B2 (en) | Semiconductor device | |
CN103443915B (zh) | 半导体器件 | |
US20120007255A1 (en) | Semiconductor device | |
JP4814770B2 (ja) | 半導体集積回路 | |
US8587117B2 (en) | Stacked semiconductor chips having circuit element provided with each of the semiconductor chips | |
JP2007234777A (ja) | 半導体集積回路装置およびその設計方法 | |
TWI770287B (zh) | 半導體裝置 | |
JP2010093018A (ja) | 配線基板 | |
JP2012151269A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP4901302B2 (ja) | 半導体集積回路 | |
US9059165B2 (en) | Semiconductor device having mesh-pattern wirings | |
JP2006229186A (ja) | 半導体集積回路およびその製造方法 | |
JP5113509B2 (ja) | 半導体装置 | |
JP2011151065A (ja) | 半導体集積回路 | |
JP2011199320A (ja) | 半導体集積回路及びその製造方法 | |
JP2006261492A (ja) | 回路基板 | |
JP3887620B2 (ja) | 半導体素子及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20140922 |