KR100455387B1 - 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지 - Google Patents

반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지 Download PDF

Info

Publication number
KR100455387B1
KR100455387B1 KR10-2002-0027440A KR20020027440A KR100455387B1 KR 100455387 B1 KR100455387 B1 KR 100455387B1 KR 20020027440 A KR20020027440 A KR 20020027440A KR 100455387 B1 KR100455387 B1 KR 100455387B1
Authority
KR
South Korea
Prior art keywords
film
metal
semiconductor chip
bump
forming
Prior art date
Application number
KR10-2002-0027440A
Other languages
English (en)
Other versions
KR20030089288A (ko
Inventor
권용환
강사윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0027440A priority Critical patent/KR100455387B1/ko
Priority to US10/426,155 priority patent/US20030214035A1/en
Priority to JP2003137898A priority patent/JP4357873B2/ja
Publication of KR20030089288A publication Critical patent/KR20030089288A/ko
Priority to US10/860,536 priority patent/US7074704B2/en
Application granted granted Critical
Publication of KR100455387B1 publication Critical patent/KR100455387B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩의 범프의 제조방법에 관한 것이다. 본 발명의 반도체 칩의 범프의 제조방법은, 복수의 금속패드가 마련된 반도체 칩 상에 측벽 절연막 형성을 위한 절연막을 형성하는 단계와, 절연막에 금속패드가 노출되도록 콘택을 형성하는 단계와, 그리고 콘택 내부에 범프 금속막을 형성하고, 절연막 중 범프 금속막의 측벽을 제외한 나머지를 제거하여 범프 금속막의 측벽에 측벽 절연막을 형성하는 단계를 포함한다. 이렇게 범프 금속막을 둘러싸고 절연막이 형성되면, 반도체 칩을 COG와 같은 방법을 이용하여 패키지 공정시에 반도체 장치가 고집적화되어 금속패드의 피치가 감소하더라도 쇼트 불량이 발생하지 않아 생산성을 향상시킬 수 있다.

Description

반도체 칩의 범프의 제조방법과 이를 이용한 ＣＯＧ 패키지{Method for forming a bump on semiconductor chip and COG package including the bump}
본 발명은 반도체 칩의 범프의 제조방법에 관한 것이다.
소자가 고집적화 됨에 따라서 반도체 메모리 장치가 형성된 반도체 칩(semiconductor chip)의 표면에 형성된 금속패드가 증가할 뿐 아니라, 금속패드 간의 피치도 좁아져, 인쇄회로 기판(printed circuit board)에 실장시에 여러 가지 문제가 발생한다.
특히, COG 방법으로 패키지되는 반도체 칩의 경우에는 금속패드 상에 형성된 범프와 범프 사이가 거리가 좁아지면서 전기적 쇼트(electrical short) 현상이 일어나 금속패드 간의 피치를 축소시킬 수 있는 한계에 도달하였다.
도 11은 종래의 반도체 칩의 범프를 나타낸 단면도이고, 도 12는 인쇄회로 기판에 COG 방법으로 실장된 반도체 칩의 단면도이다. 이들을 참조하면, 종래의 반도체 칩 범프는, 반도체 칩(1100) 상에 형성된 금속패드(1180) 상에 소정 높이 상향 돌출되도록 금속 합금재로 형성된 범프 금속막(1220,1230)을 포함하고 있다. 여기서, 참조번호 1190은 보호막으로 부동태막을 나타낸다. 이러한 종래의 반도체 칩 범프는, 인쇄회로기판(1400) 상에 COG 실장을 할 경우에, 도 11에서 본 바와 같이, 인접하여 형성된 범프 금속막(1220,1230)와 사이에 결합재로서 형성된 도전성 합성수지막인 이방성 전도막(1350)이 임계 거리 이하로 가까워지면 절연막으로서 역할을 하지 못하고 상호 쇼트가 되기 쉽다. 그리하여, COG 실장 디자인에 있어서, 반도체 칩 상에 형성되는 금속패드(1180) 간의 피치 간격에는 절대적인 한계가 있다. 그리하여, 임계치 이상으로 고밀도화되는 반도체 칩에서는 적용이 불가능한 단점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 반도체 칩 상에 형성되는 금속패드들의 간격이 미세해진다 하더라도, 인쇄회로 기판에 실장될 때, 전기적 쇼트가 발생하지 않는 반도체 칩의 범프 및 그의 제조방법을 제공하는 것이다.
도 1은 본 발명의 반도체 칩 범프의 단면도이다.
도 2는 본 발명의 반도체 칩 범프의 다른 실시예의 단면도이다.
도 3 내지 도 6은 본 발명의 반도체 칩 범프의 제조방법을 순차적으로 나타낸 단면도들이다.
도 7 내지 도 8은 본 발명의 반도체 칩 범프의 제조방법의 다른 실시예를 나타낸 단면도들이다.
도 9는 본 발명의 반도체 칩의 COG 패키지를 나타낸 단면도이다.
도 10은 반도체 칩상의 금속패드의 배열을 나타낸 평면 개략도이다.
도 11은 종래의 반도체 칩 범프를 나타낸 단면도이다.
도 12는 종래의 반도체 칩의 COG 패키지를 나타낸 단면도이다.
상기 기술적 과제를 달성하기 위하여, 본 발명의 반도체 칩의 범프의 제조방법은, 복수의 금속패드가 마련된 반도체 칩 상에 측벽 절연막 형성을 위한 절연막을 형성하는 단계; 상기 절연막에 상기 금속패드가 노출되도록 콘택을 형성하는 단계; 및 상기 콘택 내부에 범프 금속막을 형성하고, 상기 절연막 중 상기 범프 금속막의 측벽을 제외한 나머지를 제거하여 상기 범프 금속막의 측벽에 측벽 절연막을 형성하는 단계를 포함한다.
여기서, 절연막은, 폴리머(polymer) 재료를 사용한다. 여기서는 그들 중 하나인 폴리마이드막을 사용하며, 스핀 코팅법(spin coating)을 이용하여 폴리마이드 전구체를 반도체 기판 표면에 도포하고 소정 시간 열처리하여 응고된 폴리머이드막을 형성한다.
그런 다음, 금속패드만을 노출시키기 위해서 노출하고자 하는 부분에만 레이저(laser)를 조사하여 콘택을 형성할 수 있다. 또한, 절연막 상에 금속패드만을 노출시키도록 콘택 패턴이 형성된 포토 레지스트를 형성하여 이를 마스크로 이용하여 플라즈마를 이용한 건식식각법으로 콘택을 형성할 수도 있다.
금속범프를 형성하는 단계는, 노출된 금속패드 상에 무전해 도금이 가능하도록 시드 금속(seed metal)을 형성하고, 시드 금속을 기본으로 니켈 또는 그의 합금으로 형성된 금속 충진막을 형성하여 콘택 내부를 소정 높이로 충진한다. 금속 충진막 상에 골드(Au)로 형성된 캡핑 금속막을 형성한다.
금속범프의 측벽에 측벽 절연막을 형성하는 단계는, 이미 형성된 폴리마이드(polymide)막에서 범프 주변에 소정의 막을 남기도록 하고 나머지 부분은 레이저를 조사하여 원하는 양만큼만 폴리마이드막을 식각하며, 범프 주변의 측벽 절연막을 제외한 칩 표면 상의 폴리마이드막은 남지 않아도 무방하다. 여기서,펄스파를 이용하는 레이저 식각법(laser etching)은 식각되는 두께를 정확히 조절할 수 있어 바람직하다.
한편, 다른 실시예로서, 측벽 절연막을 형성하는 방법은, 먼저, 범프 금속을 절연막 상부로 소정 과성장시킨다. 그러면, 범프 금속이 콘택을 중심으로 소정 너비로 측방 성장하여 콘택 주변에 금속 플랜지를 형성한다. 이렇게 형성된 범프 금속막을 마스크로 이용하여 건식식각으로 절연막을 소정 두께 식각한다. 그러면, 범프 금속으로 덮혀진 금속 플랜지부의 절연막이 잔류하여 금속범프의 측벽 절연막을 형성한다.
여기서, 범프 금속막을 과성장(overgrowth)시키는 단계는, 먼저, 콘택 내에 시드 금속을 형성하고, 시드 금속 상에 금속 충진막을 과성장시켜 콘택 외측으로 소정 측방으로 성장시킨다. 그리고, 금속 충진막 상에 골드(Au)로 형성된 캡핑 금속막을 형성한다.
한편, 캡핑 금속막을 형성하고 측벽 절연막을 형성한 후, 캡핑 금속막 상부에 용접용 재료로 형성된 솔더볼을 형성하면, 일반적으로 반도체 칩을 인쇄회로 기판에 솔더링(soldering)으로 실장할 때, 용이하게 사용할 수 있는 솔더부를 형성할 수 있다.
이와 같이, 본 발명의 반도체 칩의 범프 및 그의 제조방법은, 인쇄회로 기판에 COG 방법으로 실장되면, 측부로 노출된 금속 범프를 절연막으로 차단하기 때문에, 반도체 칩의 선폭이 좁아져서 금속패드 간의 간격이 좁아진다 하더라도 쇼트 불량의 발생을 방지할 수 있다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.
도 1은 본 발명에 의한 반도체 칩의 범프를 나타낸 단면도이다.
이를 참조하면, 본 발명의 반도체 칩의 범프는, 반도체 칩(100)의 표면에 형성된 복수의 금속패드(180)와, 이들 금속패드(180)와 각각 연결되어 상향 돌출 형성된 범프 금속막(220,230)과, 범프 금속막(220,230)의 측벽을 둘러싸고 형성된 측벽 절연막(210)을 포함한다. 여기서, 참조번호 190은 보호막으로서 반도체 칩 표면에 형성된 부동태막을 나타낸다.
금속 패드(180)는 반도체 칩(100) 내부에 형성된 각각의 메모리(memory)나 로직(LOGIC) 소자들로부터 외부의 인쇄회로기판과 연결될 수 있도록 소정의 간격을 두고 반도체 칩(100)의 가장자리를 둘러싸고 형성되어 있다. 이들 사이의 간격은 반도체 칩(100)이 실장될 인쇄회로 기판 상의 형성되는 연결패드군(미도시)과 일치한다.
범프 금속막(220,230)은, 금속 패드(180)와 접하는 부분에는 형성된 충진 금속막(200)과, 이 충진 금속막(220) 상부에 적층되어 골드(Au)로 형성된 캡핑 금속막(230)을 포함한다. 여기서, 충진 금속막(220)은 금속 패드(180)과 접촉 저항과 결합력이 좋은 금속재를 사용하며, 주로 니켈(Ni)이나 니켈 합금(Ni-alloy)을 적용한다.
측벽 절연막(210)은, 범프 금속막(220,230)의 측부를 둘러싸고 형성되고, 절연물질로서 폴리머(polymer)인 폴리아미드막이나 에폭시(epoxy)를 적용한다. 이러한 측벽 절연막(210)은 범프 금속막(220,230)이 외부로 드러나는 면적을 최소화하여 추후 진행되는 패키지 공정에서 범프 간의 전기적 쇼트(short)와 외부환경에 의한 범프 금속막(220,230)의 훼손을 방지할 수 있다.
반도체 칩을 COG 방법으로 실장할 경우에, 반도체 칩(100)과 인쇄회로기판 상의 연결패드를 접합할 때 사용되는 이방성 전도막(anisotropic conductive film)이 전도성 파티클에 의해서 전도성을 가지는 특성과 함께, 소정거리 이상 이격되면 절연성을 가지는 특성이 있다. 그런데, 범프 금속막(220,230) 사이의 거리가 임계거리 이하로 좁아져도, 범프 금속막(220,230) 측부에 형성된 측벽 절연막(210)이 절연막으로서 역할을 하여 쇼트불량 발생을 억제한다.
도 2는 본 발명에 따른 반도체 칩의 범프의 다른 실시예를 나타낸 단면도이다. 이를 참조하면, 측벽 절연막(210) 내부에서 측벽 절연막(210)의 상부까지 연장 형성되어 콘택을 중심으로 하여 측방으로 소정 너비 연장 형성된 충진 금속막(220)과, 이 충진 금속막(220)의 상부를 덮으면서 형성된 캡핑 금속막(230)을 포함한다. 이러한 구성의 범프 금속막(220,230)은 측벽 절연막(210) 상으로 돌출 형성되어 외부의 연결패드(미도시)와 콘택(contact)이 용이하고 접촉면적이 넓어 접촉저항이 낮은 장점이 있다.
도 3내지 도 6은 본 발명의 반도체 칩 범프의 제조방법을 순차적으로 나타낸단면도들이다.
도 3을 참조하면, 소정의 제조공정을 거쳐서 반도체 장치가 완성된 반도체 칩 상(100)에 폴리머(polymer) 재료를 도포하고 반도체 칩을 소정 온도 이상의 반응로에서 베이킹(Baking) 등의 열처리를 하여 측벽 절연막(210)의 원료인 고상의 폴리머막(210)을 형성한다. 이때, 폴리머는 폴리마이드 또는 에폭시 등을 사용할 수 있다.
도 4를 참조하면, 소정의 패터닝 공정을 거쳐서 측벽 절연막(210)에 금속패드(180) 표면을 노출시키는 콘택(200a)을 형성한다. 여기서, 금속패드를 노출시키기 위해서 원하는 부위에만 레이저(laser)를 조사하여 콘택을 형성한다. 또한, 포토 레지스트형 폴리머인 경우에는, 반도체 칩(100) 전면에 포토 레지스트를 도포하고 정렬/노광을 하여 포토 레지스트에 금속패드 노출용 콘택 패턴을 형성한다. 그리고, 패터닝된 포토 레지스트를 마스크로 이용하여 건식식각법으로 절연막(190)을 식각하여 금속패드 노출용 콘택 패턴을 형성할 수도 있다.
도 5를 참조하면, 이렇게 형성된 콘택(200a) 내부에 노출된 금속패드(180) 표면에 먼저 시드 금속(미도시)을 형성하고 무전해 도금법을 이용하여 충진용 금속막(220)을 형성한다. 이때, 충진용 금속막(220)은 니켈이나 니켈합금으로서 금속패드를 형성하고 있는 알루미늄과 접촉저항이 낮고 접착력이 좋아 효과적이다. 그런 다음, 이 충진용 금속막(220) 상에 금(Au)으로 형성된 캡핑 금속막을 형성한다. 이때, 충진용 금속막은 콘택 깊이보더 얕게 형성하여 캡핑 금속막이 형성되어도 콘택(200a)부분은 주변의 측벽 절연막(210)보다 낮아 소정의 함몰부를 형성할 수있도록 한다. 그러면, 추후에 범프 금속막(220,230) 상부에 솔더볼(solder ball)을 형성할 때, 공정을 용이하게 진행할 수 있다.
도 6을 참조하면, 반도체 칩 전면에 포토 레지스트(300)를 도포하고 소정의 패터닝 공정을 거쳐서 폴리마이드에 범프 금속막(220,230)을 포함하여 측벽 절연막(210)이 형성되도록 측벽 절연막 패턴을 형성한다. 여기서, 측벽 절연막(210) 형성은 범프 금속막(220,230) 주변에 폴리마이드가 일정량 남도록 하고 나머지 부분은 레이저를 조사하여 식각하며, 이때 식각되는 양을 조절하여 범프 이외의 부분이 보호막의 기능을 할 수 있게 소정 두께(2-5 미크론)로 남도록 하며 경우에 따라서는 부동태막(190, passivation film)이 드러나도록 할 수도 있다. 이때 사용되는 식각법은 레이저 식각법으로서 펄스파(pulse)를 이용하여 식각된 두께를 정확히 조절할 수 있는 장점이 있다.
한편, 도 7내지 도 8은 본 발명의 반도체 칩 범프의 제조방법의 다른 실시예를 나타낸 단면도들이다.
도 7을 참조하면, 전술한 도5까지 공정이 진행되어 측벽 절연막(210)에 콘택(200a)이 형성된 상태에서, 금속패드(180) 상에 시드 금속을 형성하고 무전해 도금을 이용하여 충진용 금속막(220)을 형성하는데, 이때, 충진용 도전막(220)을 콘택(200a) 외부까지 성장시켜 콘택(200a)을 중심으로 측벽 절연막(220) 상에 과성장되어 소정 너비 플랜지부를 형성하도록 한다. 그런 다음, 이 충진용 도전막(220)의 상부에 금(Au)으로 형성된 캡핑 금속막(230)을 형성한다. 이렇게 형성된 캡핑 금속막(230)을 마스크로 이용하여 측벽 절연막(210)을 식각한다. 이때, 사용되는식각법은 건식식각법을 이용할 수 있다.
이러한 구성의 범프 제조방법은 포토 공정을 하나 줄일 수 있어 제조단가를 절감할 수 있는 장점이 있다.
이와 같이, 본 발명의 반도체 칩 범프의 제조방법은, 범프 금속막(220,230)의 측벽에 절연막(210)을 형성함으로써, 보다 고밀도의 집적회로에서도 범프 금속막들 사이에 전기적 쇼트 불량 없는 반도체 칩 범프를 제공할 수 있다.
도 9는 본 발명의 반도체 침 범프를 COG 기법으로 인쇄회로기판에 부착된 COG 패키지 단면도이다.
도 9를 참조하면, 본 발명의 COG 패키지는, 복수의 연결패드(480)가 형성된 인쇄회로기판(400)과, 인쇄회로 기판(400)과 마주보고 배치되어 연결패드(480)들과 대응하여 형성된 복수의 금속패드(180)와 이 금속패드(180) 상에 돌출되어 측벽이 절연막으로 둘러싸인 버퍼 금속막(220,230)을 포함하는 반도체 칩(100)과, 인쇄회로기판(400)과 반도체 칩(100) 사이에 개재되어 이들을 접착하면서 연결패드(480)와 버퍼 금속막(220,230)을 전기적으로 연결시키는 이방성 전도막(350)을 포함한다.
여기서, 절연막(210)은 폴리머막으로서 폴리마이드나 에폭시로 형성되어 있으며, 통상 스핀 코팅법으로 형성된다. 그리고, 이방성 전도막(350, anisotropic conductive film)은 전도성 파티클을 포함하고 있는 막으로서 연결패드(480)와 범프 금속막(230)이 접하는 부분에는 전도성 파티클이 집중되어 전도성을 띠게 되나, 다른 부분에서는 전도성 파티클이 분산되어 있어 절연체로서 역할을 한다.
이와 같은, 본 발명의 COG 패키지는, 금속패드(180)로부터 돌출 형성된 범프 금속막(A)의 측벽이 절연막(210)으로 둘러싸여 있어 비록 이방성 전도막(350)을 개재하고 인접하여 형성된 다른 버퍼 금속막(B)과의 사이가 좁아져도 전기적으로 절연이 잘되어 쇼트 불량이 발생하지 않는다.
상술한 바와 같이 본 발명의 반도체 칩 범프의 제조방법은, 포토 공정을 하나 줄일 수 있어 생산단가를 절감할 수 있다.
또한, 본 발명의 반도체 칩 범프는, 솔더링에 의한 반도체 칩 접착시에 범프 금속막의 상부에 솔더볼을 안정되게 형성할 수 있어, 솔더 불량을 감소시킬 수 있다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. a) 복수의 금속패드가 마련된 반도체 칩 상에 측벽 절연막 형성을 위한 절연막을 형성하는 단계;
    b) 상기 절연막에 상기 금속패드가 노출되도록 콘택을 형성하는 단계;
    c) 상기 콘택에 의해 노출되는 금속패드 위에 무전해 도금방법을 이용한 범프 금속막 및 캡핑 금속막을 순차적으로 형성하고, 상기 절연막 중 상기 범프 금속막의 측벽을 제외한 나머지를 제거하여 상기 범프 금속막의 측벽에 측벽 절연막을 형성하는 단계를 포함하는 반도체 칩의 범프 제조방법.
  9. 제8항에 있어서, a) 단계에서, 상기 절연막은 폴리머 재료로 형성된 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  10. 제9항에 있어서, 상기 폴리머 재료는 폴리마이드와 에퍽시 중에 어느 하나인 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  11. 제8항에 있어서, 상기 b) 단계는,
    상기 절연막에 상기 금속패드가 노출되도록 레이저 식각법을 이용하여 콘택 패턴을 형성하는 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  12. 삭제
  13. 제8항에 있어서, 상기 금속 충진막은 니켈(Ni) 또는 그의 합금인 것을 특징으로 하는 반도체 침 범프의 제조방법.
  14. 제8항에 있어서, 상기 캡핑 금속막은 금(Au) 인 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  15. 제8항에 있어서, 상기 캡핑 금속막을 형성하는 단계 이후에, 상기 캡핑 금속막 상에 용접용 재료로 형성된 솔더볼을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  16. 제8항에 있어서, 상기 c)단계는,
    반도체 칩 전면에 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 패터닝하여 상기 범프 금속막과 상기 범프 금속막의 측벽 일정 두께의 절연막을 덮는 포토레지스트막 패턴을 형성하는 단계; 및
    상기 포토레지스트패턴을 마스크로 한 건식식각법으로 상기 절연막의 노출 부분을 소정 두께가 잔류하도록 식각하여 상기 측벽 절연막이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  17. 제8항에 있어서, 상기 건식식각법은 레이저 식각법(laser etching)인 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  18. 제8항에 있어서, 상기 c)단에서 상기 범프 금속막을 형성하는 단계는,
    상기 노출된 금속패드 상에 시드 금속(seed metal)을 형성하는 단계;
    상기 시드 금속 상에 금속 충진막을 형성하되, 상기 금속 충진막을 상기 콘택 외부로 소정 과성장되도록 하는 단계;
    상기 금속 충진막 상에 캡핑 금속막을 형성하되, 상기 캡핑 금속막의 가장자리가 상기 금속 충진막 측벽의 절연막을 일정 두께만큼 덮도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  19. 제18항에 있어서, 상기 c)단계는,
    상기 캡핑 금속막을 식각 마스크로 한 식각공정을 수행하여 상기 절연막의 노출 부분을 소정 두께가 잔류하도록 식각하여 상기 측벽 절연막이 형성되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 칩 범프의 제조방법.
  20. 삭제
  21. 삭제
  22. 복수의 연결패드를 갖는 기판 본체;
    상기 연결패드와 대응하여 배치되고, 상기 연결패드와 전기적으로 연결되도록 복수의 금속패드를 포함하는 반도체 칩;
    측벽이 절연막으로 둘러싸여 있고, 상기 금속패드 상에 반도체 칩 판 면으로부터 소정 돌출되어 형성된 범프 금속막;
    상기 반도체 칩과 상기 인쇄회로기판 사이에 개재되어 이들을 상호 물리적으로 접착하면서 상기 연결패드와 상기 범프 금속막을 전기적으로 연결시키는 이방성 전도성막(anisotopic conductive film)을 포함하는 것을 특징으로 하는 반도체 칩의 COG 패키지.
  23. 제22항에 있어서, 상기 범프 금속막은,
    금속패드와 접한 부분에 형성된 충진 금속막; 및
    상기 금속 충진막의 상부에 형성된 캡핑 금속막을 포함하는 것을 특징으로 하는 반도체 칩의 COG 패키지.
  24. 제23항에 있어서, 상기 충진 금속막은 니켈 또는 그의 합금이고, 상기 캡핑 금속막은 금(Au)인 것을 특징으로 하는 반도체 칩의 COG 패키지.
  25. 제22항에 있어서, 상기 절연막은 폴리머막인 것을 특징으로 하는 반도체 칩의 COG 패키지.
  26. 제25항에 있어서, 상기 폴리머막은 폴리마이드와 에폭시 중 어느 하나인 것을 특징으로 하는 반도체 칩의 COG 패키지.
  27. 제22항에 있어서, 상기 보호막은 니켈(Ni)과 니켈 합금 중 어느 하나로 형성된 것을 특징으로 하는 반도체 칩의 COG 패키지.
  28. 제27항에 있어서, 상기 보호막은 무전해 도금으로 형성된 것을 특징으로 하는 반도체 칩의 COG 패키지.
KR10-2002-0027440A 2002-05-17 2002-05-17 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지 KR100455387B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0027440A KR100455387B1 (ko) 2002-05-17 2002-05-17 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
US10/426,155 US20030214035A1 (en) 2002-05-17 2003-04-29 Bump formed on semiconductor device chip and method for manufacturing the bump
JP2003137898A JP4357873B2 (ja) 2002-05-17 2003-05-15 半導体チップのｃｏｇパッケージ
US10/860,536 US7074704B2 (en) 2002-05-17 2004-06-02 Bump formed on semiconductor device chip and method for manufacturing the bump

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0027440A KR100455387B1 (ko) 2002-05-17 2002-05-17 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지

Publications (2)

Publication Number Publication Date
KR20030089288A KR20030089288A (ko) 2003-11-21
KR100455387B1 true KR100455387B1 (ko) 2004-11-06

Family

ID=29417413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0027440A KR100455387B1 (ko) 2002-05-17 2002-05-17 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지

Country Status (3)

Country Link
US (2) US20030214035A1 (ko)
JP (1) JP4357873B2 (ko)
KR (1) KR100455387B1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7154176B2 (en) * 2003-11-14 2006-12-26 Industrial Technology Research Institute Conductive bumps with non-conductive juxtaposed sidewalls
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
KR100632472B1 (ko) 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
JP5085012B2 (ja) * 2004-04-14 2012-11-28 三星電子株式会社 バンプ構造を含む半導体素子及びその製造方法
KR100618699B1 (ko) * 2004-07-20 2006-09-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
JP2008016385A (ja) * 2006-07-07 2008-01-24 Mt Picture Display Co Ltd 電子放出素子
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
TW200848741A (en) * 2007-06-15 2008-12-16 Au Optronics Corp An electro-optical apparatus and a circuit bonding detection device and detection method thereof
JP2008004968A (ja) * 2007-09-25 2008-01-10 Seiko Epson Corp 端子電極、半導体装置およびモジュール
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
US10777522B2 (en) * 2018-12-27 2020-09-15 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
CN113161323B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113517255B (zh) * 2021-04-23 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN117836925A (zh) * 2022-07-13 2024-04-05 厦门市芯颖显示科技有限公司 绑定组件、微型电子部件及绑定背板
CN116759390A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种模拟芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171099B1 (ko) * 1995-11-25 1999-02-01 구자홍 반도체 기판 범프 및 그 제조방법
KR100225398B1 (ko) * 1995-12-01 1999-10-15 구자홍 반도체 범프의 본딩구조 및 방법
KR20010106196A (ko) * 2000-05-01 2001-11-29 구사마 사부로 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판및 전자기기
US20020048924A1 (en) * 2000-08-29 2002-04-25 Ming-Yi Lay Metal bump with an insulating sidewall and method of fabricating thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48924A (en) * 1865-07-25 Improvement in hoop-skirts
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0171099B1 (ko) * 1995-11-25 1999-02-01 구자홍 반도체 기판 범프 및 그 제조방법
KR100225398B1 (ko) * 1995-12-01 1999-10-15 구자홍 반도체 범프의 본딩구조 및 방법
KR20010106196A (ko) * 2000-05-01 2001-11-29 구사마 사부로 범프의 형성방법, 반도체장치 및 그 제조방법, 회로기판및 전자기기
US20020048924A1 (en) * 2000-08-29 2002-04-25 Ming-Yi Lay Metal bump with an insulating sidewall and method of fabricating thereof

Also Published As

Publication number Publication date
KR20030089288A (ko) 2003-11-21
US20030214035A1 (en) 2003-11-20
US7074704B2 (en) 2006-07-11
JP2003338518A (ja) 2003-11-28
US20040219715A1 (en) 2004-11-04
JP4357873B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
KR100455387B1 (ko) 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지
US7215017B2 (en) Wafer level package, wafer level packaging procedure for making wafer level package
US7224073B2 (en) Substrate for solder joint
US6384343B1 (en) Semiconductor device
US9345143B2 (en) Method of fabricating a wiring board
KR100216642B1 (ko) 반도체장치 및 그 제조방법
JPH10135270A (ja) 半導体装置及びその製造方法
JP2003051568A (ja) 半導体装置
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US20130026629A1 (en) Semiconductor device, semiconductor device unit, and semiconductor device production method
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP5243735B2 (ja) 回路基板及び半導体装置
US11862596B2 (en) Semiconductor package
US8872329B1 (en) Extended landing pad substrate package structure and method
US8232639B2 (en) Semiconductor-device mounted board and method of manufacturing the same
JP2008118129A (ja) フリップチップ接続用基板及びその製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
US11682648B2 (en) Semiconductor device and method of fabricating the same
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20230109448A1 (en) Semiconductor package and method of fabricating the same
US11749596B2 (en) Wiring substrate
US20070018336A1 (en) Stress and force management techniques for a semiconductor die
US20230307403A1 (en) Semiconductor device structure and method therefor
TWI484572B (zh) 導電凸塊的製造方法及線路基板
KR100855268B1 (ko) 반도체 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee