JP4357873B2 - 半導体チップのｃｏｇパッケージ - Google Patents

半導体チップのｃｏｇパッケージ Download PDF

Info

Publication number
JP4357873B2
JP4357873B2 JP2003137898A JP2003137898A JP4357873B2 JP 4357873 B2 JP4357873 B2 JP 4357873B2 JP 2003137898 A JP2003137898 A JP 2003137898A JP 2003137898 A JP2003137898 A JP 2003137898A JP 4357873 B2 JP4357873 B2 JP 4357873B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
film
bump
insulating film
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003137898A
Other languages
English (en)
Other versions
JP2003338518A (ja
Inventor
容煥 権
思尹 姜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2003338518A publication Critical patent/JP2003338518A/ja
Application granted granted Critical
Publication of JP4357873B2 publication Critical patent/JP4357873B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor

Description

【０００１】
【発明の属する技術分野】
本発明は半導体チップのバンプ及びその製造方法及びそれを利用したＣＯＧパッケージに関したことである。
【０００２】
【従来の技術】
素子が高集積化されるにつれて、半導体メモリー装置が形成された半導体チップの表面に形成されたボンドパッドが増加するだけでなく、ボンドパッドの間のピッチも狭くなり、印刷回路基板に実装時に色々な問題が発生する。
【０００３】
特に、ＣＯＧ方法でパッケージされる半導体チップの場合には、ボンドパッド上に形成されたバンプとバンプとの間の距離が狭くなって、電気的ショート現象が起こり、ボンドパッド間のピッチを狭められない限界に至った。
【０００４】
図１１は、従来の半導体チップのバンプを示した断面図であり、図１２は印刷回路基板にＣＯＧ方法で実装された半導体チップの断面図である。これらを参照すると、従来の半導体チップのバンプは、半導体チップ１１００上に形成されたボンドパッド１１８０上に所定高さだけ上向きに突出するように金属合金材よりなるバンプ金属膜１２２０、１２３０を含んでいる。ここで、参照番号１１９０はキャッピング金属膜であって不動態膜を表す。このような従来の半導体チップバンプは、印刷回路基板１４００上にＣＯＧ実装を行う場合に、図１１に示されたように、隣接して形成されたバンプ金属膜１２２０、１２３０との間に結合材として形成された導電性合成樹脂膜の異方性電導膜１３５０が臨界距離以下に近くなると、絶縁膜としての役割を果たさず、相互ショートになりやすい。そうして、ＣＯＧ実装デザインにおいて、半導体チップ上に形成されるボンドパッド１１８０間のピッチ間隔には絶対的な限界がある。よって、臨界値以上に高密度化される半導体チップでは適用できない短所がある。
【０００５】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、半導体チップ上に形成されるボンドパッド間の間隔が狭まっても、印刷回路基板への実装時、電気的ショートが発生しない半導体チップのバンプ及びその製造方法を提供することである。
【０００６】
【課題を解決するための手段】
前記技術的な課題を解決するために、本発明の半導体チップのバンプは、所定の集積回路素子が形成された半導体チップにおいて、半導体チップ上に形成された複数のボンドパッドと、ボンドパッド上に形成された導電性バンプと、導電性バンプの側壁に形成された側壁絶縁膜とを含む。
【０００７】
ここで、側壁絶縁膜はポリマイド（登録商標：以下同じ）膜またはエポキシであり、半導体基板の表面に容易に塗布できるように液状に変わりやすい膜質である。導電性バンプは、ボンドパッドと接触しつつ前記コンタクト内部を所定充填する導電性充填膜と、導電性充填膜の上部に形成されたキャッピング導電膜とで形成されており、導電性充填膜は無電解メッキよりなるニッケルまたはニッケル合金よりなることが耐蝕性に優れた特性を持っていて望ましい。
【０００８】
そして、キャッピング導電膜は金で形成されていて工程中に湿気や腐蝕性ガスが含まれた外部環境から下層の導電性充填膜を保護するようにした。
この時、導電性充填膜は側壁絶縁膜の上部面まで過成長させ、上部に突出した導電性バンプを形成することによって、印刷回路基板への実装時に電気的接触が容易で望ましい。
【０００９】
一方、前記のような本発明の半導体チップバンプの製造方法は、まず、複数のボンドパッドが備えられた半導体チップ上に絶縁膜を形成する。絶縁膜にボンドパッドが露出されるようにコンタクトホールを形成する。形成されたコンタクトホールの内部にバンプ導電膜を形成し、バンプ導電膜の側壁に側壁絶縁膜を形成する。
【００１０】
ここで、絶縁膜は、ポリマー材料を使用する。ここでは、それらのうちポリマイドやエポキシを使用し、スピンコーティング法を利用して、ポリマイド前駆体やエポキシを半導体基板の表面に塗布し、所定時間熱処理して凝固されたポリマー膜を形成する。
【００１１】
その後、ボンドパッドだけを露出させるために露出しようとする部分にだけレーザーを照射してコンタクトホールを形成することができる。また、絶縁膜上にボンドパッドだけを露出させるようにコンタクトパターンが形成されたフォトレジストを形成して、これをマスクとして利用してプラズマを利用したドライエッチング法でコンタクトを形成することもできる。
【００１２】
導電性バンプを形成する段階は、露出されたボンドパッド上に無電解メッキが可能になるようにシード金属を形成し、シード金属を基本としてニッケルまたはその合金よりなる金属充填膜を形成してコンタクトホール内部を所定の高さに充填する。金属充填膜上に金で形成されたキャッピング金属膜を形成する。
【００１３】
導電性バンプの側壁に側壁絶縁膜を形成する段階は、既に形成されたポリマイド膜でバンプ周辺に所定の膜を残すようにし、残りの部分はレーザーを照射して所望量だけポリマイド膜をエッチングし、導電性バンプ周辺の側壁絶縁膜を除外したチップの表面上のポリマイド膜は残らなくても構わない。ここで、パルス波を利用するレーザーエッチング法はエッチングされる厚さを正確に調節できて望ましい。
【００１４】
一方、他の実施例として、側壁絶縁膜を形成する方法は、まず、バンプ金属を絶縁膜上部に所定高さだけ過成長させる。すると、バンプ金属がコンタクトホールを中心として所定の幅に側方成長して、コンタクトホールの周辺に金属フランジが形成される。このように形成されたバンプ金属をマスクとして利用してドライエッチングで絶縁膜を所定厚さにエッチングする。すると、バンプ金属で覆われた金属フランジ部の絶縁膜が残留して導電性バンプの側壁絶縁膜が形成される。
【００１５】
ここで、バンプ金属膜を過成長させる段階は、まず、コンタクト内にシード金属を形成し、シード金属上に金属充填膜を過成長させて、コンタクトの外側に所定幅だけ成長させる。そして、金属充填膜上に金よりなるキャッピング金属膜を形成する。
【００１６】
一方、キャッピング金属膜を形成して側壁絶縁膜を形成した後、キャッピング金属膜の上部に溶接用材料よりなるソルダボールを形成すると、一般的に半導体チップを印刷回路基板にソルダリングによって実装する時、容易に使用できるソルダ部を形成できる。
【００１７】
本発明の半導体チップバンプの製造方法を適用したＣＯＧパッケージは、複数の連結パッドを持つパッケージ基板と、連結パッドと対応して配置されて連結パッドと電気的に連結されるように複数のボンドパッドを含む半導体チップと、側壁が絶縁膜で囲まれており、ボンドパッド上に半導体チップの表面から所定高さだけ突出して形成されたバンプと、半導体チップとパッケージ基板との間に介在され、これらを相互物理的に接着しつつ連結パッドとバンプとを電気的に連結させる異方性電導性膜と、を含む。
【００１８】
ここで、バンプは、ボンドパッド上に形成された充填金属膜、及び充填金属膜の上部に形成されたキャッピング金属膜を含む。充填金属膜はニッケルまたはその合金よりなり、キャッピング金属膜は金よりなる。絶縁膜はポリマー膜であって、ポリマイドとエポキシとのうち何れか１つである。そして、キャッピング金属膜は無電解メッキよりなる。
【００１９】
このように、本発明の半導体チップのバンプ及びその製造方法は、印刷回路基板にＣＯＧ方法で実装されると、側部に露出された導電性バンプを絶縁膜で遮断するために、半導体チップの線幅が狭くなって、ボンドパッド間の間隔が狭まってもショート不良の発生を防ぐことができる。
【００２０】
【発明の実施の形態】
以下、添付した図面に基づき、本発明を詳細に説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形することができて、本発明の範囲が次に詳述する実施例に限定することではない。本発明の実施例は当業界で通常の知識を有する者に本発明をより完全に説明するために提供されることである。
【００２１】
図１は、本発明による半導体チップのバンプを示した断面図である。
これを参照すると、本発明の半導体チップのバンプは、半導体チップ１００の表面に形成された複数のボンドパッド１８０と、これらボンドパッド１８０と各々連結され、上向きに突出形成されたバンプ金属膜２２０、２３０と、バンプ金属膜２２０、２３０の側壁を囲って形成された側壁絶縁膜２１０′を含む。ここで、参照番号１９０はキャッピング金属膜であって半導体チップの表面に形成された不動態膜を表す。
【００２２】
ボンドパッド１８０は半導体チップ１００の内部に形成された各々のメモリーかロジック素子から外部の印刷回路基板と連結されるように所定の間隔を置いて半導体チップ１００の周りを囲って形成されている。この間の間隔は半導体チップ１００が実装される印刷回路基板上に形成される連結パッド群（図示せず）と一致する。
【００２３】
バンプ金属膜２２０、２３０は、ボンドパッド１８０と接する部分に形成された充填金属膜２２０と、この充填金属膜２２０の上部に積層され、金で形成されたキャッピング金属膜２３０とを含む。ここで、充填金属膜２２０はボンドパッド１８０と接触抵抗及び結合力の良い金属材を使用し、主にニッケルか又はニッケル合金を適用する。
【００２４】
側壁絶縁膜２１０′は、バンプ金属膜２２０、２３０の側部を囲って形成され、絶縁物質としてポリマーのポリマイド膜か又はエポキシを適用する。このような側壁絶縁膜２１０′はバンプ金属膜２２０、２３０が外部に現れる面積を最小化し、追って進行されるパッケージ工程でバンプ間の電気的ショートと外部環境によるバンプ金属膜２２０、２３０の損傷とを防止できる。
【００２５】
半導体チップをＣＯＧ方法で実装する場合に、半導体チップ１００と印刷回路基板上の連結パッドを接合する時に使われる異方性電導膜が電導性パティクルによって電導性を持つ特性と共に、所定距離以上に離隔されると、絶縁性を持つ特性がある。ところが、バンプ金属膜２２０、２３０の間の距離が臨界距離以下に狭まっても、バンプ金属膜２２０、２３０の側部に形成された側壁絶縁膜２１０′が絶縁膜としての役割を果たしてショート不良の発生を抑制する。
【００２６】
図２は、本発明による半導体チップのバンプの他の実施例を示した断面図である。これを参照すると、側壁絶縁膜２１０′の内部から側壁絶縁膜２１０′の上部まで延長形成されて、コンタクトを中心として側方に所定幅に延長形成された充填金属膜２２０と、この充填金属膜２２０の上部を覆いつつ形成されたキャッピング金属膜２３０とを含む。このような構成のバンプ金属膜２２０、２３０は側壁絶縁膜２１０′上に突出形成されて、外部の連結パッド（図示せず）とのコンタクトが容易で、接触面積が広くて接触抵抗の低い長所がある。
【００２７】
図３乃至図６は本発明の半導体チップバンプの製造方法を順次に示した断面図である。
図３を参照すると、所定の製造工程を経て半導体装置が完成された半導体チップ上１００にポリマー材料を塗布して半導体チップを所定温度以上の反応炉でベーキングなどの熱処理をして側壁絶縁膜２１０の原料の固状のポリマー膜２１０を形成する。この時、ポリマーはポリマイドまたはエポキシなどを使用できる。
【００２８】
図４を参照すると、所定のパターニング工程を経て、側壁絶縁膜２１０にボンドパッド１８０の表面を露出させるコンタクト２００ａを形成する。ここで、ボンドパッドを露出させるために所望部位にだけレーザーを照射してコンタクトを形成する。また、フォトレジスト型ポリマーの場合には、半導体チップ１００の全面にフォトレジストを塗布して整列／露光をしてフォトレジストにボンドパッド露出用のコンタクトパターンを形成する。そして、パターニングされたフォトレジストをマスクとして利用してドライエッチング法で絶縁膜１９０をエッチングしてボンドパッド露出用のコンタクトパターンを形成することもできる。
【００２９】
図５を参照すれば、このように形成されたコンタクト２００ａの内部に露出されたボンドパッド１８０の表面に、まず、シード金属（図示せず）を形成して無電解メッキ法を利用して充填用金属膜２２０を形成する。この時、充填用金属膜２２０はニッケル又はニッケル合金でボンドパッドを形成しているアルミニウムと接触抵抗が低く、接着力が良くて効果的である。その後、この充填用金属膜２２０上に金よりなるキャッピング金属膜を形成する。この時、充填用金属膜はコンタクトの深さより浅く形成してキャッピング金属膜が形成されてもコンタクト２００ａの部分は周辺の側壁絶縁膜２１０′よりも低くて所定の凹部を形成できるようにする。すると、追ってバンプ金属膜２２０、２３０の上部にソルダボール（ｓｏｌｄｅｒ ｂａｌｌ）を形成する時、工程を容易に進行できる。
【００３０】
図６を参照すると、半導体チップの全面にフォトレジスト３００を塗布して所定のパターニング工程を経てポリマイドにバンプ金属膜２２０、２３０を含んで側壁絶縁膜２１０′が形成されるように側壁絶縁膜パターンを形成する。ここで、側壁絶縁膜２１０′形成はバンプ金属膜２２０、２３０周辺にポリマイドが一定量に残るようにし、残りの部分はレーザーを照射してエッチングし、この時、エッチングされる量を調節してバンプ以外の部分がキャッピング金属膜の機能をするように所定の厚さ（２〜５ミクロン）だけ残し、場合によっては、不動態膜１９０を露出させてもよい。この時に使われるエッチング法はレーザーエッチング法であってパルス波（ｐｕｌｓｅ）を利用してエッチングされた厚さを正確に調節できる。
【００３１】
一方、図７及び図８は本発明の半導体チップバンプの製造方法の他の実施例を示す断面図である。
図７を参照すると、前述した図５まで工程が進行されて側壁絶縁膜２１０′にコンタクト２００ａが形成された状態で、ボンドパッド１８０上にシード金属を形成して無電解メッキを利用して充填用金属膜２２０を形成するが、この時、充填用導電膜２２０をコンタクト２００ａの外部まで成長させて、コンタクト２００ａを中心として側壁絶縁膜２１０′上に過成長させ、所定の幅のフランジ部を形成させる。その後、この充填用導電膜２２０の上部に金よりなるキャッピング金属膜２３０を形成する。このように形成されたキャッピング金属膜２３０をマスクとして利用して側壁絶縁膜２１０′をエッチングする。この時、使われるエッチング法はドライエッチング法を利用できる。
【００３２】
このような構成のバンプ製造方法はフォト工程を省けて、製造コストを節減できる。
このような、本発明の半導体チップバンプの製造方法は、バンプ金属膜２２０、２３０の側壁に絶縁膜２１０′を形成することによって、より高密度の集積回路でもバンプ金属膜の間に電気的ショートの不良のない半導体チップバンプを提供できる。
【００３３】
図９は、本発明の半導体チップバンプがＣＯＧ技法でパッケージ基板に付着されたＣＯＧパッケージ断面図である。
図９を参照すると、本発明のＣＯＧパッケージは、複数の連結パッド４８０が形成されたパッケージ基板４００と、パッケージ基板４００と対向して配置されて、連結パッド４８０と対応して形成された複数のボンドパッド１８０と、このボンドパッド１８０上に突出して側壁が絶縁膜で囲まれたバッファー金属膜（またはバンプ）２２０、２３０を含む半導体チップ１００と、パッケージ基板４００と半導体チップ１００との間に介在されて、これらを接着しつつ連結パッド４８０とバッファー金属膜２２０、２３０とを電気的に連結させる異方性電導膜３５０とを含む。
【００３４】
ここで、絶縁膜２１０′はポリマー膜であってポリマイド又はエポキシよりなっており、通常、スピンコーティング法で形成される。そして、異方性電導膜３５０は電導性パティクルを含んでいる膜として連結パッド４８０とバンプ金属膜２３０とが接する部分には電導性パティクルが集中して電導性を帯びるが、他の部分では電導性パティクルが分散されていて絶縁体として役割を果たす。
【００３５】
このような本発明のＣＯＧパッケージは、ボンドパッド１８０から突出形成されたバンプ金属膜Ａの側壁が絶縁膜２１０′で囲まれており、たとえ異方性電導膜３５０を介在させて隣接して形成された他のバッファー金属膜Ｂとの間が狭まっても電気的によく絶縁されているためにショート不良が発生しない。
【００３６】
【発明の効果】
以上述べたように、本発明によれば、半導体チップバンプは、ボンドパッドから突出形成されたバンプ金属膜の側部に絶縁膜が形成されており、ボンドパッド間のピッチが狭まってもＣＯＧパッケージ時に十分に絶縁可能であり、ショート不良を防止できる。
【００３７】
そして、本発明の半導体チップバンプの製造方法は、フォト工程を省けて、生産コストを節減できる。
また、本発明の半導体チップバンプは、ソルダによる半導体チップ接着時にバンプ金属膜の上部にソルダボールを安定的に形成でき、ソルダ不良を減少させることができる。
【図面の簡単な説明】
【図１】 本発明の半導体チップバンプの断面図である。
【図２】 本発明の半導体チップバンプの他の実施例の断面図である。
【図３】 本発明の半導体チップバンプの製造方法を順次に示した断面図である。
【図４】 本発明の半導体チップバンプの製造方法を順次に示した断面図である。
【図５】 本発明の半導体チップバンプの製造方法を順次に示した断面図である。
【図６】 本発明の半導体チップバンプの製造方法を順次に示した断面図である。
【図７】 本発明の半導体チップバンプの製造方法の他の実施例を示した断面図である。
【図８】 本発明の半導体チップバンプの製造方法の他の実施例を示した断面図である。
【図９】 本発明の半導体チップのＣＯＧパッケージを示した断面図である。
【図１０】 半導体チップ上のボンドパッドの配列を示した平面概略図である。
【図１１】 従来の半導体チップバンプを示した断面図である。
【図１２】 従来の半導体チップのＣＯＧパッケージを示した断面図である。
【符号の説明】
１００ 半導体チップ
１８０ ボンドパッド
１９０ キャッピング金属膜
２２０ 充填金属膜
２１０′ 側壁絶縁膜
２２０、２３０ バンプ金属膜

Claims (4)

  1. 複数の連結パッドを有するパッケージ基板と、前記連結パッドと対応して配置され、前記連結パッドと電気的に連結されるように複数のボンドパッドを含む半導体チップと、側壁が絶縁膜で囲まれており、前記ボンドパッド上に半導体チップ表面から所定量だけ突出して形成されたバンプと、前記半導体チップと前記パッケージ基板との間に介在され、これらを相互物理的に接着しつつ、前記連結パッドと前記バンプとを電気的に連結させる異方性電導性膜と、を含み、前記バンプは、ボンドパッド上に形成された充填金属膜と、前記充填金属膜の上部に形成されたキャッピング金属膜と、を含み、前記キャッピング金属膜は側壁絶縁膜よりも低く形成されていることを特徴とする半導体チップのＣＯＧパッケージ。
  2. 前記充填金属膜はニッケルまたはその合金であり、前記キャッピング金属膜は金であることを特徴とする請求項１に記載の半導体チップのＣＯＧパッケージ。
  3. 前記絶縁膜はポリマー膜を含むことを特徴とする請求項１に記載の半導体チップのＣＯＧパッケージ。
  4. 前記ポリマー膜はポリアミド樹脂とエポキシとのうち何れか１つであることを特徴とする請求項３に記載の半導体チップのＣＯＧパッケージ。
JP2003137898A 2002-05-17 2003-05-15 半導体チップのｃｏｇパッケージ Expired - Fee Related JP4357873B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2002-027440 2002-05-17
KR10-2002-0027440A KR100455387B1 (ko) 2002-05-17 2002-05-17 반도체 칩의 범프의 제조방법과 이를 이용한 ｃｏｇ 패키지

Publications (2)

Publication Number Publication Date
JP2003338518A JP2003338518A (ja) 2003-11-28
JP4357873B2 true JP4357873B2 (ja) 2009-11-04

Family

ID=29417413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003137898A Expired - Fee Related JP4357873B2 (ja) 2002-05-17 2003-05-15 半導体チップのｃｏｇパッケージ

Country Status (3)

Country Link
US (2) US20030214035A1 (ja)
JP (1) JP4357873B2 (ja)
KR (1) KR100455387B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040232562A1 (en) * 2003-05-23 2004-11-25 Texas Instruments Incorporated System and method for increasing bump pad height
US7960830B2 (en) * 2003-11-14 2011-06-14 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US8604613B2 (en) * 2003-11-14 2013-12-10 Industrial Technology Research Institute Electronic assembly having a multilayer adhesive structure
US7154176B2 (en) * 2003-11-14 2006-12-26 Industrial Technology Research Institute Conductive bumps with non-conductive juxtaposed sidewalls
JP5085012B2 (ja) * 2004-04-14 2012-11-28 三星電子株式会社 バンプ構造を含む半導体素子及びその製造方法
KR100632472B1 (ko) 2004-04-14 2006-10-09 삼성전자주식회사 측벽이 비도전성인 미세 피치 범프 구조를 가지는미세전자소자칩, 이의 패키지, 이를 포함하는액정디스플레이장치 및 이의 제조방법
KR100618699B1 (ko) * 2004-07-20 2006-09-08 주식회사 하이닉스반도체 웨이퍼 레벨 패키지의 제조방법
TWI262347B (en) * 2004-08-02 2006-09-21 Hannstar Display Corp Electrical conducting structure and liquid crystal display device comprising the same
US20070238222A1 (en) * 2006-03-28 2007-10-11 Harries Richard J Apparatuses and methods to enhance passivation and ILD reliability
JP2008016385A (ja) * 2006-07-07 2008-01-24 Mt Picture Display Co Ltd 電子放出素子
US7569422B2 (en) 2006-08-11 2009-08-04 Megica Corporation Chip package and method for fabricating the same
TW200848741A (en) * 2007-06-15 2008-12-16 Au Optronics Corp An electro-optical apparatus and a circuit bonding detection device and detection method thereof
JP2008004968A (ja) * 2007-09-25 2008-01-10 Seiko Epson Corp 端子電極、半導体装置およびモジュール
KR102540850B1 (ko) * 2016-07-29 2023-06-07 삼성디스플레이 주식회사 집적회로 칩 및 이를 포함하는 표시 장치
US10777522B2 (en) * 2018-12-27 2020-09-15 Nanya Technology Corporation Semiconductor structure and method of manufacturing the same
CN113517255B (zh) * 2021-04-23 2023-09-22 长鑫存储技术有限公司 半导体结构及其制作方法
CN113161323B (zh) * 2021-04-23 2022-03-22 长鑫存储技术有限公司 半导体结构及其制作方法
WO2024011442A1 (zh) * 2022-07-13 2024-01-18 厦门市芯颖显示科技有限公司 绑定组件、微型电子部件及绑定背板
CN116759390A (zh) * 2023-08-16 2023-09-15 长电集成电路(绍兴)有限公司 一种模拟芯片及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US48924A (en) * 1865-07-25 Improvement in hoop-skirts
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
KR0171099B1 (ko) * 1995-11-25 1999-02-01 구자홍 반도체 기판 범프 및 그 제조방법
KR100225398B1 (ko) * 1995-12-01 1999-10-15 구자홍 반도체 범프의 본딩구조 및 방법
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JP2943805B1 (ja) * 1998-09-17 1999-08-30 日本電気株式会社 半導体装置及びその製造方法
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
JP3423930B2 (ja) * 1999-12-27 2003-07-07 富士通株式会社 バンプ形成方法、電子部品、および半田ペースト
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
US6281046B1 (en) * 2000-04-25 2001-08-28 Atmel Corporation Method of forming an integrated circuit package at a wafer level
JP3968554B2 (ja) * 2000-05-01 2007-08-29 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法
TW464927B (en) * 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
US6667230B2 (en) * 2001-07-12 2003-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Passivation and planarization process for flip chip packages

Also Published As

Publication number Publication date
JP2003338518A (ja) 2003-11-28
KR100455387B1 (ko) 2004-11-06
US20030214035A1 (en) 2003-11-20
US20040219715A1 (en) 2004-11-04
US7074704B2 (en) 2006-07-11
KR20030089288A (ko) 2003-11-21

Similar Documents

Publication Publication Date Title
JP4357873B2 (ja) 半導体チップのｃｏｇパッケージ
US9412677B2 (en) Computer systems having an interposer including a flexible material
US8278147B2 (en) Semiconductor device and manufacturing method thereof
US6555416B2 (en) Chip size package semiconductor device and method of forming the same
JPH10135270A (ja) 半導体装置及びその製造方法
JPH10270592A (ja) 半導体装置及びその製造方法
JP2002184904A (ja) 半導体装置の製造方法及び半導体装置
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
US11488911B2 (en) Flip-chip package substrate
JP4494249B2 (ja) 半導体装置
TWI455271B (zh) 半導體元件結構及其製法
TWM462949U (zh) 封裝基板
JP3897250B2 (ja) 半導体パッケージ用基板とその製造方法
KR20100002870A (ko) 반도체 패키지의 제조 방법
JPH10284846A (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
JP2000252324A (ja) 半導体パッケージおよび半導体パッケージ製造方法
JP2004055660A (ja) 配線基板及び半導体装置
JP2000299399A (ja) 半導体装置
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム
JP2004063567A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20240025211A (ko) 반도체 패키지 및 반도체 패키지의 제조 방법
TWI401787B (zh) 封裝基板之製法
TWI484572B (zh) 導電凸塊的製造方法及線路基板
JP3726694B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101046377B1 (ko) 반도체 패키지용 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090707

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130814

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees