KR100618699B1 - 웨이퍼 레벨 패키지의 제조방법 - Google Patents

웨이퍼 레벨 패키지의 제조방법 Download PDF

Info

Publication number
KR100618699B1
KR100618699B1 KR1020040056347A KR20040056347A KR100618699B1 KR 100618699 B1 KR100618699 B1 KR 100618699B1 KR 1020040056347 A KR1020040056347 A KR 1020040056347A KR 20040056347 A KR20040056347 A KR 20040056347A KR 100618699 B1 KR100618699 B1 KR 100618699B1
Authority
KR
South Korea
Prior art keywords
wafer
substrate
solder
photoresist pattern
photoresist
Prior art date
Application number
KR1020040056347A
Other languages
English (en)
Other versions
KR20060007529A (ko
Inventor
양승택
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040056347A priority Critical patent/KR100618699B1/ko
Publication of KR20060007529A publication Critical patent/KR20060007529A/ko
Application granted granted Critical
Publication of KR100618699B1 publication Critical patent/KR100618699B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 칩과 기판 사이를 수지로 언더필(underfill)할 때 보이드가 발생되는 것을 방지할 수 있는 웨이퍼 레벨 패키지의 제조방법을 개시한다. 개시된 본 발명은 본딩패드를 구비한 다수개의 반도체 칩들로 구성된 웨이퍼를 제공하는 단계와, 상기 웨이퍼 상에 감광막을 도포하는 단계와, 상기 각 반도체 칩의 본딩패드를 노출시키는 홀들을 구비한 감광막 패턴이 형성되도록 상기 감광막을 노광 및 현상하는 단계와, 상기 감광막 패턴의 각 홀 내에 솔더를 매립시켜 솔더 범프를 형성하는 단계와, 상기 감광막 패턴을 포함한 웨이퍼 상에 솔더 범프를 매개로 하여 회로패턴이 구비된 기판을 부착시키는 단계와, 상기 웨이퍼 레벨의 결과물을 유니트(unit) 레벨로 분리시키는 단계와, 상기 유니트 레벨로 분리된 기판의 저면에 솔더 볼을 부착하는 단계를 포함한다.

Description

웨이퍼 레벨 패키지의 제조방법{Method for fabricating wafer level package}
도 1은 종래의 반도체 패키지를 도시한 단면도.
도 2a 내지 도 2e는 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
11, 21a, 21b : 반도체 칩 12, 22, 22a : 기판
13, 23 : 솔더 범프 14 : 수지
15, 25 : 솔더 볼 16 : 보이드
20 : 웨이퍼 24 : 감광막
24a : 감광막 패턴 26 : 본딩패드
26a : 금속배선 27 : 유전막
28 : 전극패드 28a : 볼 랜드
29 : 홀
본 발명은 웨이퍼 레벨 패키지의 제조방법에 관한 것으로, 보다 상세하게는, 반도체 칩과 기판 사이를 수지로 언더필(underfill)할 때 보이드가 발생되는 것을 방지할 수 있는 웨이퍼 레벨 패키지의 제조방법에 관한 것이다.
일반적으로 플립-칩(Flip-chip) 기술을 이용한 반도체 패키지는 웨이퍼 레벨로 제조된 다수개의 반도체 칩을 소잉(sawing)하여 개별 반도체 칩들로 분리시킨 후, 반도체 칩의 각 본딩패드에 솔더 범프를 형성하고, 그런 다음, 반도체 칩을 상기 솔더 범프를 이용해서 전극패드를 포함한 회로패턴이 형성된 기판과 접합시키며, 이어서, 반도체 칩과 기판 사이에 수지를 언더필한 후, 반도체 칩을 포함한 기판 상부면을 봉지제로 몰딩하고, 그리고 나서, 기판의 저면에 솔더 볼을 부착하는 방식으로 제조한다.
그러나, 전술한 종래의 패키지 제조방법은, 도 1에 도시된 바와 같이, 반도체 칩(11)과 기판(12) 사이에 수지(14)를 언더필하는 과정에서 보이드(16)가 발생될 수 있으며, 이러한 보이드(16)에 의해 패키지의 동작 특성 및 전기적 특성에 악영향을 미침으로써 결과적으로 패키지의 신뢰성이 저하될 수 있다.
여기서, 상기 보이드(16)는 반도체 칩(11)과 기판(12) 사이의 영역에 따라 수지(14)의 충진 속도가 달라 반도체 칩(11)과 기판(12) 사이에 존재하는 공기가 완전히 빠져나가지 못하게 됨에 기인한 것이다.
도 1에서 미설명된 도면 부호 13은 솔더 범프를 나타내고, 15는 솔더 볼을 나타낸다.
따라서, 본 발명은 전술한 종래의 문제를 해결하기 위해 안출된 것으로서, 보이드가 발생됨이 없이 반도체 칩과 기판 사이를 언더필할 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공함에 그 목적이 있다.
아울러, 본 발명은 보이드 발생을 방지함으로써 패키지의 신뢰성을 향상시킬 수 있는 웨이퍼 레벨 패키지의 제조방법을 제공함에 또 다른 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 본딩패드를 구비한 다수개의 반도체 칩들로 구성된 웨이퍼를 제공하는 단계; 상기 웨이퍼 상에 감광막을 도포하는 단계; 상기 각 반도체 칩의 본딩패드를 노출시키는 홀들을 구비한 감광막 패턴이 형성되도록 상기 감광막을 노광 및 현상하는 단계; 상기 감광막 패턴의 각 홀 내에 솔더를 매립시켜 솔더 범프를 형성하는 단계; 상기 감광막 패턴을 포함한 웨이퍼 상에 솔더 범프를 매개로 하여 회로패턴이 구비된 기판을 부착시키는 단계; 상기 웨이퍼 레벨의 결과물을 유니트(unit) 레벨로 분리시키는 단계; 및 상기 유니트 레벨로 분리된 기판의 저면에 솔더 볼을 부착하는 단계를 포함하는 웨이퍼 레벨 패키지의 제조방법을 제공한다.
또한, 본 발명에 따른 웨이퍼 레벨 패키지의 제조방법은, 상기 웨이퍼를 제공하는 단계 후, 그리고, 감광막을 도포하는 단계 전, 각 반도체 칩에 대한 패드 재배열 공정을 수행하는 단계를 더 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명에 따른 웨이퍼 레벨 패키지의 제조방 법에 대해 설명하도록 한다.
도 2a 내지 도 2e는 본 발명의 웨이퍼 레벨 패키지의 제조방법을 설명하기 위한 공정별 단면도이다.
먼저, 도 2a를 참조하면, 본딩패드(26)를 구비한 2개의 반도체 칩(21a, 21b)이 형성된 웨이퍼(20) 상에 유전막(27)을 형성하고, 이어서, 각 반도체 칩(21a, 21b)에 대한 패드 재배열을 통해 금속배선(26a)을 형성한 다음, 웨이퍼(20) 전영역 상에 감광막(24)을 도포한다.
그리고 나서, 도 2b를 참조하면, 웨이퍼(20) 전 영역상에 도포된 감광막을 노광 및 현상하여 홀(29)을 구비한 감광막 패턴(24a)을 형성한다. 이때, 감광막 패턴(24a)에 구비된 홀(29)에 의해 반도체 칩(21a, 21b)의 본딩패드(26) 및 패드 재배열을 통해 형성된 금속배선(26a)이 노출되도록 한다.
그런 다음, 도 2c를 참조하면, 감광막 패턴(24a)의 홀(29) 내에 솔더를 매립시켜 솔더 범프(23)를 형성하고, 이어서, 리플로우(reflow)를 통해 솔더 범프 (23)가 반도체 칩(21a, 21b)에 충분히 접합되도록 한다.
다음으로, 도 2d를 참조하면, 솔더 범프(23)와 감광막 패턴(24a)을 매개로 하여 전극패드(28)와 볼 랜드(28a)를 포함한 회로패턴이 형성된 기판(22)을 웨이퍼 (20) 상에 부착한다. 이때, 기판(22)의 전극패드(28)와 솔더범프(23)가 상호 대응하도록 부착한다.
그리고 나서, 도 2e를 참조하면, 웨이퍼(20) 레벨에서 상호 부착된 반도체 칩(21a, 21b)과 기판(22)을 유니트(unit) 레벨로 분리시킨 다음, 유니트 레벨로 분 리된 기판(22a) 저면의 볼 랜드(28)에 솔더 볼(25)을 부착하여 패키지를 완성한다.
이와 같은 방식의 웨이퍼 레벨 패키지의 제조방법은 기판과 반도체 칩 사이에 수지로 충진하여 언더필을 하였던 종래의 방법과는 달리 웨이퍼 레벨에서 감광막 패턴을 형성하여 언더필을 함으로써, 보이드 발생을 방지할 수 있다.
이상에서 알 수 있는 것과 같이, 본 발명은 기판과 반도체 칩 사이를 감광막 패턴으로 언더필을 함으로써 보이드가 발생되지 않으며, 그 결과, 보이드로 인한 패키지의 신뢰성 저하를 방지할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

Claims (2)

  1. 본딩패드를 구비한 다수개의 반도체 칩들로 구성된 웨이퍼를 제공하는 단계;
    상기 웨이퍼 상에 감광막을 도포하는 단계;
    상기 각 반도체 칩의 본딩패드를 노출시키는 홀들을 구비한 감광막 패턴이 형성되도록 상기 감광막을 노광 및 현상하는 단계;
    상기 감광막 패턴의 각 홀 내에 솔더를 매립시켜 솔더 범프를 형성하는 단계;
    상기 감광막 패턴을 포함한 웨이퍼 상에 솔더 범프를 매개로 하여 회로패턴이 구비된 기판을 부착시키는 단계;
    상기 웨이퍼 레벨의 결과물을 유니트(unit) 레벨로 분리시키는 단계; 및
    상기 유니트 레벨로 분리된 기판의 저면에 솔더 볼을 부착하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
  2. 제 1 항에 있어서,
    상기 웨이퍼를 제공하는 단계 후, 그리고, 감광막을 도포하는 단계 전,
    각 반도체 칩에 대한 패드 재배열 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 웨이퍼 레벨 패키지의 제조방법.
KR1020040056347A 2004-07-20 2004-07-20 웨이퍼 레벨 패키지의 제조방법 KR100618699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040056347A KR100618699B1 (ko) 2004-07-20 2004-07-20 웨이퍼 레벨 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040056347A KR100618699B1 (ko) 2004-07-20 2004-07-20 웨이퍼 레벨 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20060007529A KR20060007529A (ko) 2006-01-26
KR100618699B1 true KR100618699B1 (ko) 2006-09-08

Family

ID=37118766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040056347A KR100618699B1 (ko) 2004-07-20 2004-07-20 웨이퍼 레벨 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100618699B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016044A (ko) * 1997-08-12 1999-03-05 윤종용 볼 그리드 어레이 패키지 및 그의 제조 방법
KR19990025707A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법
JPH11163044A (ja) 1997-11-25 1999-06-18 Hitachi Ltd プリント配線板および電子部品実装方法
KR20030089288A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990016044A (ko) * 1997-08-12 1999-03-05 윤종용 볼 그리드 어레이 패키지 및 그의 제조 방법
KR19990025707A (ko) * 1997-09-13 1999-04-06 윤종용 칩 스케일 패키지 및 그 제조방법
JPH11163044A (ja) 1997-11-25 1999-06-18 Hitachi Ltd プリント配線板および電子部品実装方法
KR20030089288A (ko) * 2002-05-17 2003-11-21 삼성전자주식회사 반도체 칩의 범프 및 그의 제조방법과 이를 이용한 ｃｏｇ패키지

Also Published As

Publication number Publication date
KR20060007529A (ko) 2006-01-26

Similar Documents

Publication Publication Date Title
CN107818974B (zh) 具有伪连接件的半导体封装件及其形成方法
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
US10109573B2 (en) Packaged semiconductor devices and packaging devices and methods
US10157849B2 (en) Packages with molding structures and methods of forming the same
US8586465B2 (en) Through silicon via dies and packages
CN108987380B (zh) 半导体封装件中的导电通孔及其形成方法
US8759964B2 (en) Wafer level package structure and fabrication methods
TWI514542B (zh) 具有圍繞矽穿封裝孔（ＴＰＶ）的末端部分之開口的晶粒封裝及使用該晶粒封裝之層疊封裝（ＰｏＰ）
US9673098B2 (en) Methods of packaging semiconductor devices and structures thereof
TWI744922B (zh) 積體電路裝置及形成封裝結構的方法
KR20100121231A (ko) 회로패턴 들뜸 현상을 억제하는 패키지 온 패키지 및 그 제조방법
KR20080077934A (ko) 축소된 구조를 갖는 멀티칩 패키지 및 그 형성 방법
KR20080064088A (ko) 다이 수용 관통홀을 갖는 웨이퍼 레벨 패키지 및 그 방법
CN112242381A (zh) 集成电路器件及其形成方法
CN110970381B (zh) 半导体器件和形成半导体器件的方法
US20120129315A1 (en) Method for fabricating semiconductor package
KR101176348B1 (ko) 반도체 장치 및 그 제조 방법
CN109817587B (zh) 形成半导体结构的方法及封装件
TWI768874B (zh) 封裝結構及其製作方法
KR20220092785A (ko) 반도체 패키지 형성 방법 및 반도체 패키지
KR20200026344A (ko) 반도체 패키지
JP2002299511A (ja) ウェハレベルの実装方法
KR100618699B1 (ko) 웨이퍼 레벨 패키지의 제조방법
CN114927492A (zh) 封装器件、封装件和用于形成封装件的方法
JP2015115387A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee