CN109817587B - 形成半导体结构的方法及封装件 - Google Patents

形成半导体结构的方法及封装件 Download PDF

Info

Publication number
CN109817587B
CN109817587B CN201810765974.7A CN201810765974A CN109817587B CN 109817587 B CN109817587 B CN 109817587B CN 201810765974 A CN201810765974 A CN 201810765974A CN 109817587 B CN109817587 B CN 109817587B
Authority
CN
China
Prior art keywords
seal ring
package
device die
sealing material
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810765974.7A
Other languages
English (en)
Other versions
CN109817587A (zh
Inventor
王博汉
胡毓祥
郭宏瑞
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109817587A publication Critical patent/CN109817587A/zh
Application granted granted Critical
Publication of CN109817587B publication Critical patent/CN109817587B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1082—Shape of the containers for improving alignment between containers, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

一种形成半导体结构的方法包括将封装组件密封在密封材料中，其中，密封材料包括直接位于封装组件上方的一部分。图案化密封材料的该部分以形成露出封装组件中的导电部件的开口。再分布线延伸到开口中以接触导电部件。电连接件形成在导电部件上方并电连接至导电部件。本发明实施例还提供另一种形成半导体结构的方法和一种封装件。

Description

形成半导体结构的方法及封装件
技术领域
本发明涉及半导体领域，并且更具体地，涉及形成半导体结构的方法和封装件。
背景技术
随着半导体技术的进步，半导体芯片/管芯变得越来越小。同时，更多功能需要集成在半导体管芯内。因此，半导体管芯需要将越来越多的I/O焊盘封装至在较小的区域内，并且因此随着时间I/O焊盘的密度迅速提升。结果，半导体管芯的封装变得更加困难，这会对封装产量产生不利影响。
传统的封装技术可以划分为两类。在第一类中，晶圆上的管芯在它们被切割之前进行封装。这种封装技术具有诸如更大的产量和更低的成本的一些有利的特征。此外，需要较少的底部填充物或模塑料。然而，这种封装技术还具有缺陷。由于管芯的尺寸正变得越来越小，并且相应的封装件仅可以是扇入型封装件，其中，每个管芯的I/O焊盘限制于直接位于相应的管芯的表面上方的区域，由于管芯的有限区域，由于I/O焊盘的间距的限制，I/O焊盘的数量受到限制。如果焊盘的间距减小，则可能发生焊料桥接。此外，在固定的球尺寸需求下，焊球必须具有特定的尺寸，这进而限制了可以封装在管芯的表面上的焊球的数量。
在另一类封装中，管芯在它们被封装之前进行切割。该封装技术的有利特征是可能形成扇出型封装件，这意味着管芯上的I/O焊盘可以分布至比管芯更大的区域，并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。该封装技术的另一有利特征是封装“已知良好管芯”，以及丢弃缺陷管芯，并且因此不会在缺陷管芯上浪费成本和精力。
在扇出封装件中，将器件管芯封装在模塑料中，然后平坦化以暴露器件管芯。在器件管芯上方形成介电层。在介电层中形成再分布线以连接至器件管芯。当形成再分布线时在介电层中形成密封环。扇出封装件还可以包括穿透模塑料的贯通孔。
发明内容
根据本发明的一个方面，提供一种形成半导体结构的方法，包括：将封装组件密封在密封材料中，其中，密封材料包括位于封装组件正上方的第一部分；图案化密封材料的第一部分以形成露出位于封装组件中的导电部件的开口；形成延伸到开口中以接触导电部件的再分布线；以及在导电部件上方形成电连接件并电连接至导电部件。
根据本发明的另一方面，提供一种形成半导体结构的方法，包括：将器件管芯附接至基底层；将器件管芯密封在密封材料中，其中，密封材料包括位于器件管芯的正上方的第一部分和环绕第一部分的第二部分；图案化密封材料的第一部分以形成露出器件管芯中的导电部件的第一开口；图案化密封材料的第二部分以形成露出基底层的第二开口；形成延伸到第一开口中的再分布线；以及形成延伸到第二开口中的密封环。
根据本发明的另一方面，提供一种封装件，包括：器件管芯；密封材料，器件管芯密封在密封材料中，其中，密封材料包括：第一部分，直接位于器件管芯上方，其中，第一部分具有第一顶面；以及第二部分，环绕器件管芯，其中，第二部分具有比第一顶面低的第二顶面；密封环，位于密封材料中；以及第一再分布线和第二再分布线，包括位于密封材料上方的部分，其中，第一再分布线和第二再分布线分别连接至器件管芯和密封环。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳地理解本发明的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
图1至图9示出根据一些实施例的形成包括穿透模制材料的密封环的封装件的中间阶段的截面图。
图10至图21示出根据一些实施例的形成包括穿透模制材料的金属销的封装件的中间阶段的立体图和截面图。
图22至图24示出根据一些实施例的封装件的一些部分的放大图。
图25和图26示出根据一些实施例的用于形成封装件的工艺流程。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。
根据各个示例性实施例，提供了一种封装件及其形成方法。根据一些示例性实施例示出形成封装件的中间阶段。讨论了一些实施例的一些变化。贯穿各个图和示例性实施例，相同的参考标号用于指定相同的元件。
图1至图9示出根据一些实施例的形成封装件的中间阶段的截面图。在如图25所示的工艺流程图500中还示意性地示出图1至图9中示出的步骤。
图1示出载体20和涂覆在载体20上的释放层22。载体20可以是玻璃载体、陶瓷载体等。载体20可具有圆形的顶视形状并且可具有硅晶圆的尺寸。例如，载体20可具有8英寸的直径、12英寸的直径等。释放层22可以由光热转换(LTHC)涂层形成，其可以与载体20一起从将在后续步骤中形成的上面结构去除。根据本发明的一些实施例，释放层22由环氧树脂基热释放材料形成。可以通过涂覆和固化在载体20上设置释放层22。
在释放层22上方形成介电层24(有时称为用于形成上面的结构的基底层或缓冲层)。介电层24的底面可以与释放层22的顶面接触。根据本发明的一些实施例，介电层24由聚合物形成，该聚合物可以是诸如聚苯并恶唑(PBO)、聚酰亚胺等的光敏材料。根据可选实施例，介电层24由非光敏材料或无机介电材料形成，其可以是诸如氮化硅的氮化物、诸如氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)等的氧化物。
图1还示出封装组件28的放置/附接。相应步骤在图25所示的工艺流程中示出为步骤502。通过管芯附接膜(DAF)26将封装组件28附接至介电层24，该管芯附接膜可以是粘合膜。每个封装组件28可以包括半导体衬底(未单独示出)，其中，半导体衬底的背面(朝下的表面)与相应的下面的DAF26物理接触。封装组件28可以包括位于半导体衬底的正面(朝上的表面)处的集成电路器件(诸如包括例如晶体管的有源器件，未示出)。封装组件28可以包括诸如中央处理单元(CPU)管芯、图形处理单元(GPU)管芯、移动应用管芯、微控制单元(MCU)管芯、输入输出(IO)管芯、基带(BB)管芯、应用处理器(AP)管芯等的逻辑管芯。封装组件28还可以包括诸如动态随机存取存储器(DRAM)管芯或静态随机存取存储器(SRAM)管芯等的存储器管芯。封装组件28还可以包括片上系统(SoC)管芯、存储器堆叠件(诸如高带宽存储器(HBM)立方体)、封装件等。封装组件28可以彼此相同或彼此不同。
尽管两个封装组件28示出为实例，但是每个封装件中可以存在一个封装组件28或多于两个封装组件。应当理解，可以在晶圆级或管芯级实施封装工艺。当在晶圆级实施时，存在放置在载体20上方的多个相同组的封装组件，其中，示意性地示出每个组，并且将多组封装组件分配为阵列。
根据一些示例性实施例，导电部件30预形成为封装组件28的部分，其中，导电部件30电连接至诸如封装组件28中的晶体管(未示出)的集成电路器件。导电部件30可以是金属柱(诸如铜柱)、金属焊盘、微凸块等。尽管为了简明示出用于每个封装组件28的一个导电部件30，但是每个封装组件28可以包括多个导电部件30。在整个说明书中，导电部件30称为金属柱，但它们可以是其他类型的导电部件。
根据本发明的一些实施例，封装组件28包括填充相邻金属柱30之间的间隙的顶部介电层32。顶部介电层32可以包括覆盖金属柱30的顶面的至少一些部分的部分。根据本发明的一些实施例，顶部介电层32由聚合物形成，其中，该聚合物可以是PBO或聚酰亚胺。根据本发明的一些实施例，蚀刻介电层32以形成开口，通过该开口暴露金属柱30。根据本发明的可选实施例，此时不形成暴露金属柱30的开口。而是，在形成模制材料之后的时间处露出金属柱30。
接下来，如图2所示，通过密封材料36密封封装组件28。相应步骤在图25所示的工艺流程中示出为步骤504。密封材料36填充相邻封装组件28之间的间隙。密封材料36可以是基于环氧树脂(或树脂)的材料，并且可以是光敏的。密封材料36可以由干膜形成，该干膜预形成为膜，并且然后层压在图1所示的结构上。可以在升高的温度处(例如，在约25度和约150度之间的范围内)对层压膜进行压制。干膜可由在两侧上通过聚乙烯(PE)或聚对苯二甲酸乙二醇酯(PET)保护膜覆盖的环氧树脂(或树脂)形成。根据可选实施例，密封材料36以可流动的形式分配，并且然后进行固化(例如，通过热固化或紫外(UV)固化)。密封材料36的顶面高于封装组件28的顶面，其中，通过密封材料36的薄层覆盖封装组件28。此外，诸如模塑料和底部填充物的典型的模制材料可以包括诸如SiO2、Al2O3的填料颗粒或二氧化硅颗粒。根据本发明的一些实施例，密封材料36不含填料颗粒，并且整个密封材料36可由均质材料形成。使密封材料36不含填料颗粒允许密封材料36的位于封装组件28正上方的部分非常薄，而不牺牲隔离能力。
图23示意性地示出图2所示结构的部分的放大图。由于封装组件28的高度，密封材料36的顶面可以包括位于封装组件28正上方的第一部分和不位于封装组件28正上方的第二部分。第二部分环绕第一部分。根据本发明的一些实施例，密封材料36的形成不包括平坦化工艺(诸如化学机械抛光(CMP)工艺或机械研磨工艺)。因此，密封材料36的顶面的第一部分高于密封材料36的顶面的第二部分，其中，从第一部分至第二部分的平滑过渡。第一部分和第二部分之间的高度差ΔH1可以大于约2μm，并且可以在约4μm和约10μm之间的范围内。根据本发明的可选实施例，实施平坦化工艺，并且因此密封材料36的顶面是平坦的。密封材料36的直接位于封装组件28上方的部分还可具有在约10μm和约30μm之间的范围内的厚度T1。
参考图3，在密封材料36中形成开口38A和38B。相应步骤在图25所示的工艺流程中示出为步骤506。根据本发明的一些实施例，开口38A穿透密封材料36，从而使得暴露介电层24。开口38B也穿透密封材料36，从而使得暴露金属柱30。如果此时仍通过介电层32覆盖金属柱30，则例如在蚀刻步骤中(其可使用图案化的密封材料36作为蚀刻掩模来实施)对介电层32进行图案化，直到露出金属柱30。根据本发明的一些实施例，密封材料36由光敏材料形成，并且可以通过使用光刻掩模(未示出)的光照曝光来实现密封材料36的图案化，其中，该掩模包括不透明部分和透明部分，并且然后显影密封材料36以形成开口38A和38B。虽然在图3所示的截面图中开口38A示出为离散的开口，但在图3所示的结构的顶视图中，所示出的开口38A可以是环绕封装组件28的开口环的部分。另一方面，开口38B是离散的开口，每个开口暴露金属柱30中的一个。
图4和图5示出形成密封环40和再分布线(RDL)42。相应步骤在图25所示的工艺流程中示出为步骤512。参考图4，沉积金属晶种层39。相应步骤在图25所示的工艺流程中示出为步骤508。根据本发明的一些实施例，金属晶种层39包括钛层和位于钛层上方的铜层。根据本发明的可选实施例，金属晶种层39包括与密封材料36物理接触的铜层。金属晶种层39是共形的或大致共形的膜(例如，厚度变化小于约15％)。例如，金属晶种层39的形成可以包括物理汽相沉积(PVD)。
在晶种层39上方形成图案化掩模41。相应步骤在图25所示的工艺流程中示出为步骤510。根据本发明的一些实施例，形成图案化掩模41包括分配和图案化光刻胶。接下来，可以实施镀工艺，并且镀诸如铜或铜合金的金属材料。在镀工艺之后，去除图案化掩模41，并且实施快速蚀刻以去除晶种层39的先前位于图案化掩模41正下方的部分。所得到的结构如图5所示。
镀的金属材料的剩余部分和晶种层39的剩余部分组合称为RDL 42和密封环40。RDL 42位于密封材料36上方。密封环40穿过密封材料36，并且可以从高于封装组件28的顶面的第一水平面延伸至低于或齐平于封装组件28的底面的第二水平面。此外，在密封材料36上方形成密封环延伸部分43。
图24示出图5所示结构的部分的放大图。密封环40(其位于图3的开口38A中)包括位于开口38A的底部处的底部部分，并且底部部分具有厚度T2。RDL 42包括位于密封材料36上方且具有厚度T3的水平部分。沉积的金属材料是共形的，并且因此厚度T2接近厚度T3。例如，厚度T2可以在厚度T3的约85％和95％之间。而且，密封环40包括外底角40A和内底角40B。外底角可以是没有明显圆度的尖角，而内角40B可以是例如具有大于厚度T2的约50％的半径R1的圆角，并且比率R1/T2可以在约0.5和约1.5之间的范围内。
返回参考图5，RDL 42包括位于密封材料36上方的金属迹线部分以及延伸到开口38B(图3)中的通孔部分，从而使得RDL 42电连接至导电部件30。尽管未示出，但由于RDL 42的共形轮廓，RDL 42的直接位于开口38B上方的部分可具有凹槽。
参考图6，形成介电层44。相应步骤在图25所示的工艺流程中示出为步骤514。根据本发明的一些实施例，介电层44由诸如PBO、聚酰亚胺等的聚合物形成。根据可选实施例，介电层44由诸如氮化硅、氧化硅等的无机材料形成。然后例如通过光刻工艺形成开口46。密封环延伸部分43和RDL 42暴露于开口46。
图24还示出介电层44的部分的放大图。由于如图5所示的开口38A，介电层44(图24)的顶面具有位于密封环40正上方的凹槽。该凹槽位于介电层44的在密封环40的相对侧壁部分之间延伸的部分的正上方，其中，该侧壁部分位于相应开口38A的相对侧壁上。凹槽深度D1可以大于厚度T3的约30％，并且可以在厚度T3的约30％与约50％之间的范围内。
参考图7，在介电层44上方形成多个部件，其中，该部件包括介电层50和54以及RDL48、52和56。相应步骤在图25所示的工艺流程中示出为步骤516。根据本发明的一些实施例，形成RDL 48包括沉积金属晶种层(未示出)，在金属晶种层上方形成并图案化光刻胶(未示出)，并且在金属晶种层上方镀诸如铜或铝的金属材料。金属晶种层和镀的材料可以由相同材料或不同材料形成。然后去除图案化的光刻胶，接着蚀刻晶种层的先前被图案化的光刻胶覆盖的部分。RDL 52和56的材料和形成工艺类似于RDL 48的材料和形成工艺。介电层50和54的材料和形成工艺类似于介电层44的材料和形成工艺。因此这里不再重复细节。
根据一些示例性实施例，集成无源器件(IPD)60可以接合至RDL 56，并且形成电连接件58。相应步骤在图25所示的工艺流程中示出为步骤518。根据发明的一些实施例，不形成凸块下金属(UBM)，并且在RDL 56正上方形成电连接件58。这可以在相应的封装件是低成本封装件时实现，并且因此跳过一些部件(诸如UBM和穿透密封材料36的贯通孔)以降低制造成本。根据本发明的可选实施例，在RDL 56和电连接件58之间形成UBM(未示出)。
形成电连接件58可包括将焊料球放置在RDL 56的暴露部分上，并且然后回流焊料球。根据本发明的可选的实施例，形成电连接件58包括实施镀工艺以在RDL 56上方形成焊料区，并且然后回流焊料区。电连接件58还可以包括金属柱，或金属柱和位于金属柱上的焊帽，其还可以通过镀来形成。在整个描述中，包括介电层24的结构和上面的结构的组合称为封装件100，其是包括多个封装组件28的复合晶圆(并且以下还称为复合晶圆100)。
接下来，例如，通过对释放层22投射UV光或激光束使封装件100从载体20脱粘，从而使得释放层22在UV光或激光束的热下分解。相应步骤在图25所示的工艺流程中示出为步骤520。图8示出所得到的封装件100。根据本发明的一些实施例，在所得到的封装件100中，介电层24保留为封装件100的底部，并保护密封环40。接下来，实施分割(管芯锯切)工艺以将复合晶圆100分离成单独的封装件100'(图9)。相应步骤还在图25所示的工艺流程中示出为步骤520。
图9还示出封装组件320与封装件100’的接合，因此形成封装件322。相应步骤在图25所示的工艺流程中示出为步骤522。通过焊料区58实施该接合，其中，焊料区将RDL 56接合至封装组件320中的金属焊盘324。根据本发明的一些实施例，封装组件320包括封装衬底、内插器、印刷电路板等。
在封装件322中，RDL 48、52和56的一些部分在介电层44、50和54中形成密封环62，其中，RDL 48、52和56的相应部分中的每个在封装件100'的外围附近形成完整的环。密封环62连接至密封环延伸部分43(其也形成完整环)和密封环40以形成密封环64。密封环64因此从介电层54(作为封装件100'中的顶部介电层)的顶面一直延伸至密封材料36的底面。因此，封装组件28也受到保护以免受有害物质(例如湿气和可能穿透密封材料36的化学品)降解封装组件28。
在封装件322中，密封材料36包括与封装组件28处于相同水平面的第一部分以及高于封装组件28的第二部分。第一部分和第二部分是集成且连续材料的部分，其间没有可区分的界面。此外，由于在相同的工艺中形成第一部分和第二部分，并且在第一部分和第二部分的形成之间不进行平坦化，所以在密封材料36的顶面中不存在磨痕。
图10至图21示出根据本发明的一些实施例的形成封装件的中间阶段的立体图和截面图。除了在密封材料中不形成密封环之外，这些实施例类似于图1至9所示的实施例。而是，将金属销放置在密封材料中。除非另有声明，这些实施例中的组件的材料和形成方法与相同的组件基本上相同，其中，相同的组件由图1至图9所示实施例中的相同的参考标号表示。因此，可以在图1至图9中所示实施例的讨论中找到关于图10至图21中所示组件的形成工艺和材料的细节。也在图26所示的工艺流程图600中示意性地示出图10至图21所示的步骤。
参考图10，提供模板66。模板66可以由诸如金属(不锈钢、铜、铝等)的刚性材料形成。在模版66中形成贯通孔68。模板66可以附接至真空头(未示出)，该真空头配置为沿箭头所示的方向排出空气。金属销70包括销头70A和销尾70B。应当理解，销头70A、销尾70B和贯通孔68可以具有电路形状或包括但不限于正方形、六边形等的其他形状。销头70A具有比贯通孔68的直径更大的直径(或横向尺寸)，并且销尾70B具有比贯通孔68的直径更小的直径(或横向尺寸)。因此，当销尾70B插入贯通孔68时，阻挡销头70A。参考图11B，根据本发明的一些实施例，销头70A的直径Dia1在约200μm和约250μm之间的范围内，销尾70B的直径Dia2在约150μm和约200μm之间的范围内，贯通孔68的直径Dia3在约180μm和约230μm之间的范围内。金属销70的总高度H1可以在约200μm和约250μm之间的范围内。
参考图11A，金属销70插入到贯通孔68中。相应步骤在图26所示的工艺流程中示出为步骤602。可以例如通过拾取和放置来实现该插入。根据可选实施例，通过将金属销70倾倒在模板66上方并且振动模板66，从而使得尾部70B落入到贯通孔68中来插入金属销70。在销尾70B插入到贯通孔68中之后，提供真空，使金属销70通过真空固定在模板66上。图11B示出图11A中的部分71的截面图。
参考图12，模板66与固定在其上的金属销70一起翻转。然后将金属销70移动至DAF25。真空使得金属销70保持在模板66上。根据本发明的一些实施例，如图12所示，DAF 25粘附至进一步形成在释放膜22上的介电层24。在载体20上涂覆释放膜22。载体20、释放膜22、介电层24和DAF25可以具有圆的顶视图形状，在其上可以形成多个相同的封装件。
可以将金属销70压制至并粘附至DAF 25。相应步骤在图26所示的工艺流程中示出为步骤604。接下来，释放真空，并将移开模板66。在后续步骤中，如图13A所示，封装组件28粘附至DAF 25。相应步骤在图26所示的工艺流程中示出为步骤606。图13A示出单个封装组件28，而实际上，可以将多个封装组件28和多个金属销70放置在DAF 25上以形成多个相同的组，其中，每组包括一个或多个封装组件28和多个金属销70。根据本发明的一些实施例，金属销70和封装组件28具有类似的高度，例如，高度差小于金属销70的高度的约20％。图13B示出图13A所示的结构的截面图。
接下来，参考图14A，分配密封材料36以覆盖封装组件28和金属销70。相应步骤在图26所示的工艺流程中示出为步骤608。分配密封材料36的材料和方法可以类似于参考图2所讨论的，并且因此在此不再重复。图14B示出图14A所示的结构的立体图。
图15A和图15B示出分别形成开口38B和38C的截面图和立体图，通过该开口暴露导电部件30和金属销70。相应步骤在图26所示的工艺流程中示出为步骤610。密封材料36可以由光敏材料形成，并且因此可以通过曝光(使用光刻掩模)和显影工艺来形成开口38B和38C。
图22示出图15A和15B所示结构的部分的放大图。由于金属销70的高度，密封材料36的顶面包括位于金属销70正上方的第一部分和环绕金属销70的第二部分。根据本发明的一些实施例，密封材料36的形成不包括平坦化工艺(诸如CMP工艺或机械研磨工艺)。因此，密封材料36的第一部分的顶面高于密封材料36的第二部分的顶面，并且从第一部分的顶面至第二部分的顶面平滑过渡。第一部分和第二部分的顶面之间的高度差ΔH2可以大于约2μm，并且可以在约4μm和约5μm之间的范围内。根据本发明的可选实施例，实施平坦化工艺，并且因此密封材料的顶面是平坦的。密封材料36的位于金属销70正上方的第一部分也可具有在约10μm和约30μm之间的范围内的厚度T4。相邻的金属销70之间的间隔S1可以在约100μm和约150μm之间的范围内。根据一些示例性实施例，密封材料36的深度/厚度D2可以在约160μm和约250μm之间的范围内。
图16示出形成金属晶种层39，其可以包括铜层、或钛层和位于该钛层上方的铜层。相应步骤在图26所示的工艺流程中示出为步骤612。然后在金属晶种层39上方形成可由光刻胶形成的图案化掩模41。相应步骤在图26所示的工艺流程中示出为步骤614。参考图4的讨论可以找到用于形成图案化掩模41的材料和形成工艺。接下来，如图17所示，实施镀工艺以镀覆金属材料，接着进行用于去除图案化掩模41的去除工艺和用于去除金属晶种层39的位于去除的图案化掩模41正下方的部分的蚀刻工艺。结果，形成RDL 42和密封环延伸部分43。相应步骤在图26所示的工艺流程中示出为步骤616。RDL 42包括连接至一些金属销70的第一部分和连接至金属柱30的第二部分。密封环(延伸)部分43形成环绕位于封装组件28正上方的区域的环。根据本发明的一些实施例，金属销70的一个或多个连接至密封环(延伸)部分43以用于电接地目的。
图18和图19示出形成介电层44、50和54以及RDL 48、52和56。相应步骤在图26所示的工艺流程中示出为步骤618和620。在参考图6和图7的实施例中讨论了形成工艺和相应的材料，并且因此这里不再重复细节。密封环62形成为环绕RDL 48、52和56，并且密封环62包括延伸部分43，延伸部分43电连接至金属销70中的一个，以在最终封装件中用于电接地。IPD 60可以接合至RDL 56。相应步骤在图26所示的工艺流程中示出为步骤622。在RDL 56上形成电连接件58。因此形成包括介电层24和上面的结构的复合晶圆100。
在后续步骤中，例如，通过激光束或UV光分解LTHC 22，从载体20脱粘复合晶圆100。相应步骤在图26所示的工艺流程中示出为步骤624。然后将得到的复合晶圆100分割成多个封装件100'，并且图20示出所得到的封装件100'中的一个。相应步骤还在图26所示的工艺流程中示出为步骤624。然后通过例如通过激光钻头去除介电层24和DAF 25的一些部分而露出金属销70，由此形成开口72。通过使销头70A比销尾70B大，激光钻头的工艺裕度增大。
图21示出封装件300至封装件100'的接合。相应步骤在图26所示的工艺流程中示出为步骤626。通过焊料区302实施该接合，其中，焊料区302将金属销70连接至封装件300中的金属焊盘304。根据本发明的一些实施例，封装件300包括封装衬底(未单独示出)和器件管芯(未单独示出)，其中，该器件管芯可以是诸如SRAM管芯、DRAM管芯等的存储器管芯。
图21还示出封装组件320与封装件100'的接合，从而形成叠层封装(PoP)结构/封装件326。通过焊料区58实施该接合，其中，焊料区将RDL56接合至封装组件320中的金属焊盘324。根据本发明的一些实施例，封装组件320包括封装衬底、内插器、印刷电路板等。
根据本发明的一些实施例，将图9中所示的密封环64和图21中所示的金属销70集成在相同的封装件100'中。除了图15A和15B所示的步骤之外，封装件的相应形成工艺类似于图10至21所示的工艺，当在图15A和15B中形成开口38B和38C时，同时形成用于形成密封环40的贯通孔38A(类似于图3所示)。
在上述示例性实施例中，根据本发明的一些实施例讨论了一些示例性工艺和部件。也可以包括其他部件和工艺。例如，可以包括测试结构以辅助3D封装或3DIC器件的验证测试。测试结构可以包括例如形成在再分布层中或衬底上的允许使用探针和/或探针卡等测试3D封装或3DIC的测试焊盘。可以对中间结构以及最终结构实施验证测试。额外地，本文公开的结构和方法可以与测试方法结合使用，该测试方法结合了已知良好管芯的中间验证以增加产量并降低成本。
本发明的实施例具有一些优势的部件。通过分配密封材料以覆盖器件管芯和/或金属销，密封材料可以用作密封材料和覆盖器件管芯的介电层两者。因为两个形成工艺合并为一个工艺，因此制造成本降低。而且，否则跳过对模制材料实施的平坦化工艺，导致制造成本进一步降低。密封环可以形成为延伸至密封材料中，导致改进器件管芯与有害物质的隔离。金属销可以用来代替通过镀形成的贯通孔，这也降低了制造成本。
根据本发明的一些实施例，一种方法包括将封装组件密封在密封材料中，其中，密封材料包括位于封装组件正上方的部分。图案化密封材料的该部分以形成露出封装组件中的导电部件的开口。再分布线延伸到开口中以接触导电部件。电连接件形成在导电部件上方并电连接至该导电部件。本发明提供的方法还包括：图案化密封材料的第二部分以形成穿透密封材料的贯通孔，其中，贯通孔延伸至至少与封装组件的底面共面的水平面；并且填充贯通孔以在密封材料中形成密封环。在实施例中，密封环包括位于密封材料的相对侧壁上的相对部分，并且该方法还包括分配介电层，其中，介电层的部分在密封环的相对部分之间延伸。在实施例中，密封环是环绕封装组件的完整环。在实施例中，该方法还包括在密封材料上方形成额外的密封环，其中，密封环和额外的密封环相互连接以形成集成密封环。在实施例中，该方法还包括将多个金属销密封在密封材料中，其中，密封材料包括位于金属销正上方的第二部分，并且其中，当图案化密封材料的第一部分时，同时图案化密封材料的第二部分以形成露出多个金属销的凹槽。在实施例中，该方法还包括预先形成多个金属销；将已形成的多个金属销附接在粘合膜上；并将封装组件附接至粘合膜。在实施例中，不对密封材料实施平坦化，并且在形成再分布线时，密封材料的第一部分具有第一顶面，以及环绕封装组件的密封材料的第二部分的具有低于第一顶面的第二顶面。在实施例中，在密封材料中不含填料颗粒。
根据本发明的一些实施例，一种方法包括：将器件管芯附接至基底层；将器件管芯密封在密封材料中，其中，密封材料包括位于器件管芯正上方的第一部分和环绕第一部分的第二部分；图案化密封材料的第一部分以形成露出器件管芯中的导电部件的第一开口；图案化密封材料的第二部分以形成暴露基底层的第二开口；形成延伸到第一开口中的再分布线；以及形成延伸到第二开口中的密封环。在实施例中，同时图案化密封材料的第一部分和第二部分。在实施例中，密封材料由光敏材料形成，以及图案化密封材料的一部分和图案化密封材料的第二部分包括曝光和显影。在实施例中，密封环从比器件管芯的顶面高的第一水平面延伸至比器件管芯的底面低的第二水平面。在实施例中，密封环完全环绕器件管芯。在实施例中，在密封环的截面图中，密封环具有U形形状，并且该方法还包括在密封材料上方形成介电层，其中，介电层延伸到U形形状中。
根据本发明的一些实施例，一种封装件包括器件管芯；密封材料，将器件管芯密封在其中，其中，密封材料包括：位于器件管芯正上方的第一部分，其中，第一部分具有第一顶面；以及环绕器件管芯的第二部分，其中，第二部分具有比第一顶面低的第二顶面；位于密封材料中的密封环；以及第一再分布线和第二再分布线，其中，第一再分布线和第二再分布线包括位于密封材料上方的部分，其中，第一再分布线和第二再分布线分别连接至述器件管芯和密封环。在实施例中，密封环穿透密封材料，并且从比器件管芯的顶面高的第一水平面延伸至比器件管芯的底面低的第二水平面。在实施例中，密封环包括接触密封材料的相对部分，并且封装件还包括在密封环的相对部分之间延伸的介电材料。在实施例中，第一表面连续且平滑地连接至第二表面。在实施例中，在封装件的顶视图中，密封环是没有破裂的完整环。
根据本发明的一个方面，提供一种形成半导体结构的方法，包括：将封装组件密封在密封材料中，其中，密封材料包括位于封装组件正上方的第一部分；图案化密封材料的第一部分以形成露出位于封装组件中的导电部件的开口；形成延伸到开口中以接触导电部件的再分布线；以及在导电部件上方形成电连接件并电连接至导电部件。
根据本发明的一个实施例，方法还包括：图案化密封材料的第二部分以形成穿透密封材料的贯通孔，其中，贯通孔延伸至至少与封装组件的底面共面的水平面；以及填充贯通孔以在密封材料中形成密封环。
根据本发明的一个实施例，密封环包括位于密封材料的相对侧壁上的相对部分，并且方法还包括分配介电层，其中，介电层的一部分在密封环的相对部分之间延伸。
根据本发明的一个实施例，密封环是环绕封装组件的完整环。
根据本发明的一个实施例，方法还包括位于密封材料上方的额外的密封环，其中，密封环和额外的密封环相互连接以形成集成密封环。
根据本发明的一个实施例，方法还包括：将多个金属销密封在密封材料中，其中，密封材料包括位于金属销的正上方的第二部分，并且其中，当图案化密封材料的第一部分时，同时图案化密封材料的第二部分以形成露出多个金属销的凹槽。
根据本发明的一个实施例，方法还包括：预先形成多个金属销；
将已形成的多个金属销附接到粘合膜上；以及将封装组件附接至粘合膜。
根据本发明的一个实施例，不对密封材料实施平坦化，并且在形成再分布线时，密封材料的第一部分具有第一顶面，并且环绕封装组件的密封材料的第二部分具有低于第一顶面的第二顶面。
根据本发明的一个实施例，在密封材料中不含填料颗粒。
根据本发明的另一方面，提供一种形成半导体结构的方法，包括：将器件管芯附接至基底层；将器件管芯密封在密封材料中，其中，密封材料包括位于器件管芯的正上方的第一部分和环绕第一部分的第二部分；图案化密封材料的第一部分以形成露出器件管芯中的导电部件的第一开口；图案化密封材料的第二部分以形成露出基底层的第二开口；形成延伸到第一开口中的再分布线；以及形成延伸到第二开口中的密封环。
根据本发明的一个实施例，同时图案化密封材料的第一部分和第二部分。
根据本发明的一个实施例，密封材料由光敏材料形成，并且图案化密封材料的第一部分和图案化密封材料的第二部分包括曝光和显影。
根据本发明的一个实施例，密封环从比器件管芯的顶面高的第一水平面延伸至比器件管芯的底面低的第二水平面。
根据本发明的一个实施例，密封环完全环绕器件管芯。
根据本发明的一个实施例，在密封环的截面图中，密封环具有U形形状，并且方法还包括在密封材料上方形成介电层，其中，介电层延伸到U形形状中。
根据本发明的另一方面，提供一种封装件，包括：器件管芯；密封材料，器件管芯密封在密封材料中，其中，密封材料包括：第一部分，直接位于器件管芯上方，其中，第一部分具有第一顶面；以及第二部分，环绕器件管芯，其中，第二部分具有比第一顶面低的第二顶面；密封环，位于密封材料中；以及第一再分布线和第二再分布线，包括位于密封材料上方的部分，其中，第一再分布线和第二再分布线分别连接至器件管芯和密封环。
根据本发明的一个实施例，密封环穿透密封材料，并且从比器件管芯的顶面高的第一水平面延伸至比器件管芯的底面低的第二水平面。
根据本发明的一个实施例，密封环包括接触密封材料的相对部分，并且封装件还包括在密封环的相对部分之间延伸的介电材料。
根据本发明的一个实施例，第一顶面连续且平滑地连接至第二顶面。
根据本发明的一个实施例，在封装件的顶视图中，密封环是没有破裂的完整环。
上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的各方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于实施与在此所介绍实施例相同的目的和/或实现相同优势的其他工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，在此他们可以做出多种变化、替换以及改变。

Claims (20)

1.一种形成半导体结构的方法，包括：
将封装组件和多个金属销密封在密封材料中，其中，所述密封材料包括位于所述封装组件正上方的第一部分；
图案化所述密封材料的所述第一部分以形成露出位于所述封装组件中的导电部件的开口；
形成延伸到所述开口中以接触所述导电部件的再分布线；以及
在所述导电部件上方形成电连接件并电连接至所述导电部件，
其中，所述封装组件与所述多个金属销附接至粘合膜的同一表面，所述多个金属销均包括附接至所述粘合膜的销头和连接至所述销头的销尾，其中，所述销头的尺寸大于所述销尾的尺寸。
2.根据权利要求1所述的方法，还包括：
图案化所述密封材料的第二部分以形成穿透所述密封材料的贯通孔，其中，所述贯通孔延伸至至少与所述封装组件的底面共面的水平面；以及
填充所述贯通孔以在所述密封材料中形成密封环。
3.根据权利要求2所述的方法，其中，所述密封环包括位于所述密封材料的相对侧壁上的相对部分，并且所述方法还包括分配介电层，其中，所述介电层的一部分在所述密封环的所述相对部分之间延伸。
4.根据权利要求2所述的方法，其中，所述密封环是环绕所述封装组件的完整环。
5.根据权利要求2所述的方法，还包括位于所述密封材料上方的额外的密封环，其中，所述密封环和所述额外的密封环相互连接以形成集成密封环。
6.根据权利要求1所述的方法，
其中，所述密封材料包括位于所述金属销的正上方的第二部分，并且其中，当图案化所述密封材料的所述第一部分时，同时图案化所述密封材料的所述第二部分以形成露出所述多个金属销的凹槽。
7.根据权利要求6所述的方法，还包括：
预先形成所述多个金属销；
将已形成的所述多个金属销附接到所述粘合膜上；以及
将所述封装组件附接至所述粘合膜。
8.根据权利要求1所述的方法，其中，不对所述密封材料实施平坦化，并且在形成所述再分布线时，所述密封材料的所述第一部分具有第一顶面，并且环绕所述封装组件的所述密封材料的第二部分具有低于所述第一顶面的第二顶面。
9.根据权利要求1所述的方法，其中，在所述密封材料中不含填料颗粒。
10.一种形成半导体结构的方法，包括：
将器件管芯附接至基底层；
将所述器件管芯密封在密封材料中，其中，所述密封材料包括位于所述器件管芯的正上方的第一部分和环绕所述第一部分的第二部分；
图案化所述密封材料的所述第一部分以形成露出所述器件管芯中的导电部件的第一开口；
图案化所述密封材料的所述第二部分以形成露出所述基底层的第二开口；
形成延伸到所述第一开口中的再分布线；以及
形成延伸到所述第二开口中的密封环，
其中，所述密封环的内底角为圆角。
11.根据权利要求10所述的方法，其中，同时图案化所述密封材料的所述第一部分和所述第二部分。
12.根据权利要求10所述的方法，其中，所述密封材料由光敏材料形成，并且图案化所述密封材料的所述第一部分和图案化所述密封材料的所述第二部分包括曝光和显影。
13.根据权利要求10所述的方法，其中，所述密封环从比所述器件管芯的顶面高的第一水平面延伸至比所述器件管芯的底面低的第二水平面。
14.根据权利要求10所述的方法，其中，所述密封环完全环绕所述器件管芯。
15.根据权利要求10所述的方法，其中，在所述密封环的截面图中，所述密封环具有U形形状，并且所述方法还包括在所述密封材料上方形成介电层，其中，所述介电层延伸到所述U形形状中。
16.一种封装件，包括：
器件管芯；
密封材料，所述器件管芯密封在所述密封材料中，其中，所述密封材料包括：
第一部分，直接位于所述器件管芯上方，其中，所述第一部分具有第一顶面；以及
第二部分，环绕所述器件管芯，其中，所述第二部分具有比所述第一顶面低的第二顶面；
密封环，位于所述密封材料中；以及
第一再分布线和第二再分布线，包括位于所述密封材料上方的部分，其中，所述第一再分布线和所述第二再分布线分别连接至所述器件管芯和所述密封环，
连接件，设置在所述第一再分布线上方，而没有设置在由所述密封环和连接至所述密封环的所述第二再分布线所形成的整个密封环上方。
17.根据权利要求16所述的封装件，其中，所述密封环穿透所述密封材料，并且从比所述器件管芯的顶面高的第一水平面延伸至比所述器件管芯的底面低的第二水平面。
18.根据权利要求17所述的封装件，其中，所述密封环包括接触所述密封材料的相对部分，并且所述封装件还包括在所述密封环的所述相对部分之间延伸的介电材料。
19.根据权利要求16所述的封装件，其中，所述第一顶面连续且平滑地连接至所述第二顶面。
20.根据权利要求16所述的封装件，其中，在所述封装件的顶视图中，所述密封环是没有破裂的完整环。
CN201810765974.7A 2017-11-22 2018-07-12 形成半导体结构的方法及封装件 Active CN109817587B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762589892P 2017-11-22 2017-11-22
US62/589,892 2017-11-22
US15/939,615 2018-03-29
US15/939,615 US10283461B1 (en) 2017-11-22 2018-03-29 Info structure and method forming same

Publications (2)

Publication Number Publication Date
CN109817587A CN109817587A (zh) 2019-05-28
CN109817587B true CN109817587B (zh) 2020-10-30

Family

ID=66333906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810765974.7A Active CN109817587B (zh) 2017-11-22 2018-07-12 形成半导体结构的方法及封装件

Country Status (5)

Country Link
US (4) US10283461B1 (zh)
KR (2) KR20190059192A (zh)
CN (1) CN109817587B (zh)
DE (1) DE102018108932B4 (zh)
TW (1) TWI700752B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10283461B1 (en) * 2017-11-22 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same
US11289426B2 (en) * 2018-06-15 2022-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US11322421B2 (en) * 2020-07-09 2022-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of forming the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543971A (zh) * 2011-01-03 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN105261609A (zh) * 2014-07-08 2016-01-20 台湾积体电路制造股份有限公司 半导体器件封装件、封装方法和封装的半导体器件
CN107068627A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 装置封装件以及用于形成装置封装件的方法
CN107346766A (zh) * 2016-05-05 2017-11-14 台湾积体电路制造股份有限公司 整合扇出型封装及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100909322B1 (ko) 2007-07-02 2009-07-24 주식회사 네패스 초박형 반도체 패키지 및 그 제조방법
US8624359B2 (en) 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
US8816507B2 (en) 2012-07-26 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-Package structures having buffer dams and method for forming the same
US8933551B2 (en) 2013-03-08 2015-01-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3D-packages and methods for forming the same
WO2015138359A1 (en) 2014-03-10 2015-09-17 Deca Technologies Inc. Semiconductor device and method comprising thickened redistribution layers
US9847317B2 (en) 2014-07-08 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of packaging semiconductor devices and packaged semiconductor devices
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US10446522B2 (en) 2015-04-16 2019-10-15 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming multiple conductive features in semiconductor devices in a same formation process
US10727082B2 (en) * 2015-08-28 2020-07-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
US9761522B2 (en) 2016-01-29 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Wireless charging package with chip integrated in coil center
KR101811945B1 (ko) 2016-03-28 2017-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이를 제조하는 방법
US9922895B2 (en) * 2016-05-05 2018-03-20 Taiwan Semiconductor Manufacturing Company, Ltd. Package with tilted interface between device die and encapsulating material
DE102018108409B4 (de) 2017-06-30 2023-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrierte schaltkreis-packages und verfahren zu deren herstellung
US10283461B1 (en) * 2017-11-22 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. Info structure and method forming same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543971A (zh) * 2011-01-03 2012-07-04 精材科技股份有限公司 晶片封装体及其形成方法
CN105261609A (zh) * 2014-07-08 2016-01-20 台湾积体电路制造股份有限公司 半导体器件封装件、封装方法和封装的半导体器件
CN107068627A (zh) * 2016-02-10 2017-08-18 台湾积体电路制造股份有限公司 装置封装件以及用于形成装置封装件的方法
CN107346766A (zh) * 2016-05-05 2017-11-14 台湾积体电路制造股份有限公司 整合扇出型封装及其制造方法

Also Published As

Publication number Publication date
KR20190059192A (ko) 2019-05-30
US20210217709A1 (en) 2021-07-15
US10529675B2 (en) 2020-01-07
US20190157220A1 (en) 2019-05-23
US11682636B2 (en) 2023-06-20
DE102018108932A1 (de) 2019-05-23
CN109817587A (zh) 2019-05-28
DE102018108932B4 (de) 2021-12-09
KR20210040341A (ko) 2021-04-13
KR102290153B1 (ko) 2021-08-19
TW201926487A (zh) 2019-07-01
TWI700752B (zh) 2020-08-01
US10283461B1 (en) 2019-05-07
US10964650B2 (en) 2021-03-30
US20200135665A1 (en) 2020-04-30
US20190259714A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
US11676939B2 (en) Discrete polymer in fan-out packages
TWI598997B (zh) 具有堆疊通孔的重佈線
CN109585388B (zh) 具有带有腔体的TIV的InFO-POP结构
CN110416095B (zh) 封装件及其形成方法
CN111799228B (zh) 形成管芯堆叠件的方法及集成电路结构
KR102290153B1 (ko) Info 구조물 및 그 형성 방법
TW201921526A (zh) 封裝體及其製造方法
CN112017971B (zh) 集成电路器件的封装件及其形成方法
US20240136298A1 (en) InFO-POP Structures with TIVs Having Cavities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant