WO1999035690A1 - Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement - Google Patents

Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement Download PDF

Info

Publication number
WO1999035690A1
WO1999035690A1 PCT/DE1998/003549 DE9803549W WO9935690A1 WO 1999035690 A1 WO1999035690 A1 WO 1999035690A1 DE 9803549 W DE9803549 W DE 9803549W WO 9935690 A1 WO9935690 A1 WO 9935690A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor chip
metallization
adhesive layer
rewiring
semiconductor
Prior art date
Application number
PCT/DE1998/003549
Other languages
English (en)
French (fr)
Inventor
Thies Janczek
Günter TUTSCH
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO1999035690A1 publication Critical patent/WO1999035690A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Definitions

  • the invention relates to a method for producing a semiconductor component and a semiconductor component which consists of a semiconductor chip structured on one side with contact pads and component contacts, the connection between the contact pads of the semiconductor chip and the device being connected by means of a rewiring film on the structured side of the semiconductor chip Component contacts is made.
  • BGA ball grid array
  • a BGA with a pitch of 1.0 mm and a ball diameter of around 0.6 mm are common today. With a housing dimension of 50 mm * 50 mm (pitch 1.0 mm), up to 2,400 component contacts can be accommodated on the semiconductor component.
  • a variant of a ball grid array is the so-called tape BGA.
  • This uses a polyimide film (tape) metallized on both sides, which contains conductor tracks and pad structure for a flipchip process on the top.
  • the structure for the connections of the balls is located on the underside.
  • the disadvantage of this design is the high cost of the flip chip process.
  • the so-called FlexPac is based on the principle of tape BGA.
  • the structured side of a semiconductor chip has a large number of so-called aluminum pads.
  • the aluminum pads are electrolytically nickel-plated. After further treatment of the nickel metalization with a gold plating, the semiconductor chip could be electrically contacted on a substrate.
  • connection grid of the contact pads on the semiconductor chip is too fine for a soldering process
  • a flexible rewiring foil which consists of a poly mid foil with applied copper conductor tracks, is stuck on the structured side.
  • the rewiring film has cutouts on the side of the polyimide film, through which the component contacts can be introduced.
  • the rewiring foil has created an easy-to-process connection grid.
  • the conductor tracks of the rewiring film establish the electrical connection between the component contacts and the contact pads of the semiconductor chip.
  • the redistribution foil is attached to the semiconductor chip by means of an adhesive. In a further process step, the electrical contacts between the conductor tracks and the contact pads of the semiconductor chip are produced.
  • Fuses serve to provide a semiconductor chip with its intended storage capacity. Fuses are metallized conductor tracks that are cut by a laser if necessary or, due to their tapered shape, are destroyed by a targeted current flow.
  • the too future connection spots consist of aluminum pads, on which a nickel metal isarion with a gold coating is applied in a galvanizing process. In a further electroplating process, a combination of gold and tin is applied (so-called gold-tin alloy). After the gold-zinc soldering, an adhesive drop is applied to the structured chip surface, the contact pads and fuses being located under the adhesive drop. For a defined external contact, the contact pads are rewired on the semiconductor chip. The rewiring is carried out using a flexible tape consisting of three layers. The top layer is a tape made of polyimide, which has cutouts at the points of the component contacts. The second layer is an adhesive layer, the third layer consists of copper conductor tracks.
  • the side of the redistribution foil that has the conductor tracks is applied to the semiconductor chip.
  • the adhesive located above the contact pads is printed aside by the tape. This ensures an even distribution of the adhesive over the chip surface.
  • the conductor tracks of the redistribution foil are arranged such that they take over an electrical connection between the contact pads of the semiconductor chip and the balls located in the recesses of the polyimide foil, which represent the component contacts.
  • a device generates a necessary pressure at the points on the contact pads of the semiconductor chip above which the conductor tracks of the rewiring film are located, which pressure prints a conductor track on a contact pad.
  • a targeted laser beam from the device onto the contact pad ensures that the copper of the conductor tracks of the rewiring foil is firmly connected to one another with the gold-tin layer of the contact pad. After all the contact pads on the semiconductor chip have melted together with the respective copper conductor tracks, the semiconductor chip is brought to the hardening of the adhesive with rewiring foil. After hardening, the Sollerballs are left in the recesses left on the rewiring foil stanchions and firmly connected to each other with the other ends of the conductor tracks.
  • Nickel metallization e.g. metal fuses separated by laser again and become electrically conductive again, which is detrimental to the desired storage capacity.
  • the metal fuses had to be separated again after the drop of adhesive had been applied to the semiconductor chip. This additional manufacturing step is labor intensive and costly.
  • EP 0 769 812 A2 describes a semiconductor component which is designed as a so-called chip-size package (CSP).
  • CSP chip-size package
  • This has a semiconductor chip provided with contact pads and a carrier tape made of an organic and insulating material and provided with a structured metallization, which are adhesively connected to one another.
  • the carrier tape takes on the task of rewiring the electrical connections of the semiconductor chip in a desired manner.
  • through-contacts provided with metals are provided in the carrier tape, these being provided both at locations of the actual electrical external connections and directly at locations below the contact pads of the semiconductor chip, in order to establish an electrical connection between the metallization of the carrier tapes and the contact pads to be able to manufacture the semiconductor chip.
  • a method for producing such a semiconductor component is described.
  • Database, INSPEC on STN, AN 98: 6010650 describes a further method for producing a chip-size package, a three-layer tape made of gold-coated copper being provided for rewiring the contact pads of the semiconductor chip an adhesive layer is connected to the semiconductor chip.
  • the electrical connection of the contact pads and the rewiring stack is accomplished by a laser bond process.
  • the object of the present invention is therefore to further develop the previously described production method or semiconductor component such that metal fuses can be used in the semiconductor component.
  • the invention is based on the idea that for the production of a semiconductor component which consists of a semiconductor chip with a first structured metallization on a surface, which is covered by passivation and is introduced into the openings, which form potential separation points and connection spots.
  • a semiconductor component which consists of a semiconductor chip with a first structured metallization on a surface, which is covered by passivation and is introduced into the openings, which form potential separation points and connection spots.
  • At least one separation point is created by opening the first metallization.
  • the entire surface of the semiconductor chip is then provided with an adhesive layer, the adhesive layer being applied to the structured side of the semiconductor chip.
  • the adhesive layer is characterized by the fact that it is photosensitive and photostructurable.
  • the adhesive layer is masked in such a way that it can be etched away at locations where the passivation has the openings, the metallization not forming any separation locations at these locations.
  • the application of adhesive has already achieved a protective layer on the structured side of the semiconductor chip right from the start.
  • the fact that the adhesive layer is photosensitive and structurable means that the adhesive layer can be etched away precisely at the points at which contact pads are provided for external contacting of the semiconductor chip. The disconnected points, on the other hand, remain covered under the adhesive layer serving as a protective layer during the galvanic application of intermediate contacts.
  • the intermediate contacts are applied at the locations of the openings on the first metallization, which are provided as contact pads.
  • rewiring is applied to the semiconductor chip, which has a second structured metallization on a carrier material.
  • the carrier material consists, for example, of a polyimide film into which cutouts are made.
  • a second metallization layer for example conductor tracks, is applied to one side of the carrier material, which ensures that the intermediate contacts are connected to the component contacts located in the cutouts of the carrier material.
  • the rewiring is firmly connected to the semiconductor chip by heating the adhesive layer.
  • a metallurgical connection is created between the intermediate contacts of the semiconductor chip and the second metallization of the rewiring.
  • the adhesive layer between the rewiring and the semiconductor chip can be cured.
  • the component contacts are then applied to contact areas of the rewiring.
  • the component contacts can be balls, for example, the contact blades are recesses in the support material of the rewiring.
  • the advantages of the manufacturing process described lie in the properties of the adhesive layer to be applied: at room temperature, the adhesive layer has a fixed consistency, and thus forms a protective layer of the structured semiconductor chip surface.
  • the melting point of the film is above the maximum temperature which occurs in all production steps and which are passed through after the adhesive layer has been applied.
  • the adhesive layer is photostructurable and etchable, it can be applied to the semiconductor chip before the intermediate contacts are applied at wafer level. This means that the potential separation points have already been severed before the adhesive layer is applied to the semiconductor chip.
  • the cutting when using metal fuses is carried out, for example, by targeted laser bombardment. Since the adhesive layer is made on the basis of polyimide, inexpensive production is possible.
  • Figure 2 shows a semiconductor chip in cross section with a
  • FIG. 3 shows a semiconductor chip in cross section with an adhesive layer applied to the entire surface of the structured side of the semiconductor chip
  • FIG. 4 shows a semiconductor chip in cross section with an etched adhesive layer at locations of passivation openings, in which the first metallization does not
  • FIG. 5 shows a semiconductor chip in cross section, in which intermediate contacts are attached to the etched points on the first metallization
  • FIG. 7 shows a semiconductor component according to the invention in cross section.
  • FIG. 1 shows a semiconductor chip 1 consisting of a first structured metallization 2, 11 on a surface of the semiconductor chip 1, which is covered by a passivation 3, the passivation 3 having a multiplicity of openings 14.
  • the exposed first metallization 2, 11 can represent both a potential separation point 11 and a contact pad 2, which is used for the further electrical contacting.
  • FIG. 2 shows in cross section the semiconductor chip 1 after the next production step, in which the potential separation 11 have been generated, for example, by means of a targeted laser beam in order to give the semiconductor cnip its predefined storage capacity.
  • the potential separation 11 have been generated, for example, by means of a targeted laser beam in order to give the semiconductor cnip its predefined storage capacity.
  • the first metallizations 2, 11 provided as contact pad 2 are not processed.
  • FIG. 3 shows the next manufacturing step for manufacturing a semiconductor component.
  • a semiconductor chip 1 is shown in cross section, on the structured upper side, which has a multiplicity of contact pads 2 and a multiplicity of separation points 11, is applied over the entire surface with an adhesive layer 7. It is possible to apply the adhesive layer 7 to the wafer after the front end has been produced. This can be done, for example, in the known “spin coat” method, the wafer rotating on a device and the liquid adhesive being applied to the rotating wafer, the adhesive layer 7 spreading from the center of the wafer to the edge region thereof due to the rotation In order to be able to apply the adhesive by means of spmcoating, the adhesive must be in a liquid, heated form.
  • the adhesive layer 7 has the property that it has a firm and non-sticky consistency at room temperature. The adhesive layer 7 therefore protects the structured surface of the semiconductor chip 1.
  • the adhesive layer 7 is masked and structured phototechnically. 7 Then parts of the adhesive layer 7 are etched away. The adhesive layer 7 is etched away at the points at which the openings 14 m of the passivation 3 are located, the first metallization 2, 11 underneath not representing a separation point 11 at these points.
  • FIG. 4 shows a semiconductor chip 1 in which the adhesive layer 7 has been photomasked and parts of the adhesive pushes 7 are etched away.
  • the openings 14 in the passivation 3 are accessible according to which the contact pads 2 form on the surface of the semiconductor chip 1 m of the first metallization 2, 11.
  • the separation points 11 also lie under the adhesive layer 7 after the etching process.
  • the adhesive layer 7 serves as a protective layer on the upper side of the semiconductor chip 1.
  • FIG. 5 shows the semiconductor chip 1 in cross section, intermediate contacts 4 having been applied to the contact pads 2 by means of a galvanic process.
  • the intermediate contacts 4 have about the same height as the surrounding protective layer 7.
  • the adhesive layer 7 prevents the separation points 11 from growing together in the electroplating process.
  • FIG. 6 shows such a rewiring 12.
  • the rewiring 12 consists of a carrier material 8, an adhesive layer 5 and a second metallization 6.
  • the second metallization 6 is, for example, in the form of conductor tracks which, after the rewiring 12 and the semiconductor chip 1 have been joined together to ensure that
  • the carrier 8 has a plurality of cutouts 10.
  • the rewiring 12 is applied to the structured side of the semiconductor chip 1 in such a way that the one ends of the second metallization 6 are located above the intermediate contacts 4.
  • the adhesive layer 7 By heating the adhesive layer 7, the adhesive is liquefied and adhesive, a connection of the rewiring 12 to the semiconductor chip 1 being made possible.
  • the next manufacturing step establishes a metallurgical connection between the intermediate contacts 4 and the second metallization 6 of the rewiring 12. This can be done, for example, by a device which exerts a slight pressure on the rewiring 12 at the points of the intermediate contacts 4 in order to establish a mechanical connection between the second metallization 6 and the intermediate contact 4, the device having a laser, the energy of which m the intermediate contacts 4 and the second metallization 6 is implemented.
  • the desired solid metallurgical connection takes place through the heating of intermediate contacts 4 and second metallization 6.
  • a plurality of intermediate contacts 4 are metallurgically connected to the second metallizations 6 by means of simultaneously operating laser devices. After all the intermediate contacts 4 located on the semiconductor chip 1 have been metallurgically connected to the respective metallization 6 of the rewiring 12, the adhesive layer 7 is cured. In the last manufacturing step, the component contacts 9 are applied to the contact areas 13, which are located on the rewiring 12. In the figure, the carrier material 8 of the rewiring 12 has cutouts 10, which the component contacts, for example game balls, are introduced and with the second Metalli ⁇ tion 6, for example by means of sounding electrically and mecha nically ⁇ be connected.
  • the separation points can be designed as so-called metal fuses.
  • Metal fuses have the property that if they are not coated with a protective layer, they become electrically conductive again in an electroplating process.
  • Metal fuses are, however, mandatory for semiconductor components which are designed as memory chips, since, in contrast to polyfuses, they require considerably less space. A semiconductor chip can therefore be produced more cheaply with metal fuses.
  • the manufacturing process can be carried out in both parts at the wafer level. This brings with it cost advantages in manufacturing.
  • the semiconductor layer is protected from mechanical damage by the adhesive layer applied at a very early stage of manufacture. This brings further cost advantages, since the reject rate can be reduced considerably.
  • the semiconductor chips can be separated after each of the process steps described. However, it is particularly advantageous if the semiconductor chips are separated from the wafer only after the rewiring and the metallurgical connection of the intermediate contacts and the second metallization of the intermediate contacts have been applied, since particularly efficient production is then ensured.
  • FIG. 7 shows in cross section a completed semiconductor component according to the invention.
  • the semiconductor component consists of the semiconductor chip 1, on the top of which there is a first metallization 2, 11, over which a passivation 3 is applied.
  • the passivation 3 has the openings 14 at the location of the first metallization 2, 11. If the first metallizations 2, 11 are designed as contact pads 2, the metallization 2, 11 has intermediate contacts measure 4.
  • the adhesive layer 7 is located in the opening 14 over the entire surface of the structured side of the semiconductor chip 1.
  • the adhesive layer 7 provides the connection between the rewiring 12 and the semiconductor chip 1 for sure.
  • the rewiring 12 consists of the carrier material 8, which has cutouts 10 in which the component contacts 9 are introduced.
  • the carrier material 8 can consist, for example, of a flexible polyimide foil, while the second metallization 6 consists of a copper foil.
  • the component contacts 9 are designed as balls.
  • the firm connection between rewiring 12 and semiconductor chip 1 is ensured by heating the adhesive layer 7. Due to the heating of the adhesive layer 7, the adhesive liquefies and is printed by the pressure exerted by the rewiring 12 on the semiconductor chip 1 m locations that may have arisen, for example, by the etching.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Es wird ein Verfahren zum Herstellen eines Halbleiterbauelements vorgeschlagen, wobei das Halbleiterbauelement aus einem Halbleiterchip mit einer ersten strukturierten Metallisierung an einer Oberfläche besteht, wobei diese durch eine Passivierung, die Öffnungen aufweist, abgedeckt ist. Die durch die Öffnungen freigelegten Metallisierungen können Kontaktpads oder Trennstellen darstellen. Auf die Oberseite des strukturierten Halbleiterchips wird eine Klebeschicht ganzflächig aufgebracht, wobei die Trennstellen in der ersten Metallisierung des Halbleiterchips von der Klebeschicht abgedeckt sind.

Description

Beschreibung
Verfanren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes und ein Halbleiterbauelement, das aus einem einseitig strukturierten Halbleiterchip mit Kontaktpads und Bauelementkontakten besteht, wobei mittels einer Umver- drahtungsfolie auf der strukturierten Seite des Halbleiter- chips die Verbindung zwischen den Kontaktpads des Halbleiter- chips und den Bauelementkontakten hergestellt wird.
Es existiert eine Vielzahl von unterschiedlichen Gehause- bauformen, die verschieden groß sind und eine unterschiedliche Anzahl an ..Anschlüssen aufweisen. Um bei der Bauformentwicklung der stetig steigenden Anzahl der Bauelementkontakte gerecht zu werden, sind immer feinere Beinchenabstande entwickelt worden. Eine wirtschaftliche Montage auf einer Flach- baugruppe ist jedoch ab einem Raster von 0,3 mm nicht mehr gegeben. Als Alternative bietet sich hier das Ball-Grid-Array (BGA) an.
Bei einem BGA sind heute Raster von 1,0 mm bei einem Ball- durchmesser von rund 0,6 mm üblich. Bei einem Gehausemaß von 50 mm * 50 mm (Rastermaß 1,0 mm) können bis zu 2.400 Bauelementkontakte auf dem Halbleiterbauelement untergebracht werden .
Eine Variante eines Ball-Grid-Array stellt das sogenannte Ta- pe-BGA dar. Dieses benutzt als Substrat eine beidseitig metallisierte Polyimid-Folie (Tape) , die auf der Oberseite Leiterbahnen und Padstruktur für einen Flipchip-Prozeß enthalt. Auf der Unterseite befindet sich die Struktur für die An- Schlüsse der Balls. Nachteilig bei dieser Bauform sind die hohen Kosten des Flipchip-Prozesses . Das sogenannte FlexPac baut auf αem Prinzip des Tape-BGA auf. Die strukturierte Seite eines Halbleiterchips weist eine Vielzahl an sogenannten Aluminiumpads auf. Die Alumimumpads werden auf galvanischem Wege stromlos vernickelt. Nach einer weiteren Behandlung der Nickeimetallisierung mit einem Gold- uberzug konnte der Halbleiterchip auf einem Substrat elektrisch kontaktiert werden. Da das Anschlußraster der Kontaktpads auf dem Halbleiterchip jedoch für einen Lotprozeß zu fein ist, ist auf der strukturierten Seite eine flexible Um- verdrahtungsfolie, die aus einer Poly midfolie mit aufgebrachten Leiterbahnen aus Kupfer besteht, aufgeklebt. Die Um- verdrahtungsfolie weist auf der Seite der Polyimidfolie Aussparungen auf, m die die Bauelementkontakte eingebracht werden können. Durch die Umverdrahtungsfolie ist ein leicht zu verarbeitendes .Anschlußraster entstanden. Die Leiterbahnen der Umverdrahtungsfolie stellen die elektrische Verbindung zwischen den Bauelementkontakten und den Kontaktpads des Halbleiterchips her. Die Umverdrahtungsfolie ist mittels eines Klebers auf dem Halbleiterchip befestigt. In einem weite- ren Prozeßschritt werden die elektrischen Kontakte zwischen den Leiterbahnen und den Kontaktpads des Halbleiterchips hergestellt.
Im folgenden wird das Fertigungsverfahren für ein BGA- Halbleitergehause nach dem Beispiel des FlexPac beschrieben. Nach der Beendigung der Frontendfertigung weist der Halbleiterchip eine Vielzahl an Aussparungen auf, m denen nachfolgend die zukunftigen Kontaktpads sowie sogenannte Fuses ausgebildet sind. Fuses dienen dazu, einem Halbleiterchip seine vorgesehene Speicherkapazität zu verschaffen. Fuses sind metallisierte Leiterbahnen, die falls notwendig von einem Laser zertrennt werden oder aber aufgrund ihrer verj ngten Form durch einen gezielten Stromfluß zerstört werden. Man unterscheidet zwischen zwei Arten von Fuses: den sogenannten Po- lyfuses und den Metallfuses. Polyfuses werden bei Speicher- halbleiterchips mit einer Große von < 64 M eingesetzt. Diese verhalten sich bei einem galvanischen Prozeß neutral. Die zu- künftigen Anschlußflecken bestehen aus Aluminiumpads, auf die in einem Galvanisierprozeß eine Nickelmetallisarion mir einem Golduberzug aufgebracht wird. In einem weiteren Galvanisierprozeß wird eine Verbindung aus Gold und Zinn aufgebracht (sog. Gold-Zmn-Soldenng) . Nach dem Gold-Zmn-Soldenng wird auf die strukturierte Chipoberflache ein Klebetropfen aufgebracht, wobei die Kontaktpads und Fuses unter αem Klebetropfen liegen. Für eine definierte Außenkontaktierung werden die Kontaktpads auf dem Halbleiterchip umverdrahtet. Die Umver- drahtung wird über ein flexibles Tape, das aus drei Lagen besteht, vorgenommen. Die oberste Lage ist ein Tape aus Polyi- mid, das an den Stellen der Bauelementkontkakte Aussparungen aufweist. Die zweite Lage ist eine Klebeschicht , die dritte Lage besteht aus Leiterbahnen aus Kupfer. Die Umverdrahtungs- folie wird mit der Seite, die die Leiterbahnen aufweist, auf den Halbleiterchip aufgebracht. Beim Aufbringen der Umverdrahtungsfolie wird der über den Kontaktpads befindliche Kleber vom Tape beiseite gedruckt. Hierdurch ist eine gleichmäßige Verteilung des Klebers über der Chipoberflache sicherge- stellt. Die Leiterbahnen der Umverdrahtungsfolie sind so angeordnet, daß diese eine elektrische Verbindung zwischen den Kontaktpads des Halbleiterchips und den m den Aussparungen der Polyimidfolie befindlichen Balls, die die Bauelementkontakte darstellen, übernehmen. Durch eine Vorrichtung wird an den Stellen der Kontaktpads des Halbleiterchips, über denen sich die Leiterbahnen der Umverdrahtungsfolie befinden, ein notwendiger Druck erzeugt, der eine Leiterbahn auf einen Kon- taktpad druckt. Durch einen gezielten Laserstrahl der Vorrichtung auf den Kontaktpad wird dafür Sorge getragen, daß das Kupfer der Leiterbahnen der Umverdrahtungsfolie mit der Gold-Zinn-Schicht des Kontaktpads fest miteinander verbunden wird. Nach dem Verschmelzen aller auf dem Halbleiterchip befindlichen Kontaktpads mit den jeweiligen Kupferleiterbahnen wird der Halbleiterchip mit Umverdrahtungsfolie zum Ausharten des Klebers gebracht. Nach dem Ausharten werden die Sollerballs m die auf der Umverdrahtungsfolie freigelassen Ausspa- rungen eingebracnt und mit den anderen Enαen der Leiterbahnen fest miteinander verbunden.
Der Nachteil des beschriebenen Fertigungsverfahrens besteht darin, daß nach diesen Verfahren nur Speicherchips < 64M gefertigt werden können, da diese mit Polyfuses hergestellt werden. Bei der Verwendung von Metallfuses, die bei der Herstellung von Speicherbausteinen > 64M eingesetzt werden sollen, ist dieses Verfahren nicht anwendbar. Bedingt durch die Nickelmetallisation der Aluminiumpads wachsen die vor der
Nickelmetallisation z.B. mittels Laser aufgetrennten Metallfuses wieder zusammen und werden wieder elektrisch leitend, was der gewünschten Sollspeicherkapazitat abträglich ist. Das Auftrennen der Metallfuses mußte folglich erneut nach dem Aufbringen des Klebertropfens auf den Halbleiterchip erfolgen. Dieser zusätzliche Fertigungsschritt ist arbeitsintensiv und kostentrachtig.
In der EP 0 769 812 A2 ist ein Halbleiterbauelement, das als sogenanntes Chip-Size-Package (CSP) ausgeführt ist, beschrieben. Dieses weist einen mit Kontaktpads versehenen Halbleiterchip und ein mit einer strukturierten Metallisierung versehenes Tragertape aus einem organischen und isolierenden Material auf, die klebend miteinander verbunden werden. Das Tragertape übernimmt die Aufgabe, die elektrischen Anschlüsse des Halbleiterchips auf eine gewünschte Weise umzuverdrahten. Zu diesem Zweck sind mit Metallen versehene Durchkontaktie- rungen im Tragertape vorgesehen, wobei diese sowohl an Stellen der eigentlichen elektrischen externen .Anschlüsse als auch direkt an Stellen unterhalb der Kontaktpads des Halbleiterchips vorgesehen sind, um eine elektrische Verbindung zwischen der Metallisierung des Tragertapes und den Kontaktpads des Halbleiterchips herstellen zu können. Weiterhin ist ein Verfahren zum Herstellen eines derartigen Halbleiterbauele- mentes beschrieben. In "Datenbank, INSPEC auf STN, AN 98: 6010650" ist ein weiteres Verfahren zum Herstellen für ein Chip-Size-package beschrieben, wobei zur Umverdrahtung der Kontaktpads des Halbleiterchips ein dreilagiges Tape aus Gold-beschichtetem Kup- fer vorgesehen ist, das über eine Klebeschicht mit dem Halbleiterchip verbunden ist. Die elektrische Verbindung der Kontaktpads und des Umverdrahtungstapes wird durch einen Laserbond-Prozeß bewerkstelligt.
Die Aufgabe der bestehenden Erfindung besteht deshalb dann, das zuvor beschriebene Herstellungsverfahren bzw. Halbleiterbauelement so weiter zu entwickeln, daß im Halbleiterbauelement Metallfuses eingesetzt werden können.
Die Aufgabe wird durch die Schritte des Patentanspruchs 1 bzw. Mit den Mitteln des Patentanspruchs 3 gelost.
Eine Weiterbildung ist im Unteranspruch 2 ausgeführt.
Der Erfindung liegt der Gedanke zu Grunde, daß zur Herstellung eines Halbleiterbauelementes, das aus einem Halbleiterchip mit einer ersten strukturierten Metallisierung an einer Oberflache besteht, die durch eine Passivierung abgedeckt ist und in die Offnungen eingebracht sind, die potentielle Trenn- stellen und Anschlußflecken bilden. In der zumindest einen
Öffnung wird zumindest eine Trennstelle durch Auftrennen der ersten Metallisierung erzeugt. Anschließend wird der Halbleiterchip ganzflachig mit einer Klebeschicht versehen, wobei die Klebeschicht auf der strukturierten Seite des Halbleiter- chips aufgebracht wird. Die Klebeschicht zeichnet sich dadurch aus, daß sie photosensitiv und photostruktunerbar ist. Die Klebeschicht ist dabei so maskiert, daß sie an Stellen, an denen die Passivierung die Offnungen aufweist, wobei die Metallisierung an diesen Stellen keine Trennstellen bildet, weggeatzt werden kann. Der Vorteil beim Auftragen der Klebeschicht nach dem Auftrennen der potentiellen Trennstellen besteht darin, daß dieser bereits nach der Frontendfertigung, m denen Halbleitercmps noch im Waferverounα vorliegen, aufgetragen werden kann. Aufgrund dieser Tatsache ist eine kostengünstige und einfache Herstellung dieses Fertigungs¬ schritts möglich. Weiterhin ist durch den Kleberauftrag be- reits von Beginn an eine Schutzschicht auf der strukturierten Seite des Halbleiterchips erzielt. Dadurch, daß die Klebeschicht photosensitiv und strukturierbar ist, kann die Kleoe- schicht genau an den Stellen weggeatzt werden, an denen Kontaktpads zur externen Kontaktierung des Halßleiterchips vor- gesehen sind. Die bereits aufgetrennten Trennstellen hingegen bleiben unter der als Schutzschicht dienenden Klebeschicht beim galvanischen Aufbringen von Zwischenkontakten bedeckt. An den Stellen der Offnungen an der ersten Metallisierung, die als Kontaktpads vorgesehen sind, werden m einem weiteren Schritt die Zwischenkontakte aufgebracht. Um ein vorgegebenes Anschlußraster des Halbleiterbauelementes zu erzielen, wird auf dem Halbleiterchip eine Umverdrahtung aufgebracht, die eine zweite strukturierte Metallisierung auf einem Tragermaterial aufweist.
Das Tragermaterial besteht zum Beispiel aus einer Polyimidfo- lie, in die Aussparungen eingebracht sind. Auf der einen Seite des Tragermaterials wird eine zweite Metallisierungs- schicht, zum Beispiel Leiterbahnen, aufgebracht, die dafür sorgt, daß die Zwischenkontakte mit den m den Aussparungen des Tragermaterials befindlichen Bauelementkontakten verbunden werden. Durch Erwarmen der Klebeschicht wird die Umverdrahtung fest mit dem Halbleiterchip verbunden. In einen weiterem Herstellungsschritt wird eine metallurgische Verbindung zwischen den Zwischenkontakten des Halbleiterchips und der zweiten Metallisierung der Umverdrahtung erzeugt. Dies kann beispielsweise durch eine Vorrichtung geschehen, die an Stellen der Zwischenkontakte einen Druck zwischen Zwischenkontakt und Metallisierung der Umverdrahtung erzeugt und durch einen gezielten Laserstrahl für eine Erwärmung an der Verbindungsstelle der zweiten Metallisierung und dem Zwischenkontakt sorgt. Ist die Vorrichtung m der Lage, mittels einer Infra- rotsensor r. die umgesetzte Energie in der Verbindung z ^ regi¬ strieren, so kann die Zeitdauer der gezielten Laserstran es genau geregelt werden. Es ist jederzeit denkbar, daß gleicn- zeitig mehrere Verbindungen durch mehrere Laservorrichtungen hergestellt werden können. Dies erlaubt eine sehr schnel-e und hocheffiziente Umverdrahtung. Im Gegensatz zu einem Fiip- Chip-Verfahren ist diese Verbindungstechnik Kostengünstiger. Nach dem metallurgischen Verbinden aller Zwischenkontakte mit den jeweiligen Metallisierungen der Umverdrahtung kann die Kleberschicht zwischen der Umverdrahtung und dem Halbleiterchip ausgehartet werden. Anschließend werden die Bauelementkontakte auf Kontaktflachen der Umverdrahtung aufgebracht. Die Bauelementkontakte können zum Beispiel Balls sein, die Kontaktflacnen sind Aussparungen m dem Tragermaterial der Umverdrahtung.
Die Vorteile des beschriebenen Fertigungsverfahrens liegen in den Eigenschaften der aufzubringenden Klebeschicht: bei Raumtemperatur besitzt die Klebeschicht eine feste Konsi- stenz, sie bildet somit eine Schutzschicht der strukturierten Halbleiterchipoberflache . Der Schmelzpunkt der Folie hingegen liegt über der bei allen Herstellungsschritten maximal auftretenden Temperatur, die nach dem Aufbringen der Klebeschicht durchlaufen werden. Dadurch, daß die Klebeschicht photostrukturierbar und atzbar ist, kann sie bereits vor αem Aufbringen der Zwischenkontakte auf Waferlevel auf den Halbleiterchip aufgebracht werden. Dies bedingt, daß die potentiellen Trennstellen bereits vor dem Aufbringen der Klebeschicht auf dem Halbleiterchip durchtrennt worden sind. Die Durchtrennung beim Einsatz von Metallfuses erfolgt beispielsweise durch einen gezielten Laserbeschuß. Da die Klebeschicht auf Polyimidbasis hergestellt wird, ist eine kostengünstige Fertigung möglich.
Die Erfindung wird anhand folgender Figuren naher erläutert. Es zeigen: Fiσar 1 einen Halbleiterchip im Querschnitt mit Offnungen m der Passivierung und der darunter .befindlichen ersten Metallisierung,
Figur 2 einen Halbleiterchip im Querschnitt mit einer
Trennstelle durch Auftrennen der ersten Metallisierung,
Figur 3 einen Halbleiterchip im Querschnitt mit einer ganzflachig aufgetragenen Klebeschicht auf der strukturierten Seite des Halbleiterchips,
Figur 4 einen Halbleiterchip im Querschnitt mit geatzter Klebeschicht an Stellen von Offnungen der Passi- vierung, m der die erste Metallisierung keine
Trennstelle aufweist,
Figur 5 einen Halbleiterchip im Querschnitt, bei dem an den geatzten Stellen auf der ersten Metallisie- rung Zwischenkontakte angebracht sind,
Figur 6 eine Umverdrahtung im Querschnitt und
Figur 7 ein erfmdungsgemaßes Halbleiterbauelement im Querschnitt.
Figur 1 zeigt einen Halbleiterchip 1 bestehend aus einer ersten strukturierten Metallisierung 2,11 an einer Oberflache des Halbleiterchips 1, die durch eine Passivierung 3 abge- deckt ist, wobei die Passivierung 3 eine Vielzahl an Offnungen 14 aufweist. Die freigelegte erste Metallisierung 2,11 kann sowohl eine potentielle Trennstelle 11 als auch ein Kon- taktpad 2, das für die weitere elektrische Kontaktierung verwendet wird, darstellen.
Figur 2 zeigt im Querschnitt den Halbleiterchip 1 nach dem nächsten Herstellungsschntt, bei dem die potentiellen Trenn- stellen 11 zurr Beispiel mittels einen gezielten Laserstrahls erzeugt worden sind, um dem Halbleiter cnip seine vorgegebene Speicherkapazität zu verpassen. In der Figur ist nur eine aufgetrennte Trennstelle 11 dargestellt, es ist jedoch jeder- zeit denkbar, daß eine Vielzahl an Trennstellen 11 unterbrochen ist. Die als Kontaktpad 2 vorgesehenen ersten Metallisierungen 2, 11 werden nicht bearbeitet.
Figur 3 zeigt den nächsten Herstellungsschntt zum Fertigen eines Halbleiterbauelements . Es ist ein Halbleiterchip 1 im Querschnitt dargestellt, auf dessen strukturierte Oberseite, die eine Vielzahl an Kontaktpads 2 und eine Vielzahl an Trennstellen 11 aufweist, ganzflachig mit einer Klebeschicht 7 aufgebracht ist. Es besteht die Möglichkeit, die Klebe- Schicht 7 bereits nach der Frontendfertigung auf dem Wafer aufzutragen. Dies kann beispielsweise im bekannten „Spιncoat"-Verfahren geschehen, wobei der Wafer auf einer Vorrichtung rotiert und der in flussiger Form vorliegende Kleber auf den rotierenden Wafer aufgebracht wird, wobei die Klebeschicht 7 durch die Rotation sich vom Zentrum des Wafers zu dessen Randbereich hin verbreitet. Um den Kleber mittels Spmcoatmg auftragen zu können, muß der Kleber m flussiger, erwärmter Form vorliegen. Die Klebeschicht 7 weist die Eigenschaft auf, daß diese bei Raumtemperatur eine feste und nicht klebende Konsistenz besitzt. Die Klebeschicht 7 stellt deshalb einen Schutz der strukturierten Oberflache des Halbleiterchips 1 dar.
Im nächsten Schritt wird die Klebeschicht 7 phototechnisch maskiert und strukturiert. 7Anschlιeßend werden Teile der Klebeschicht 7 weggeatzt. Die Klebeschicht 7 wird an den Stellen weggeatzt, an denen sich die Offnungen 14 m der Passivierung 3 befinden, wobei die darunter liegende erste Metallisierung 2, 11 an diesen Stellen keine Trennstelle 11 darstellt.
Figur 4 zeigt einen Halbleiterchip 1, bei dem die Klebeschicht 7 photomaskiert wurde und wobei Teile der Klebe- schiebt 7 weggeatzt sind. Es sind die Offnungen 14 in der Passivierung 3 zuganglich gemac.it, die die Kontaktpads 2 auf der Oberflache des Halbleiterchips 1 m der ersten Metallisierung 2, 11 bilden. Die Trennstellen 11 liegen auch nach dem Atzprozess unter der Klebeschicht 7. Die Klebeschicht 7 dient m diesem Stadium des Herstellungsverfahrens als Schutzschicht der Oberseite des Halbleiterchips 1.
Figur 5 zeigt den Halbleiterchip 1 im Querschnitt, wobei auf die Kontaktpads 2 durch einen galvanischen Prozeß Zwischenkontakte 4 aufgebracht worden sind. Die Zwischenkontakte 4 haben dabei m etwa die gleiche Hohe wie die umgebende Schutzschicht 7. Durch die Klebeschicht 7 ist beim Galvanik- prozess ein Zusammenwachsen der Trennstellen 11 verhindert worden.
Um ein vorgegebenes Raster der Bauelementkontakte zu ermöglichen, wird der Halbleiterchip 1 mit einer Umverdrahtung 12 verbunden. Figur 6 zeigt eine derartige Umverdrahtung 12. Die Umverdrahtung 12 besteht aus einem Tragermaterial 8, einer klebenden Schicht 5 sowie einer zweiten Metallisierung 6. Die zweite Metallisierung 6 ist beispielsweise m Form von Leiterbahnen ausgeführt, die nach dem Zusammenfugen der Umverdrahtung 12 und des Halbleiterchips 1 dafür Sorge tragen, daß
die Zwischenkontakte 4 mit den Bauelementkonta ten 9 elek¬ trisch miteinander verbunden werden. In der dargestellten Figur weist das Trager aterial 8 eine Vielzahl an Aussparungen 10 auf. In den Aussparungen 10 bildet die zweite Metallisie- rung 6, die beispielsweise m Form von den Leiterbahnen vorliegt, an einem Ende Kontaktflachen 13, auf die die Bauelementkontakte 9, die beispielsweise als Balls ausgeführt sein können, eingebracht werden. Das Aufbringen der Umverdrahtung 12 auf die strukturierte Seite des Halbleiterchips 1 findet dergestalt statt, daß die einen Enden der zweiten Metallisierung 6 sich über den Zwischenkontakten 4 befinden.
Durch Erwarmen der Klebeschicht 7 wird der Kleber verflüssigt und klebend, wobei eine Verbindung der Umverdrahtung 12 mit dem Halbleiterchip 1 ermöglicht ist. Der nächste Herstellungsschntt stellt eine metallurgische Verbindung zwischen dem Zwischenkontakten 4 und der zweiten Metallisierung 6 der Umverdrahtung 12 her. Dies kann beispielsweise durch eine Vorrichtung geschehen, die an Stellen der Zwischenkontakte 4 auf die Umverdrahtung 12 einen leichten Druck ausübt, um eine mechanische Verbindung zwischen der zweiten Metallisierung 6 und dem Zwischenkontakt 4 herzustellen, wobei die Vorrichtung einen Laser aufweist, dessen Energie m den Zwischenkontakten 4 und der zweiten Metallisierung 6 umgesetzt wird. Durch die Erwärmung von Zwischenkontakten 4 und zweiter Metallisierung 6 findet die gewünschte feste metallurgische Verbindung statt. Es ist denkbar, daß gleichzeitig mehrere Zwischenkontakte 4 mittels gleichzeitig arbeitender Laservorrichtungen metallurgisch mit den zweiten Metallisierungen 6 verbunden werden. Nach dem alle auf dem Halbleiterchip 1 befindlichen Zwischenkontakte 4 mit der jeweiligen Metallisierung 6 der Umverdrahtung 12 metallurgisch verbunden wurden, wird die Klebeschicht 7 ausgehartet. Im letzten Herstellungsschntt werden die Bauelementkontakte 9 auf den Kontaktflachen 13, die sich auf der Umverdrahtung 12 befinden, aufgebracht. In der Figur weist das Tragermaterial 8 der Umverdrahtung 12 Aussparungen 10 auf, m die die Bauelementkontakte, zum Bei- spiel Balls, eingebracht werden und mit der zweiten Metalli¬ sierung 6 zum Beispiel mittels Lotung elektrisch und mecha¬ nisch verbunden werden.
Der Vorteil oes beschriebenen Fertigungsverfahren besteht darin, daß die Trennstellen als sogenannte Metallfuses ausgeführt sein können. Metallfuses weisen die Eigenschaft auf, daß diese, sofern sie nicht mit einer Schutzschicht überzogen sind, diese bei einem Galvanikprozess wieder elektrisch lei- tend werden. Metallfuses sind jedoch bei Halbleiterbauelemen- ten, die als Speicherchips ausgeführt sind, zwingend vorgesehen, da sie im Gegensatz zu Polyfuses wesentlich weniger Flache benotigen. Mit Metallfuses laßt sich ein Halbleiterchip deshalb kostengünstiger herstellen. Weiterhin laßt sich das Fertigungsverfahren zu beiden Teilen auf Waferlevel durchfuhren. Dies bringt Kostenvorteile bei der Fertigung mit sich. Weiterhin ist durch die m einem sehr frühen Fertigungsstadium aufgebrachte Kleberschicht der Halbleiterchip vor mechanischen Beschädigungen geschützt. Dies bringt weitere Kosten- vorteile mit sich, da die Ausschußquote erheblich reduziert werden kann. Die Halbleiterchips können theoretisch nach jedem der beschriebenen Verfahrensschritte vereinzelt werden. Besonders vorteilhaft ist es jedoch, wenn das Vereinzeln der Halbleiterchips aus dem Wafer erst nach dem Aufbringen der Umverdrahtung und der metallurgischen Verbindung von Zwischenkontakten und zweiter Metallisierung Zwischenkontakte geschieht, da dann eine besonders rationelle Fertigung gewährleistet ist.
Figur 7 zeigt im Querschnitt ein fertiggestelltes erfmdungs- gemaßes Halbleiterbauelement. Das Halbleiterbauelement besteht aus dem Halbleiterchip 1, auf dessen Oberseite sich eine erste Metallisierung 2, 11 befindet, über der eine Passivierung 3 aufgebracht ist. An dem Stellen der ersten Metalli- sierung 2, 11 besitzt die Passivierung 3 die Offnungen 14. Sofern die ersten Metallisierungen 2, 11 als Kontaktpad 2 ausgeführt sind, weist die Metallisierung 2, 11 Zwischenkon- takte 4 auf. An Stellen, denen die Metallisierung 2, 11 die potentiellen Trennstellen 11 darstellen, befindet sich m der Öffnung 14 die auf die strukturierte Seite des Halbleiterchips 1 ganzflachig aufgebrachte Klebeschicht 7. Die Klebe- schicht 7 stellt die Verbindung zwischen der Umverdrahtung 12 und dem Halbleiterchip 1 sicher. Die Umverdrahtung 12 besteht aus dem Tragermaterial 8, das Aussparungen 10 aufweist, in dem die Bauelementkontakte 9 eingebracht sind. Auf dem Tragermaterial 8 ist mittels eines Klebers 5 eine zweite Metal- lisierung 6, die die Form von Leiterbahnen aufweist, aufgebracht, wobei die zweite Metallisierung 6 die elektrische Verbindung zwischen den Bauelementkontakten 9 und den Zwischenkontakten 4 übernimmt. Weiterhin sind m der Figur metallurgische Verbindungen 15 dargestellt, die durch die Er- warmung von Metallisierung 6 und Zwischenkontakt 4 zum Beispiel durch einen gezielten Laserstrahl erzeugt sind, dargestellt. Das Tragermaterial 8 kann beispielsweise aus einer flexiblen Polyimidfolie bestehen, wahrend die zweite Metallisierung 6 aus einer Kupferfolie besteht. Die Bauelementkon- takte 9 sind als Balls ausgeführt. Die feste Verbindung zwischen Umverdrahtung 12 und Halbleiterchip 1 ist durch Erwärmung der Klebeschicht 7 sichergestellt. Durch die Erwärmung der Klebeschicht 7 verflüssigt sich der Kleber und wird durch den ausgeübten Druck der Umverdrahtung 12 auf den Halbleiter- chip 1 m Stellen gedruckt, die beispielsweise durch das Atzen entstanden sein können.

Claims
Patentansprüche
3. Halbleiterbauelement, bestehend aus einem Halbleiterchip (1) mit einer ersten strukturierten Metallisierung (2, ll1 an einer Oberflache, die durch eine Passivierung (3) teilweise abgedeckt ist, wobei die Passivierung (3) über eine Klebe¬ schicht (7) mit einer zweiten strukturierten Metallisierung (6) auf einem Tragermaterial (8) einer flexiblen Umverdrahtung (12) verbunden ist, wobei die erste (2, 11) und die zweite Metallisierung (6) über Zwischenkontakte (4) elektrisch verbunden sind, sowie mit der zweiten Metallisierung verbundenen Bauelementkontakten (9) dadurch gekennzeichnet, daß die erste strukturierte Metallisierung (2, 11) Trennstellen (11) aufweist, die von der Klebeschicht (7) abgedeckt sind.
4. Halbleiterbauelement, nach Patentanspruch 3, dadurch gekennzeichnet, daß die Klebeschicht (7) photosensitiv, strukturierbar und thermoplastisch ist und daß die Klebeschicht (7) auf Polyimidbasis hergestellt ist.
5. Halbleiterbauelement nach Patentanspruch 3 und 4, dadurch gekennzeichnet, daß die Klebeschicht (7) einen höheren Schmelzpunkt aufweist als die Herstellungsschritte d) bis k) aus Patentanspruch 1.
PCT/DE1998/003549 1998-01-09 1998-12-02 Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement WO1999035690A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19800566.0 1998-01-09
DE1998100566 DE19800566A1 (de) 1998-01-09 1998-01-09 Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement

Publications (1)

Publication Number Publication Date
WO1999035690A1 true WO1999035690A1 (de) 1999-07-15

Family

ID=7854226

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/003549 WO1999035690A1 (de) 1998-01-09 1998-12-02 Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement

Country Status (3)

Country Link
DE (1) DE19800566A1 (de)
TW (1) TW432551B (de)
WO (1) WO1999035690A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW434848B (en) * 2000-01-14 2001-05-16 Chen I Ming Semiconductor chip device and the packaging method
FR2828334A1 (fr) 2001-08-03 2003-02-07 Schlumberger Systems & Service Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts
DE10346460A1 (de) * 2003-10-02 2005-05-19 Infineon Technologies Ag Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses
DE10355586B4 (de) * 2003-11-28 2007-09-27 Infineon Technologies Ag Chip-on-Chip-Struktur und Verfahren zu deren Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602420A (en) * 1984-02-23 1986-07-29 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
EP0769812A2 (de) * 1995-10-19 1997-04-23 Nec Corporation Herstellungsart chipgrosser Halbleitergehäuse
US5698456A (en) * 1994-07-29 1997-12-16 Sgs-Thomson Microelectronics, Inc. Double mask hermetic passivation structure

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4602420A (en) * 1984-02-23 1986-07-29 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US5698456A (en) * 1994-07-29 1997-12-16 Sgs-Thomson Microelectronics, Inc. Double mask hermetic passivation structure
EP0769812A2 (de) * 1995-10-19 1997-04-23 Nec Corporation Herstellungsart chipgrosser Halbleitergehäuse

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
KASULKE P ET AL: "A low cost manufacturing process for a CSP-flexPAC/sup TM/", AREA ARRAY PACKAGING TECHNOLOGIES. WORKSHOP ON FLIP CHIP, CSP AND BALL GRID ARRAYS, PROCEEDINGS OF AREA ARRAY PACKAGING TECHNOLOGIES WORKSHOP ON FLIP CHIP AND BALL GRID ARRAYS, BERLIN, GERMANY, 17-19 NOV. 1997, 1997, Berlin, Germany, Fraunhofer Inst. Reliability & Microintegration, Germany, pages 83 - 89, XP002103035 *

Also Published As

Publication number Publication date
DE19800566A1 (de) 1999-07-15
TW432551B (en) 2001-05-01

Similar Documents

Publication Publication Date Title
DE69521954T2 (de) Herstellungsverfahren einer Halbleiterpackungsanordnung mit Chipumfang
EP0149232B1 (de) Halbleiterbauelement mit einem metallischen Sockel
DE69621863T2 (de) Halbleiteranordnung in der Grösse eines oder mehrerer Chips
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
EP1351298B1 (de) Method for producing a semiconductor wafer
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
WO1996016442A1 (de) Kernmetall-lothöcker für die flip-chip-technik
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
EP1412978A2 (de) Elektronisches bauteil mit einem kunststoffgehäuse und verfahren zu seiner herstellung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
WO1998026453A1 (de) Chip-modul sowie verfahren zu dessen herstellung
DE10240461A9 (de) Universelles Gehäuse für ein elektronisches Bauteil mit Halbleiterchip und Verfahren zu seiner Herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
EP1508166A2 (de) Elektronisches bauteil mit usseren fl chenkontakten un d verfahren zu seiner herstellung
DE10227342B4 (de) Verfahren zur Verbindung einer integrierten Schaltung mit einem Substrat und entsprechende Schaltungsanordnung
DE69722661T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10239318A1 (de) Umverdrahten von Kontaktstellen für integrierte Schaltungschips
WO1998016953A1 (de) Chipmodul sowie verfahren zur herstellung eines chipmoduls
WO1996020500A1 (de) Chipkontaktierungsverfahren
WO2024061689A1 (de) Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement
EP2067390B1 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
WO1999035690A1 (de) Verfahren zum herstellen eines halbleiterbauelementes und ein derart hergestelltes halbleiterbauelement
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102017102035A1 (de) Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
DE10252556B3 (de) Elektronisches Bauteil mit Außenkontaktelementen und Verfahren zur Herstellung einer Mehrzahl dieses Bauteils

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: KR

122 Ep: pct application non-entry in european phase