DE10355586B4 - Chip-on-Chip-Struktur und Verfahren zu deren Herstellung - Google Patents

Chip-on-Chip-Struktur und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE10355586B4
DE10355586B4 DE2003155586 DE10355586A DE10355586B4 DE 10355586 B4 DE10355586 B4 DE 10355586B4 DE 2003155586 DE2003155586 DE 2003155586 DE 10355586 A DE10355586 A DE 10355586A DE 10355586 B4 DE10355586 B4 DE 10355586B4
Authority
DE
Germany
Prior art keywords
chip
layer
photoimide
layers
photoimageable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE2003155586
Other languages
English (en)
Other versions
DE10355586A1 (de
Inventor
Mathias Racki
Thomas Theobald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2003155586 priority Critical patent/DE10355586B4/de
Publication of DE10355586A1 publication Critical patent/DE10355586A1/de
Application granted granted Critical
Publication of DE10355586B4 publication Critical patent/DE10355586B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials For Photolithography (AREA)

Abstract

Chip-on-Chip-Struktur, umfassend einen unteren Chip oder Basischip, einen oberen Chip oder Topchip und dazwischen angeordnete Schichten oder Teilschichten, wobei die Schichten oder Teilschichten eine Haftvermittlungsschicht (20) und darüber zwei Fotoimidschichten (30, 40) mit entsprechend variabler Schichtdicke darstellen, wobei die Fotoimidschichten (30, 40) unmittelbar übereinander und unmittelbar auf der Haftvermittlungsschicht (20) angeordnet sind.

Description

  • Die Erfindung betrifft eine Chip-on-Chip-Struktur und Verfahren zu deren Herstellung.
  • Hintergrund der Erfindung
  • Die Chip-on-Chip-Struktur stellt an sich keine besondere Entwicklungsherausforderung an die vorhandene Technologie dar. Jedoch ist die Montage der Chip-on-Chip-Struktur ein grundlegendes Problem.
  • Derartige Strukturen, bei denen ein Chip auf einem anderen angeordnet wird, haben den Vorteil, dass ein kleineres Gehäuse im Vergleich zur Chip-by-Chip (nebeneinander) Montage verwendet werden kann. Schwierigkeiten bereitet hierbei der mechanische Aufbau der Struktur, da der obere Chip gegenüber dem unteren Chip justiert, geklebt und gebonded werden muß, wobei den dazwischenliegenden Schichten für die Funktionsfähigkeit eine entscheidende Rolle zukommen kann. Nicht nur die Auswahl und die Zusammensetzung der Schichtmaterialien und deren Aufeinanderfolge, sondern auch deren Dicke haben eine Bedeutung.
  • Bei den aus dem Stand der Technik bekannten Chip-on-Chip-Strukturen wird auf der Basischip-Oberfläche eine „dicke" Nitridschicht als Haftvermittlungsschicht und ein Fotoimid abgeschieden. Diese Schichtenkombination wird als Pufferschicht zur Reduktion der mechanischen Belastungen des Topchips auf den Basischip benutzt. Ein Nachteil dieser Struktur ist, dass das ganzflächig abgeschiedene Siliziumnitrid durch den Einfluss von thermo-mechanischer Spannung („Stress") tiefe Risse bilden kann, und damit den Ausfall des Bausteins bewirkt. Diese thermo-mechanische Spannung wird durch die unterschiedlichen thermischen Ausdehnungskoeffizienten der verschiedenen Materialien im Package/auf dem Chip verursacht.
  • Auch wurde bereits festgestellt, dass eine ganzflächig abgeschiedene „dicke" Nitridschicht für Löttemperaturen von etwa 260°C nicht in Frage kommt, da diese praktisch nur bis zu einer Löttemperatur im Bereich von bis zu etwa 225°C verwendbar ist.
  • Ein ganzflächig abgeschiedenes Imid darf nicht beliebig dick sein, da die derzeitigen Padöffnungen für max. 5μm Imid beibehalten werden sollten. Wird die Imidschicht demnach dicker, muss das Pad vergrößert werden, da ansonsten der Bonder, der den Bonddraht mit dem Pad verbindet, auf das Fotoimid aufsetzt und es zu Bonddrahthaftungsproblemen kommt.
    •
  • Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, eine Chip-on-Chip-Struktur bereitzustellen, welche die oben angesprochenen Probleme nicht aufweist, d.h. im wesentlichen die Nitridrissproblematik vermeidet. Insbesondere soll hiermit auch die Montage von „Green packages" möglich sein, worunter ein von der Infineon Technologies AG speziell entwickeltes Chip-Gehäuse zu verstehen ist, das besonders den Anforderungen des Umweltschutzes gerecht wird, indem ökologisch unbedenkliche Materialien eingesetzt werden. Dieses Chip-Gehäuse erfüllt mit seiner blei- und halogenfreien Ausführung alle Kriterien eines umweltgerechten „Green"-Gehäuses.
  • Ferner soll ein Verfahren für die Herstellung der Chip-on-Chip-Strukturen bereitgestellt werden, wobei auch erhöhte Löttemperaturen, beispielsweise um etwa 260°C, zum Einsatz kommen sollten; zum Beispiel verlangen „Green packages" eine erhöhte Löttemperatur von etwa 260°C, statt den bisher eingesetzten 225°C.
  • Detaillierte Beschreibung der Erfindung
  • Die vorstehend geschilderte Aufgabe wird gelöst durch eine Chip-on-Chip-Struktur, umfassend einen unteren Chip oder Basischip, einen oberen Chip oder Topchip und dazwischen angeordnete Schichten oder Teilschichten, wobei die Schichten oder Teilschichten eine Haftvermittlungsschicht und darüber zwei Fotoimidschichten darstellen.
  • Die vorliegende Erfindung verzichtet daher gänzlich auf eine „dicke" Nitridschicht und umgeht somit die Nitridrissproblematik. Es ist gemäß der vorliegenden Erfindung somit nicht erforderlich, unter dem Topchip oder oberen Chip eine „dicke" Nitridschicht vorzusehen, da zwei Fotoimidschichten mit entsprechend variabler Schichtdicke vorhanden sind, welche die gewünschte Funktion erfüllen. Erfindungsgemäß kommt daher eine sehr viel dünnere Haftvermittlungsschicht für das/die Fotoimid/e, als üblicherweise im Stand der Technik beschrieben, zum Einsatz.
  • Das Vorsehen von zwei Fotoimidschichten hat große Vorteile, da durch entsprechende Einstellung der Schichtdicke beider Fotoimidschichten eine erhebliche Verbesserung der Dämpfungswirkung resultiert.
  • Vorzugsweise sind die beiden Fotoimidschichten unmittelbar übereinander und bevorzugt unmittelbar auf der Haftvermittlungsschicht angeordnet.
  • Die erfindungsgemäß einzusetzenden Imide sind im Rahmen der Erfindung nicht besonders beschränkt, es können beliebige dem Fachmann in diesem Bereich bekannte Fotoimide herangezogen werden. Die Imide in den beiden Fotoimidschichten sind vorzugsweise voneinander verschieden. Es hat sich als besonders zweckmäßig erwiesen, wenn das Fotoimid der unteren Schicht und/oder das Fotoimid der oberen Schicht zyklisiert vorliegt. Hierbei handelt es sich um die übliche Imid-Zyklisierung, die jedem Fachmann bekannt ist und keiner weiteren Erläuterung bedarf.
  • Nach einer bevorzugten Ausführungsform der Erfindung wird eine der beiden Fotoimidschichten als Sockel ausgebildet. Somit wird erfindungsgemäß ein Sockel aus Imid vorgesehen.
  • Es besteht die Möglichkeit, Fotoimidschichten mit gleicher Dicke vorzusehen. Vorzugsweise weisen die Fotoimidschichten jedoch verschiedene Dicken auf. Daher können zwei unterschiedliche Imiddicken auf einem Basischip oder unteren Chip kombiniert werden.
  • Die Dicke der ersten Fotoimidschicht beträgt hierbei vorzugsweise etwa 3μm bis etwa 20μm, ganz besonders bevorzugt etwa 5μm bis etwa 10μm.
  • Die zweite darüber liegende Fotoimidschicht weist bevorzugt eine Dicke von etwa 3μm bis etwa 20μm, ganz besonders bevorzugt von etwa 5μm bis etwa 10μm auf.
  • Nach einer besonders bevorzugten Ausführungsform wird bei der (zweiten) Fotoimidschicht, die unterhalb des oberen Chips oder Topchip angeordnet ist, eine größere Schichtdicke eingestellt. Hierdurch werden mechanische Spannungen/Belastungen des Topchips auf den Basischip deutlich besser absorbiert. Jedoch ist die Dicke des Imides unter dem Topchip nicht besonders beschränkt und kann je nach Belastung/Spannung entsprechend variiert werden.
  • Durch Einstellung einer dünneren (ersten) Fotoimidschicht, die oberhalb des Basischips oder unteren Chips angeordnet ist, d.h. im Padbereich, wird zudem die Verwendung von minimalen Bondpadöffnungen möglich.
  • Die unterhalb der beiden Fotoimidschichten angeordnete Haftvermittlungsschicht, die vorzugsweise unmittelbar auf dem unteren Chip aufgebracht ist, stellt beispielsweise eine Siliciumnitridschicht Si3N4 dar. Die Schichtdicke dieser Haftvermittlungsschicht ist kleiner, verglichen mit den häufig herangezogenen „dicken" Nitridschichten. Die Dicke liegt demnach vorzugsweise im Bereich von etwa 5nm bis etwa 1600nm, ganz besonders bevorzugt im Bereich von etwa 5nm bis etwa 100nm.
  • Nach einer ganz besonders bevorzugten (besten) Ausführungsform der Erfindung hat die erste Fotoimidschicht eine Dicke von etwa 5μm, die zweite Fotoimidschicht eine Dicke von etwa 5μm, die auf eine etwa 40nm dicke Siliziumnitrid-Haftvermittlungsschicht aufgebracht sind.
  • Unter "oberem Chip" oder "Topchip" und unter "unterem Chip" oder "Basischip" soll erfindungsgemäß jeder in der Halbleitertechnnologie verwendbare Chip verstanden werden, der auf einem Substrat entsprechende Bauelement aufweist.
  • Gegenstand der Erfindung ist auch ein Verfahren zur Herstellung einer erfindungsgemäßen Chip-on-Chip-Struktur. Dieses Verfahren kann mit zwei Alternativen durchgeführt werden, wobei die Verfahrensvariante (1) die Schritte umfasst:
    • (1a) Ganzflächiges Abscheiden einer Fotoimidschicht 30 auf eine Haftvermittlungsschicht 20, die auf der Oberfläche 10 eines unteren Chips oder Basischips aufgebracht wird;
    • (1b) Belichten und Entwickeln der in Schritt (1a) erhaltenen Fotoimidschicht 30 unter Erhalt einer Sockelimidschicht;
    • (1c) Ganzflächiges Abscheiden einer zweiten Fotoimidschicht 40 auf der in Schritt (1b) erhaltenen Struktur;
    • (1d) Belichten und Entwickeln der zweiten Fotoimidschicht 40;
    • (1e) Zyklisieren der ersten und zweiten Fotoimidschicht 30/40 und
    • (1f) Öffnen der Padöffnungen in der Haftvermittlungsschicht 20.
  • Die weitere Verfahrensvariante (2) zur Herstellung der erfindungsgemäßen Chip-on-Chip-Struktur umfasst die folgenden Schritte:
    • (2a) Ganzflächiges Abscheiden einer ersten Fotoimidschicht 30 auf eine Haftvermittlungsschicht 20, die auf der Oberfläche 10 eines unteren Chips oder Basischips aufgebracht wird;
    • (2b) Gegebenenfalls Zyklisieren der ersten Fotoimidschicht 30;
    • (2c) Ganzflächiges Abscheiden einer zweiten Fotoimidschicht 40 auf der ersten Fotoimidschicht 30;
    • (2d) Belichten und Entwickeln der zweiten Fotoimidschicht 40 unter Erhalt einer Sockelimidschicht;
    • (2e) Zyklisieren der zweiten Fotoimidschicht 40 und
    • (2f) Öffnen der Padöffnungen in der Haftvermittlungsschicht 20.
  • Somit findet in der vorliegenden Erfindung ein Imidsockelprozess anstelle eines ganzflächig abgeschiedenen Nitrids Verwendung.
  • Hierfür können erfindungsgemäß die zwei oben beschriebenen Verfahrensvarianten (1) und (2) zum Einsatz kommen. Das Prin zip beider Verfahrensvarianten (1) und (2) ist schematisch in den Figuren dargestellt.
  • Beschreibung der Figuren
  • Die beigefügten Figuren veranschaulichen die zwei erfindungsgemäßen Verfahrensvarianten ohne diese darauf zu beschränken. Im Einzelnen zeigen:
  • 1A bis 1D die erfindungsgemäße Verfahrensvariante (1) und
  • 2A bis 2D die erfindungsgemäße Verfahrensvariante (2).
    •
  • 1A bis 1D
  • - Verfahrensvariante (1) (Sockel unten) –
  • In der in den 1A bis 1D dargestellten Verfahrensvariante (1) ist die untere der beiden Fotoimidschichten als Sockel ausgebildet.
  • Wie in 1A dargestellt, erfolgt hierzu in Schritt (1a) des erfindungsgemäßen Verfahrens die ganzflächige Abscheidung der ersten Fotoimidschicht 30 auf einer Haftvermittlungsschicht 20. Diese Haftvermittlungsschicht 20 wird auf der Oberfläche des unteren Chips oder Basischips vorgesehen und kann eine Siliziumnitridschicht darstellen. Anschließend wird in Schritt (1b) des Verfahrens der Erfindung die erste Fotoimidschicht 30 belichtet und entwickelt, wodurch ein Sockelimid in Form einer teilflächig vorliegenden Schicht erhalten wird. Dies ist in 1B schematisch dargestellt. Im nachfolgenden Schritt (1c) wird eine zweite Fotoimidschicht ganzflächig auf die in Schritt (1b) erhaltene Struktur abgeschieden (1C). Nach Belichtung und Entwicklung des zweiten Fotoimids 40 in Verfahrensschritt (1d) werden beide Imide 30, 40 gemeinsam zyklisiert (Schritt 1e) (nicht gezeigt). Abschließend werden die Padöffnungen in der Haftvermittlungsschicht 20 mit einem Standard Ätzprozess geöffnet (Schritt (1f), die später zum Herstellen der elektrischen Verbindung zwischen den Anschlüssen der Halbleiterschaltung („Pads") und den Innenanschlüssen des Gehäuses dienen.
  • Nach der erfindungsgemäßen Verfahrensvariante (1) wird daher eine Chip-on-Chip-Struktur erhalten, die, wie in 1D dargestellt, aufgebaut sein kann aus: dem Basischip 10, der darüber angeordneten Haftvermittlungsschicht 20, die nicht ganzflächig, sondern als Teilschicht vorliegen kann, der ers ten Fotoimidschicht 30 in Form eines Imidsockels, der zweiten Fotoimidschicht 40, die ebenfalls nicht ganzflächig sondern als Teilschicht vorliegen kann, und dem Topchip 50, wobei das Aufbringen des Topchips 50 erst bei der Chipmontage erfolgt.
  • 2A bis 2D
  • – Verfahrensvariante (2) (Sockel unten) –
  • Die in den 2A bis 2D dargestellte Verfahrensvariante (2) ist die obere der beiden Fotoimidschicht als Sockel ausgebildet. Nach dieser weiteren Verfahrensvariante der Erfindung erfolgt zunächst wieder in Schritt (2a) die ganzflächige Abscheidung der ersten Fotoimidschicht 30 auf einer Haftvermittlungsschicht 20, die auf der Chipoberfläche des Basis- oder unteren Chips vorgesehen wird. Dieser Aufbau wird in 2A dargestellt. Gegebenenfalls kann die erste Fotoimidschicht in Schritt (2b) zyklisiert werden. Dies ist aber nicht in jedem Fall erforderlich. Eine Zyklisierung hat dann Vorteile, wenn Probleme bei dem Belichtungsprozess auftreten sollten.
  • Im Anschluß daran erfolgt in Schritt (2c) die ganzflächige Abscheidung der zweiten Fotoimidschicht 40 auf die erste Fotoimidschicht 30, wie aus 2B hervorgeht, die nach dem Belichten und Entwickeln in Schritt (2c) in Form eines Sockels bzw. einer Sockelimidschicht vorliegt (siehe 2C).
  • Dann wird die zweite Fotoimidschicht 40 zyklisiert. Es ist erfindungsgemäß aber auch möglich, wenn die Zyklisierung von beiden Fotoimidschichten 30, 40, sofern die erste Fotoimidschicht 30 einer Zyklisierung unterzogen werden soll, in einem Schritt, d.h. in Verfahrensschritt (2e) durchgeführt wird. Hierdurch kann ein zusätzlicher Verfahrensschritt entfallen und die Zyklisierung beider Fotoimidschichten in einem Schritt durchgeführt werden.
  • Schließlich werden die Padöffnungen, mit einem Standard Ätzprozess geöffnet (Schritt (2f)), die später zum Herstellen der elektrischen Verbindung zwischen den Anschlüssen der Halbleiterschaltung („Pads") und den Innenanschlüssen des Gehäuses dienen.
  • Nach der erfindungsgemäßen Verfahrensvariante (2) wird demnach eine Chip-on-Chip-Struktur erhalten, wie dies beispielsweise in 2D dargestellt ist, die aufgebaut sein kann aus: dem Basischip 10, der darüber angeordneten Haftvermittlungsschicht 20, die nicht ganzflächig, sondern als Teilschicht vorliegen kann, der ersten Fotoimidschicht 30, die ebenfalls nicht ganzflächig, sondern als Teilschicht vorliegen kann, der zweiten Fotoimidschicht 40 in Form eines Imidsockels und dem Topchip 50.
  • Selbstverständlich können gemäß der erfindungsgemäßen Verfahrensvarianten (1) und (2) auch weitere Schichten oder Teilschichten vorgesehen werden, die bekanntermaßen Verwendung finden. Jedoch ist es bevorzugt, wenn die Fotoimidschichten 30, 40 unmittelbar auf der Haftvermittlungsschicht 20 aufgebracht werden.
  • Wie bereits erläutert, können in beiden Verfahrensvarianten beliebige Fotoimide herangezogen werden, ohne dass besondere Beschränkungen vorliegen.
  • Es besteht ferner die Möglichkeit, bei den beiden Fotoimidschichten 30, 40 gleiche oder verschiedene Dicken einzustellen, aber es hat sich als besonders zweckmäßig herausgestellt, wenn bei beiden Fotoimidschichten 30, 40 verschiedene Dicken eingestellt werden. Besonders vorteilhaft ist, wenn bei der oberen Fotoimidschicht 40 eine größere Dicke eingestellt wird als bei der darunterliegenden Fotoimidschicht 30.
  • Die Größenordnungen für die Dicken der Fotoimidschichten 30, 40 als auch der Haftvermittlungsschicht 20 wurden bereits im einzelnen dargelegt.
  • Auch kann es zweckmäßig sein, das Substrat des oberen Chips auf eine kleinere Dicke zu reduzieren, um den Abstand zwischen beiden Chips möglichst gering zu halten. Bevorzugt liegt die Dicke des Substrats des oberen Chips oder Topchips im Bereich von etwa 60μm bis etwa 500μm. Besonders bevorzugt wird ein auf etwa 230μm gedünntes Substrat für den Topchip verwendet.
  • Die technische Lehre der vorliegenden Erfindung zeichnet sich durch eine Vielzahl von Vorteilen aus:
    Die vorliegende Erfindung verzichtet gänzlich auf eine „dicke" Nitridschicht und umgeht somit die Nitridrissproblematik. Anstelle einer „dicken" Nitridschicht kommt eine sehr viel dünnere Haftvermittlungsschicht 20 als üblicherweise eingesetzt zur Anwendung. Weiterhin sind zwei Fotoimidschichten 30, 40 mit entsprechend variabler Schichtdicke vorhanden. Das Vorsehen von zwei Fotoimidschichten 30, 40 hat große Vorteile, da durch entsprechende Einstellung der Schichtdicke eine erhebliche Verbesserung der Dämpfungswirkung resultiert.
  • Eine größere Schichtdicke unter dem oberen Chip oder Topchip führt in hohem Maße zur Absorption mechanischer Spannungen/Belastungen des oberen Chips auf den unteren Chip. Jedoch ist die Dicke des Imides 40 unter dem Topchip nicht besonders beschränkt und kann je nach Belastung/Spannung entsprechend variiert werden.
  • Durch Einstellung einer dünneren Dicke der Fotoimidschicht 30 oberhalb des unteren Chips oder Basischips, d.h. im Padbereich, erlaubt ferner die Verwendung von minimalen Bondpadöffnungen.
  • Insbesondere wird mit dem erfindungsgemäßen Verfahren auch die Montage von „Green packages" möglich, d.h. auch erhöhte Löttemperaturen, beispielsweise um etwa 260°C, statt der bisher eingesetzten maximalen 225°C, können verwendet werden.
  • Die erfindungsgemäße Chip-on-Chip-Struktur stellt daher insgesamt eine deutliche Optimierung der Verbindungsstrukturen und des Montageprozesses, wie diese bislang aus dem Stand der Technik bekannt sind, dar.
  • Beispiel
  • Die Abscheidung von zwei unterschiedlichen Imidschichten wurde in einer Studie überprüft.
  • Es wurde untersucht, welche Auswirkungen es hat, wenn auf eine bestehende Imidschicht ein weiteres Imid abschieden wird.
  • Unter Verwendung des erfindungsgemäßen Verfahrens wurde in mehreren Versuchen festgestellt, dass an keiner Stelle der Testscheibe ein Ablösen oder das Entstehen von Hohlräumen zwischen den beiden Imidschichten beobachtet werden konnte.
    • 10
    Oberfläche des unteren Chips oder Basischips
    20
    Haftvermittlungsschicht
    30
    erste Fotoimidschicht
    40
    zweite Fotoimidschicht
    50
    oberer Chip oder Topchip

Claims (22)

  1. Chip-on-Chip-Struktur, umfassend einen unteren Chip oder Basischip, einen oberen Chip oder Topchip und dazwischen angeordnete Schichten oder Teilschichten, wobei die Schichten oder Teilschichten eine Haftvermittlungsschicht (20) und darüber zwei Fotoimidschichten (30, 40) mit entsprechend variabler Schichtdicke darstellen, wobei die Fotoimidschichten (30, 40) unmittelbar übereinander und unmittelbar auf der Haftvermittlungsschicht (20) angeordnet sind.
  2. Chip-on-Chip-Struktur nach Anspruch 1, dadurch gekennzeichnet, dass die Fotoimide der Fotoimidschichten (30, 40) verschiedene Fotoimide darstellen.
  3. Chip-on-Chip-Struktur nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass das Fotoimid der ersten Fotoimidschicht (30) und/oder das Fotoimid der zweiten Fotoimidschicht (40) zyklisiert vorliegt.
  4. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine der beiden Fotoimidschichten (30, 40) als Sockel ausgebildet ist.
  5. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die beiden Fotoimidschichten (30, 40) die gleiche Dicke aufweisen.
  6. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Fotoimidschichten (30, 40) verschiedene Dicken aufweisen.
  7. Chip-on-Chip-Struktur nach Anspruch 6, dadurch gekennzeichnet, dass die zweite Fotoimidschicht (40) eine größere Dicke aufweist als die darunter liegende erste Fotoimidschicht (30).
  8. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die erste Fotoimidschicht (30) eine Dicke von etwa 3μm bis etwa 20μm, insbesondere etwa 5μm bis etwa 10μm aufweist.
  9. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die zweite Fotoimidschicht (40) eine Dicke von etwa 3μm bis etwa 2μm, insbesondere etwa 5μm bis etwa 10μm aufweist.
  10. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (20) eine Dicke von etwa 5 nm bis etwa 1600 nm, insbesondere etwa 5 nm bis etwa 100 nm aufweist.
  11. Chip-on-Chip-Struktur nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Haftvermittlungsschicht (20) eine Siliciumnitridschicht Si3N4 darstellt.
  12. Verfahren zur Herstellung einer Chip-on-Chip-Struktur nach einem der Ansprüche 1 bis 11, mit den Schritten: (1a) Ganzflächiges Abscheiden einer ersten Fotoimidschicht (30) auf eine Haftvermittlungsschicht (20), die auf der Oberfläche (10) eines unteren Chips oder Basischips der Chip-on-Chip-Struktur aufgebracht wird; (1b) Belichten und Entwickeln der in Schritt (1a) erhaltenen ersten Fotoimidschicht (30) unter Erhalt einer Sockelimidschicht; (1c) Ganzflächiges Abscheiden einer zweiten Fotoimidschicht (40) auf der in Schritt (1b) erhaltenen Struktur; (1d) Belichten und Entwickeln der zweiten Fotoimidschicht (40); (1e) Zyklisieren der ersten und zweiten Fotoimidschicht (30, 40) und (1f) Öffnen der Padöffnungen in der Haftvermittlungsschicht (20).
  13. Verfahren zur Herstellung einer Chip-on-Chip-Struktur nach einem der Ansprüche 1 bis 11, mit den Schritten: (2a) Ganzflächiges Abscheiden einer ersten Fotoimidschicht (30) auf einer Haftvermittlungsschicht (20), die auf der Oberfläche (10) eines unteren Chips oder Basischips der Chip-on-Chip-Struktur aufgebracht wird; (2b) Gegebenenfalls Zyklisieren der ersten Fotoimidschicht (30); (2c) Ganzflächiges Abscheiden einer zweiten Fotoimidschicht (40) auf der ersten Fotoimidschicht (30); (2d) Belichten und Entwickeln der zweiten Fotoimidschicht (40) unter Erhalt einer Sockelimidschicht; (2e) Zyklisieren der zweiten oder beider Fotoimidschicht(en) (40) und (2f) Öffnen der Padöffnungen in der Haftvermittlungsschicht (20).
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass die erste Fotoimidschicht (30) und die zweite Fotoimidschicht (40) in Schritt (2e) zyklisiert werden.
  15. Verfahren nach einem der vorangehenden Ansprüche 12 bis 14, dadurch gekennzeichnet, dass als Haftvermittlungsschicht (20) eine Siliciumnitridschicht Si3N4 verwendet wird.
  16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass für die Fotoimide der Fotoimidschichten (30, 40) verschiedene Imide eingesetzt werden.
  17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass bei beiden Fotoimidschichten (30, 40) die gleiche Dicke eingestellt wird.
  18. Verfahren nach einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass bei beiden Fotoimidschichten (30, 40) verschiedene Dicken eingestellt werden.
  19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, dass bei der zweiten Fotoimidschicht (40) eine größere Dicke eingestellt wird als bei der darunter liegenden ersten Fotoimidschicht (30).
  20. Verfahren nach einem der Ansprüche 12 bis 19, dadurch gekennzeichnet, dass bei der ersten Fotoimidschicht (30) eine Dicke von etwa 3μm bis etwa 20μm, insbesondere etwa 5μm bis etwa 10μm eingestellt wird.
  21. Verfahren nach einem der Ansprüche 12 bis 20, dadurch gekennzeichnet, dass bei der zweiten Fotoimidschicht (40) eine Dicke von etwa 3μm bis etwa 20μm, insbesondere etwa 5μm bis etwa 10μm eingestellt wird.
  22. Verfahren nach einem der Ansprüche 12 bis 21, dadurch gekennzeichnet, dass bei der Haftvermittlungsschicht (20) eine Dicke von etwa 5 nm bis etwa 1600 nm, insbesondere etwa 5 nm bis etwa 100 nm eingestellt wird.
DE2003155586 2003-11-28 2003-11-28 Chip-on-Chip-Struktur und Verfahren zu deren Herstellung Expired - Fee Related DE10355586B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2003155586 DE10355586B4 (de) 2003-11-28 2003-11-28 Chip-on-Chip-Struktur und Verfahren zu deren Herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2003155586 DE10355586B4 (de) 2003-11-28 2003-11-28 Chip-on-Chip-Struktur und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE10355586A1 DE10355586A1 (de) 2005-07-07
DE10355586B4 true DE10355586B4 (de) 2007-09-27

Family

ID=34638208

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2003155586 Expired - Fee Related DE10355586B4 (de) 2003-11-28 2003-11-28 Chip-on-Chip-Struktur und Verfahren zu deren Herstellung

Country Status (1)

Country Link
DE (1) DE10355586B4 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
EP0690494B1 (de) * 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0690494B1 (de) * 1994-06-27 2004-03-17 Infineon Technologies AG Verbindungs- und Aufbautechnik für Multichip-Module
DE19634845C1 (de) * 1996-08-28 1998-02-26 Siemens Ag Verfahren zur Optimierung der Adhäsion zwischen Preßmasse und Passivierungsschicht in einem Kunststoffchipgehäuse
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement

Also Published As

Publication number Publication date
DE10355586A1 (de) 2005-07-07

Similar Documents

Publication Publication Date Title
DE69838053T2 (de) Elektronische Schaltung, insbesondere für implantierbare aktive medizinische Vorrichtung, wie ein Herzstimulator oder -defibrillator, und deren Herstellungsmethode
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE19907525A1 (de) Packung für einen integrierten Schaltkreis und Verfahren zum Herstellen eines Halbleiters
DE102009025413A1 (de) Vorrichtung, die eine Imidschicht mit Nichtkontaktöffnung umfasst, und Verfahren
DE3640249A1 (de) Halbleitervorrichtung (halbleiterbaustein)
DE4323799A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102015102869A1 (de) MEMS-Bauelement mit hoher Integrationsdichte
DE102008054054A1 (de) Halbleiterbauelement mit einem Aufbau für reduzierte Verspannung von Metallsäulen
DE10228593A1 (de) Elektronisches Bauteil mit einer Gehäusepackung
WO2000004584A2 (de) Halbleiterbauelement im chip-format und verfahren zu seiner herstellung
DE102010029504A1 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
DE102010041129A1 (de) Multifunktionssensor als PoP-mWLP
EP2041783A2 (de) Modul mit flachem aufbau und verfahren zur bestückung
DE102006019244B4 (de) Nutzen und Halbleiterbauteil aus einer Verbundplatte mit Halbleiterchips und Kunststoffgehäusemasse sowie Verfahren zur Herstellung desselben
DE102017108422A1 (de) Verfahren zum Befestigen eines Halbleiterchips auf einem Leiterrahmen und elektronisches Bauelement
EP2345095A1 (de) Piezoaktor in vielschichtbauweise und verfahren zur befestigung einer aussenelektrode bei einem piezoaktor
DE10200869A1 (de) Verfahren zum Erzeugen einer Schutzabdeckung für ein Bauelement
DE10355586B4 (de) Chip-on-Chip-Struktur und Verfahren zu deren Herstellung
DE102006012007A1 (de) Leistungshalbleitermodul mit oberflächenmontierbaren flachen Außenkontakten und Verfahren zur Herstellung desselben
WO2009146987A1 (de) Kontaktstruktur, elektronisches bauelement mit einer kontaktstruktur und verfahren zu deren herstellung
DE102007050433B4 (de) Halbleitermodul, Verfahren zum Herstellen eines Halbleitermoduls und Board mit einem Halbleitermodul
DE102017106055B4 (de) Trägersubstrat für stressempflindliches Bauelement und Verfahren zur Herstellung
WO2010054875A1 (de) Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
DE102011052256A1 (de) Solarzelle und Verfahren zur Herstellung derselben
DE102010005465A1 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee