TW432551B - Method to produce a semiconductor element and a semiconductor element produced by said method - Google Patents
Method to produce a semiconductor element and a semiconductor element produced by said method Download PDFInfo
- Publication number
- TW432551B TW432551B TW87119742A TW87119742A TW432551B TW 432551 B TW432551 B TW 432551B TW 87119742 A TW87119742 A TW 87119742A TW 87119742 A TW87119742 A TW 87119742A TW 432551 B TW432551 B TW 432551B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- wiring
- semiconductor
- structured
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Description
經濟部中央標準局員工消費合作社印製 'Γ4 32 5 5 1 a? _Β7_五、發明説明(f ) 本發明偽關於一種半導體組件之製造方法以及一種半 導體組件,此種半導體組件是由單邊式結構化之半導體 晶片(其具有接觸墊及組件接觭區)所構成,其中藉由半 導體晶片之已結構化之倒面上的佈線箔而在半導體晶片 之接觸墊和组件接觸區之間製成一種連接區。 已存在許多不同之外殼造形,這些外殼造形在大小上 是不同的且具有不同數目之接點〇 .為了適當地發展此種 持鑛増加之組件接觸區數目所形成之造形,刖須發展一 種缌是較精細之小脚件間距。但在平面模組上之經濟有 效之安裝不再由0.3^1«之網目(raster)開始設定。此處提 供一種球柵陣列(BGA, Ball-Grid-Array)以作為另一種 方式。 在球栖陣列中,在大約〇.6Bm之球直徑時目前使用之 l.Offlin之網目是很平常的。在外殼大小是5flmnix 50miD(網 目大小是1.0811»)時,可在半導體組件上安裝數目可逹 240 0個之組件接觸區。 球榈陣列之一種變型是一種所謂帶式(Tape)BGA,其使 用一種單侧已金屬化之聚醯亞胺-箔(Tape)作為基體, 此種基髏在上側具有導電軌和墊(Pad)结構以用於倒裝貼 H(Flipchip)-程序中,在下側則存在各球連接時所fe 之結構。此種造型之缺點是倒裝阽片-程序所需之高成 本。 所謂Flex Pac是以Tape-Β6 Α之原理來構成β半導體晶片 之已結構化之側面具有許多所諝鋁墊(Pad)。這些鋁墊以 ^^^1 ml 1^1^1 Εϋ *^1 14] m -J (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Λ4規格(2丨0'乂297公釐) 4 325 5 1 A7 經濟部中央標隼局員工消費合作社印製 B7五、發明説明(> ) 無電流之電鍍方式被鍍上鎳(Ni:K在以金(Gold)塗層對 鎳金屬層作進一步處理之後,半導體晶Η可與基體電性 相接觭。但由於半導體晶Η上之接觸墊之终端網目對焊 接過程而言太徹細,於是在已結構化之側面上黏阽一種 可撓性(flexible)之佈線箔,佈線箔是由聚醯亞箔(其上 沈積一些由銅所構成之導電軌)所構成。佈線箔在聚醛亞 胺箔之側面上具有凹口,組件接觸區設置在凹口中。緒 由佈線箔而産生一種容易處理之終端網目。佈線箔之導 電軌會在Μ件接觸區和半導體晶Η之接觸墊之間形成一 種電性連接區。佈線箔藉由黏合劑而固定在半導體晶Η 上。在接下來之步驟中,電性接觸區會在導電軌和半導 體晶片之接觸墊之間形成。 以下將依據FlexPac之例子來描逑一種8GA-半導體外 殼所用之製造方法。在结束前端製造之後,半導體晶片 具有許多凹口,然後在這些凹口中形成一些將來所需之 接觸墊以及所謂熔絲。熔絲在這裡是作為半導體晶片獲 得其已設定之記憶體電容量之用。熔絲是一種金屬化之 導電軌,若情況需要時;則熔絲可由雷射來斷開,但當 熔絲有錐形之形式時亦可藉由適當之電流使熔絲斷開。 有二種不同型式之熔絲,即,所諝聚合物(p〇iy)熔絲ia 金屬熔絲β記億體半導體晶Η之大小較6 4 Η小時須使用聚 合物熔絲。此種熔絲之特性是在電鍍過程中保持中性 (neutral)。將來所需之终端嵌H (Patch)是由鋁墊所構 成,於電鍍過程中在鋁墊上沈積一種具有金(Gold)塗層 -4 - (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CN'S ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 A7「【4 32 5 01_B7_五、發明説明(a ) 之鎳(Ni)金屬層。在隨後之電鍍過程中沈積一種由金和 錫(Sn)所構成之連接區(所謂金-錫-焊接匾在金-錫-焊接之後在已結構化之晶片表面上沈積一種黏合劑 ,其中接觸墊和熔絲是在黏合劑下方。接觸墊須連接於 半導體晶Η上以作為已界定之外部接觸用。佈線是藉由 一種可撓性之由三層所構成之膠帶(Tape)來進行。最上 層是一種由聚醇亞胺所構成之嘐帶.,其在組件接觸區之 位置上具有一些凹口。第二層是一種黏合層,第三層是 由銅所構成之導電軌。佈線箔以具有導電軌之側面來施 加至半導體晶片上。在施加此種佈線箔時,存在於接觸 墊上方之黏合劑在一邊會受到_帶所擠壓。這漾可確保 此黏合劑在晶片表面上有一種均勻之分佈。須對佈線箔 之導電軌進行配置,使這些導電軌在半導體晶Η之接觭 墊和聚醯亞胺箔之凹口中所存在之球(其表示此種組件之 接觸區)之間構成一種電性連接。藉由一種裝置而在半導 體晶Η之接觸墊所在位置(佈線箔之導電軌存在於這些接 觸墊上方)上産生一種必要之壓力,此種壓力可將導電軌 堅在接觸墊上。藉由此種裝置中適當之雷射束(Be am)照 射在接觸墊上可使佈線箔之導電軌中之銅緊固地與接觸 墊之金-錫-層相連接。在所有存在於半導體晶片上^ 接觸墊及各別之銅導電執熔化之後此半導體晶片及佈線 箔可使黏合劑及時硬化。在硬化之後這些焊接球會被帶 領至佈線箔上所釋放(release)之凹口中且與導電軌之其 它末端聚固地互相連接。 -5 _ —. 訂 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CN’S ) A4規格(210X297公釐) 經濟部中央標準局員工消費合作社印製 Γ' 14 32 5 5 1_Β7_五、發明説明(4 ) 上述此種製造方法之缺點是:依據此種方法只能製成 較6 4 Μ還小之半導體晶Μ ^這是因為此種半導體晶.片須以 聚合物熔絲製成。在使用金屬熔絲(其俗用在製造一種容 量較64Η還大之記憶體模組)時,此種方法不可使用^在 錄金屬層形成之前例如藉由雷射所斷開之金屬熔絲會依 據鋁塾上之鎳金S層而又緊密連接一起且又成為可導電 ,這樣對所期望之額定記億體電容量是不利的。因此, 金屬熔絲之斷開必須在將黏合劑施加於半導體晶片之後 重新進行。此種額外之製造步驟很耗費工時且成本高。 在ΕΡ 0 769 812 Α2中描述一種半導體組件,其是以所 謂CSP(Chip-Size-Package)方式來構成,其具有一種設 有接觸墊之半導體晶片且具有一種設有已結搆化之金屬 層之載體膠帶(Tape),這些瞭帶是由绝緣之有機材料所 構成且互相黏合在一起。此種載體膠帶之任務是以所期 望之方式來對半導體晶Η進行電性终端之佈線。為了此 一目的,則於載體膠帶中須設置一些設有金屬之貢穿孔 ,其中這些貫穿孔不但須設置在原來之外部终端之位置 (請先閲讀背面之注意事項再填寫本頁) 上之,組 置墊體 位觸導 之接半 方之種 下Η此 墊晶逑 觸醭描 接導亦 之半件 片和文 晶層該 體屬 , 導金外 半之此 在帶 。 置瞟區 設體接 接載連 直於性 須可電 亦便成 且以形 上 ,間 法Bai 方en7 -Ϊ t p 造 Kj .1 D un 务” c 之在逑 件 描 金 有 塗 由 i 種 1 置 中設 „ο中 5 ( 6 其 ο 1Χ , 60法 : 方 8 -I 9造 Ν 製 A i 種 N 一 S 另 f 之 u 1 a 用 C 所 為 作 以 帶 瞜 層 三 之 成 構 所 0 之 層 本紙張尺度適用中國國家標準(CMS ) A4規格(210X 297公釐) ^4 32 5 5 1 B7 A7 經濟部中央榇準局員工消費合作社印製 五、發明説明 ( Γ ) 1 半 導 體 晶 Η 之 接 觸 墊 之 佈 線 用 此 種 層 膠 帶 經 由 — 層 1 \ I 黏 合 層 而 與 半 導 體 晶 Η 相 連 接 0 接 觸 墊 和 佈 線 用 之 膠 帶 1 1 此 二 者 之 雷 性 連 接 是 Μ 由 雷 射 — 連 結 (E 0 T1 d) 過 程 來 達 成〇 請 1 I 先 1 本 發 明 之 巨 的 是 進 一 步 發 展 先 刖 所 述 之 製 造 方 法 或 半 閲 讀 1 I 導 體 組 件 1 使 金 屬 熔 絲 可 用 在 半 導 體 組 件 中 〇 η ώ 之 1 1 此 百 的 是 藉 由 串 請 專 利 範 圍 第 1 項 之 步 驟 或 第 3 項 之 注 意 韋 i 1 組 件 來 逹 成 〇 項 再 1 I 其 它 形 式 則 敘 逑 在 申 請 專 利 範 圍 第 2 項 中 〇 填 寫 本 1 I 本 發 明 之 基 本 原 理 是 以 製 造 半 導 體 tfH» 組 件 為 基 準 > 此 種 頁 1 I 半 導 體 組 件 是 由 半 導 體 晶 Η (在晶片表面上具有- -層已結 1 | 構 化 之 第 一 金 屬 層 )所構成, 晶片表面之金屬層是由鈍化 1 1 層 所 覆 蓋 且 設 置 在 一 開 □ 中 9 這 開 口 形 成 可 能 之 分 1 訂 ! 1 pa 隔 位 置 以 及 终 端 嵌 片 (Ρ a t c h)。 在至少- -個開口中藉由第 一 金 屬 層 之 分 隔 而 産 生 至 少 一 m 分 隔 位 置 然 後 此 半 導 1 1 體 晶 Η 在 整 面 上 設 置 層 黏 合 層 » 其 中 此 黏 合 層 沈 積 在 1 1 半 m 體 tl3x 晶 Η 之 已 結 構 化 之 側 面 上 〇 此 黏 合 層 之 待 擻 是 其 1 1 具 有 光 敏 性 且 能 以 光 學 來 進 行 结 構 化 〇 須 對 此 黏 合 層 進 行 遮 敝 作 用 (Η a s k e d) 使 其 在 鈍 化 層 具 有 開 P 之 這 些 位 置 1 I (其中金屬層不會在這呰位置上形成上述之分隔位置) 上 1 1 可 被 蝕 刻 而 去 除 ο 在 分 隔 出 可 能 之 分 隔 位 置 之 後 才 塗 k t ί 上 述 之 黏 合 層 時 所 具 有 之 優 點 是 黏 △ 口 層 可 在 前 端 被 製 1 1 成 (其製程中半導體晶Η仍然存在於晶圓連接件中) 之 後 I 才 塗 佈 0 由 於 此 一 原 因 s 因 此 可 達 故. — 種 成 本 有 利 且 簡 易 之 製 程 0 此 外 Μ 由 -7 - 開 始 就 進 行 之 黏 合 層 之 塗 佈 而 Ί 1 1 1 本紙張尺度適用中國國家標準(CMS ) A4規格(210X297公釐) r F4 32 5 5 1 A7 經濟部中央榡準局員Η消費合作社印製 B7五、發明説明(t ) 可在半導體晶Η之已結構化之側面上形成一層保護層。 由於黏合層具有光敏性且是可结構化的,黏合層因此可 準確地在一些位置上被蝕刻而去除,而這些位置上設有 接觸墊以作為半導體晶Η之外部接觸之用。反之,已分 隔出之上述這些分隔位置在以電鍍方式塗佈一些中間接 觭區時仍被覆蓋於作為保護層用之黏合層下方。在第一 金屬層上之開口所形成之這些位置.(其係作為接觸墊之用) 上須以其它步驟而沈積一些中間接觸區。為了達成半導 體Μ件預設之終端網目,則須在半導體晶片上施加一種 佈線(Wiring),此種佈線於載體材料上具有已結構化之 第二金颶層。 載體材料例如是由聚醯亞按箔所構成,其中設有凹口 。於載體材料的一個倒面上沈積第二金屬層(例如,導電 軌),其作用是使中間接觸區能與載體材料之凹口中所存 在之組件接觸區相連接。藉由黏合層之加熱可使上述之 佈線緊固地和半導體晶片相連接β在製程之其它步驟中 須在半導體晶片之中間接觸區和佈線之第二金屬層之間 産生一種冶金式連接區。這例如可藉由一種裝置來進行 ,此種裝置可在中間接觸區之位置上於中間接觸區和佈 綿之金屬層之間産生一種頰力且藉由適當之雷射光來知 二金屬層之連接位置以及中間接觸區進行加熱。若此裝 置利用紅外線感測器技術而使已轉換之能量記錄在連接 區中,則適當之雷射光所持缠之時間可準確地受到控制 。隨時可想到的是:同時有多個連接區可藉由多健雷射 I----------裝-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 經濟部中央標準局員工消費合作杜印裝 32 5 5 1五、發明説明(7 ) 裝置來産生。這樣可允許有一非常快速且高效率之佈線 。此種連接技術較倒裝貼片-方法更省成本。所有中間 接觸區在與佈線之各金屬層芫成冶金式連接之後,介於 佈線和半導體晶Η之間的黏合層可被及時硬化《然後施 加此組件接觸區於佈線之接觸面上。此種組件接觸區例 如可以是一種球,接觸面倒則是佈線之載體材料中之凹 口 〇 上述製程之優點在於所塗佈之黏合層之特性: 黏合層在室溫時具有一種固定之黏度,其因此可在已 結構化之半導體晶Η表面上形成一層保護層。反之,箔 之熔點較所有製造步驟中所産生之最大溫度還高,此種 高溫在施加此黏合層之後仍然存在。由於黏合層可以光 學方式進行結構化且是可蝕刻的,則其在中間接觸區施 加於晶圓位準處之前可塗佈於半導體晶片上。這造成下 述現象:可能存在之分隔位置在黏合層塗佈於半導體晶 ^^^1- tt ϋ m n^fl ^^^^1 ^^^^1 11 u n^u ^ s (請先閱讀背面之注意事項再填寫本頁) 作以。如· 有 靨 隔是的明 具 金 分層本說 中 j 種合成單 層 。第 此黏省簡 化層由 下於較式 鈍画有 況由是圆 在金具 情 。此。 其一其 之成因述 ,第, 絲達程描 圖之圖 擦來製細 面方面 屬射種詳 切下切 金照此作 横層橫 用射,式 之化之。 使雷成圖 片鈍 Η 置 在之製據 晶於晶位 。當來依 體位體隔 隔適料將 導層導分 分由基下 半一半之 被藉為以 偽有辂出 已是按明 圖具圖隔 前如亞發 1 且 2 分 之例醯本:第 口第所 片用聚 下 開 層 本纸張尺度適用中國國家標準(CNS ) A4#見格(210X 297公釐) F4 32 5 b 1 A7 B7 經濟部中央檫準局員工消費合作社印製 五、發明説明( ) 1 ί 第 3 m 僳 半 導 體 晶 Η 之 橫 切 面 圖 > 其 在 半 導 體 晶 Η 之 1 i 1 已 結 構 化 之 側 面 上 具 有 塗 佈 於 整 面 上 之 黏 合 層 Ο 1 1 第 4 圖 稱 半 導 體 晶 Μ 之 横 切 面 匯 » 其 在 鈍 化 層 之 開 □ 诗 1 I 先 ! 位 置 上 具 有 已 蝕 刻 之 黏 合 層 9 其 中 第 金 屬 層 不 具 備 上 閲 讀 1 f i 述 之 分 隔 位 置 〇 4} 之 1 第 5 圖 半 導 體 晶 片 之 横 切 面 _ 9 其 中 在 第 —. 金 屬 之 注 意 1 I 事 1 已 刻 之 位 置 上 施 加 一 中 間 接 觴 區 〇 項 再 1 I 第 fi 圖 % 佈 線 之 横 切 面 圖 ύ 填 窝 本 1 A I 第 7 圖 本 發 明 半 導 體 組 件 之 橫 切 面 圖 0 頁 1 | 第 1 圖 顯 示 一 種 半 導 體 晶 Η 1 > 由 在 其 表 面 上 之 第 一 ! I 已 结 構 化 之 金 屬 層 2, 1 1所構成 » 半 導 體 晶 片 1 由 鈍 化 層 1 1 3 所 覆 蓋 1 其 中 鈍 化 層 3 具 有 許 多 開 P 1 4 〇 已 裸 露 之 第 1 訂 1 I 一 金 屬 層 2 , 1 1可以是 一 種 可 能 之 分 隔 位 置 11 9 亦 可 以 是 一 種 接 觸 墊 2 (其作為進- -步之電性接觸用)。 1 i 第 2 圖 是 上 逑 潜 在 之 分 隔 位 置 1 1例如藉 由 適 當 之 雷 射 1 I 光 産 生 之 後 此 半 導 體 晶 片 1 之 横 切 面 圖 y 此 時 可 對 此 半 1 1 導 體 晶 片 施 加 其 已 預 設 之 記 憶 體 電 容 量 〇 在 此 圖 中 只 顯 1 示 一 個 已 分 隔 之 分 隔 位 置 1 1 » 但 隨 時 都 可 使 許 多 分 隔 位 1 I 置 1 1中斷 «-L- 11 些 作 為 接 觸 墊 2 用 之 第 一 金 屬 層 2, 1 1不須 1 1 再 處 理 〇 1 ] 1 第 3 曰 疋 製 造 此 種 半 導 體 組 件 之 下 一 値 製 造 步 驟 t 其 1 顯 示 半 導 體 晶 Η 1 之 橫 切 而 * 在 其 已 結 構 化 之 上 倒 (其具 1 有 許 多 接 觸 墊 1 以 及 許 多 分 隔 位 置 1 i)的整面上施加~ -層 黏 合 層 7 Ο 可 於 晶 圓 上 製 成 前 端 (front e Π d )之後施加一 I -1 0 - 1 1 ! 1 本紙&尺度適用中國國家標準(CNS ) A4規格(2Ϊ0Χ 297公釐) ^ f4 325 5 1 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明(?) 層黏合層7 ,這例如可以習知之"Spincoat"方法來進行 ,其中晶圓是在一锢裝置上旋轉且以液態形式存在之黏 合劑施加於此種旋轉之晶圓上,黏合層7是藉由旋轉而 由晶圓之中央擴大至邊緣區域。為了藉由此種Spincoating 方式而施加此種黏合層,則黏合劑必須以液態加熱之形 式存在。黏合層7之待性是:其在室溫時具有一種固定 且不鈷之黏度《黏合層7因此可保護半導體晶H1之已 结構化之表商^ 在下一步驟中,黏合層7以光學技術而被覆蓋一些遮 罩且被結構化。然後將黏合層?之一部份以蝕刻方式去 除。在鈍化層3中具有開口 14之這些位置上須以蝕刻方 式去除黏合層7 ,其中位於下方之第一金屬層2, 11在這 些位置上不具備上逑之分隔位置11。 第4圖顯示一種半導體晶K1 ,其中以光學遮罩覆蓋 此黏合層7且黏合層7之一部份是以蝕刻方式去除。開 口 14以可接近之方式製作在鈍化層3中,這些開口 14在 第一金颳層2, 11中於半導體晶Η 1之表面上造成一些接 觸墊2 。分隔位置11在蝕刻過程之後是位於黏合層7下 方。黏合層7在此種製程之此一階段中是作為半導體晶 片1上倒之保護層。 ^ 第5圖是半導體晶Η1之橫切面,其中在接觸墊2上 藉由電鍍過程而施加一些中間接觭區4 β中間接觸區4 之高度因此大約是和周圍之保護層7相同。藉由黏合層7 可在電鍍過程中防止這些分隔位置11之緊密結合。 - 1 1 _ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CMS ) A4規格(2】0X297公釐) r F4 32 5 I, A7 B7 經濟部中央標準局員工消費合作杜印製 五、發明説明(π ) 為了能使組件接觸區有一種預定之網目(raster),則 半導體晶片1須與佈線12相連接。第6圖顯示此種佈線 12。佈線12是由載體材料8 ,黏合層5以及第二金屬層6 所構成。第二金屬層6例如是以導電軌之形成構成,這 些導電軌在佈線1 2和半導體晶Η 1接合之後須使中間接 觸區4能與組件接觸區9電性相連接。在所示之圖示中 ,載體材料8具有許多凹口 10。在凹口 1(3中第二金屬層6 (其例如是以導電軌之形式存在)在一個末端上形成一種 接觸面1 3 ,組件接觸區9 (其例如可以球形方式構成)是 設置在接觸面13上。佈線12施加於半導體晶Η 1之已結 構化之側面上是以下逑方式進行:第二金屬層6之一端 是位於中間接觸區4上方。 藉由黏合層7在80°至120°C之間加熱,則黏合劑會液化且變 黏,這樣就可使佈線12與半導體晶片1形成一種連接。下一步驟 是在中間接觸區4和佈線12之第二金屬層6之間製成一 種冶金式連接,這例如可藉由一種裝置來進行,此種裝 置在佈線12上之中間接觸區4之位置上施加一種很輕之 壓力,以便在第二金屬層6和中間接觸區4之間産生一 種機槭式連接,其中此種裝置具有一種雷射,其能量傳 送至中間接觸區4和第二金颶層6中。藉由中間接觭k 4 和第二金屬層G之加熱來進行所期望之緊密之冶金式連 接。但多個中間接觭區4亦可同時藉由同時操作之雷射 裝置而與第二金屬層B冶金式地相連接。在所有存在於 半導體晶Η 1上之中間接觸區4冶金式地與佈線1 2之金 -1 2- 本紙張尺度適用中國國家標準(CNS ) Α4规格(210 X 297公釐) ----------' -------1Τ——Γ!——千 (諸先閱讀背面之注意事項再填寫本頁) Γ4 325 5 1 at B7 五、發明説明() 屬層6相連接之後,黏合層7會及時硬化。在最後之步 驟中,組件接觭區9施加於接觸面13(其存在於佈線12上) 上。在此圖式中,佈線12之載體材料8具有凹口 10,其 中組件接觸區(例如,球)是設置在凹口中旦例如籍由焊 劑而與第二金屬層6在電性及機械性上相連接。 經濟部中央標準局員工消費合作社印製 {請先閲讀背面之注意事項再填寫本頁) 上述製程之優點是:分隔位置能以所謂金屬熔絲構成 。金屬熔絲之特性是:其只要未塗佈一層保護層即可在 電鍍過程中又成為可導電。但金屬熔絲在半導體組件(其 是一種記憶體晶片)中必須設置,這是因為金靥熔絲所需 之而積較聚合物(P 〇 1 y )熔絲者小很多。半導·體晶Η利用 金屬熔絲因此可較省成本地製成。此外,對此二組件之 製程可茌晶圓位準處進行,這樣在製造時可簡省成本。 此外,由於在很早之製程階段中所施加之黏合層而可使 半導體晶Η受到保護而不會造成機械性損害。這樣可進 一步節省成本,因為可大大地降低劣等品之比例。半導 體晶片在理論上可依據上逑每一方法中之步驟而披切割 。但恃别有利的是:在施加上述之佈線以及在中間接觸 區和第二金賜層之間形成冶金式連接之後才由晶圓切割 成各别之半導體晶片。因為這樣可確保一種持別合理之 製程。 ^ 第7圖以橫切面表示本發明中已製成之半導體組件, 此半導體組件是由半導體晶片1所構成,晶Ml上側存 在第一金屬層2 ,11其上施加一層鈍化層3 。鈍化層3在 第一金腸層2, 11之位置上具有一些開口 14。若第一金屬 -1 3- 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印製 *4 32 5 5 1 a? B7五、發明説明(β ) 層2 , 1 1是以接觭墊2構成,刖金屬層2 , 1 1具有中間接觸 區4 。在金匾層2, 11含有潛在之分隔位置11之這些位置 上在開口 14中存在上逑之黏合層?,此種黏合層7施加 於半導體晶片】之已結構化之倒面上之整傾面上黏合 層7可確保該佈線12和半導體晶片1之間的建接。佈線 1 2是由具有凹口 1 0之載體材料8所構成,組件接觸區9 設置在凹口 10中。於載體材料8上藉由黏合劑5而施加 第二金屬層6 (其具有導電軌之形式),其中第二金屬層6 會在組件接觸區3和中間接觸匾4之間形成一種電性連 接。此外,在此圔中顯示一種冶金式連接15,其是藉由 金屬層6和中間接觸區4之加熱(例如,以適當之雷射光 來進行)來産生。載體材料8例如可由可撓性之聚酵亞胺 箔所構成,而第二金屬層6則可由銅箔構成。組件接觸 區9是以球形之方式構成。佈線1 2和半導體晶片1之間 固定的連接是藉由黏合層7之加熱而確保。藉由黏合層7 之加熱而使黏合劑液化且由於佈線12所産生之壓力而在 一些位置將黏合劑擠鼷在半導體晶Η1上,這些位置例 如可藉由蝕刻而産生。 ----------Λ------訂------Ψ (請先閲讀背面之注意事項再填寫本頁) -14- 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210Χ 297公釐) f 經濟部中央標準局員工消費合作社印製 CA325 5 1 Α7 五、發明説明(〇 ) 參考符 號説明 1… ..半導體晶Η 2… ..接觸墊 3… ..鈍化層 4… ..中間接觭區 5… ..黏合劑 6,11 .....金屬層 7… ..黏合層 8… ..載體材料 9 _ . ..Μ件接觸區 10,. …凹口 1 1… ...分隔位置 1 2… ...佈線 13.. ...接觸面 14.. …開口 15.. ...冶金式連接 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐)
Claims (1)
- Γ4 325 5 1 Λ8 B8 C8 D8Η B 經4部智慈时4苟0〔工消費合作社印製 、申請專利範圍 第87 1 1 9742號「半導體組件之製造方法及以此方法所製 造之半導體組件」專利案 (89年9月修正) 申請專利範圍: 1. 一種半導體組件之製造方法,此種半導體組件是由半 導體晶片0)所構成,半導體晶片⑴之表面上具有已結 構化之第一金屬層(2,11),晶Η⑴之表面是由鈍化層 (3)所覆蓋,此方法特擞是以下各步驟: a) 在鈍化層(3)中設置一些開口⑻, b) 藉由第一金屬層(2, 11)之分隔而産生至少一個分 隔位置⑽, c )在半導體晶片⑴之已結構化之側面上於整面上塗 •佈一層黏合層(7), d )在鈍化層③中之開口⑻位置上以光罩.施加於黏合 層⑺上且對黏合層⑺進行蝕刻,其中第一金屬層 (2, 11>在這些位置上不具備上述之分隔位置⑼, e)在開口⑽中施加一些中間接觸匾④於第一金颶層 (2 , 11)上, 〇施加一種佈線⑽,其於載體材料⑻上具有一種已 結構化之第二金屬層(6), g) 藉由黏合層⑺在80°至120 °C之間加熱使佈線必 與半導體晶片⑴相連接, h) 在中間接觸區⑺和佈線⑽之第二金颳層钧之間産 生一種冶金式連接⑽, ' 1 )使黏合層⑺及時硬化, j)在佈線⑽之接觸面⑽上施加一些组件接睇區㈣。 89, 2?'充 本紙張尺度適用中國國家標率(CNS > A4現格(210x 2V7公嫠) ϋ n n ____ I n _ 1 I -n I I _ T _ _ _ n - .. ---I - r i, ^ J (請先閱筇背西之注意事項再巩.¾本頁) 4 32 5 5 A8 B8 C8 D8 六、申請專利範圍 2 . —種半導體組件之製造方法,其待擻為:冶金式連接 ㈤是藉由一種裝置而産生,此種裝置使佈線⑽壓在至 少一中間接觸區(4)上且以雷射加熱之。 3. —種半導體组件,係由半導體晶Η⑴所構成,半導體 晶片⑴在表面上具有一已結構化之第一金屬層(2, 11) ,金颶層之一部份是由鈍化層③所覆蓋,鈍化層(3)經 由黏合層⑺而與可撓性佈線⑽之載體材料(8)上之已結 構化之第二金屬層(6)相連接,第一(2 , 1 1 )和第二(6)金 屬層經由中間接觸區⑷而電性相連,此種半導體組件 另具有一些與第二金屬層相連之組件接觸區(9),其特 擻為: 已結構化之第一金屬層(2 , 1 1 )具有一些分隔位置(11) ,這些分隔位置⑻由黏合層⑺所覆蓋。 4. 如申請專利範圍第3項之半導體組件,其中黏合層具 有光敏性,可被结構化且是熱塑性的(thernoplastic) ;黏合層⑺是以聚醛亞胺為基料(basis)所製成。 (請先間讀背而之注意事項再氓寫本頁) .¾. 、1T 線丨 經4部智慧財457員工消費合作社印製 -2- 本紙張尺度適用中國國家橾準(CNS ) Α4规格(210Χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1998100566 DE19800566A1 (de) | 1998-01-09 | 1998-01-09 | Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement |
Publications (1)
Publication Number | Publication Date |
---|---|
TW432551B true TW432551B (en) | 2001-05-01 |
Family
ID=7854226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW87119742A TW432551B (en) | 1998-01-09 | 1998-11-27 | Method to produce a semiconductor element and a semiconductor element produced by said method |
Country Status (3)
Country | Link |
---|---|
DE (1) | DE19800566A1 (zh) |
TW (1) | TW432551B (zh) |
WO (1) | WO1999035690A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW434848B (en) * | 2000-01-14 | 2001-05-16 | Chen I Ming | Semiconductor chip device and the packaging method |
FR2828334A1 (fr) | 2001-08-03 | 2003-02-07 | Schlumberger Systems & Service | Procede pour rendre connectable electriquement et mecaniquement un dispositif electrique ayant une face munie de plots de contacts |
DE10346460A1 (de) | 2003-10-02 | 2005-05-19 | Infineon Technologies Ag | Anordnung und Verfahren zum Schutz von Fuses/Anti-Fuses |
DE10355586B4 (de) * | 2003-11-28 | 2007-09-27 | Infineon Technologies Ag | Chip-on-Chip-Struktur und Verfahren zu deren Herstellung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60176250A (ja) * | 1984-02-23 | 1985-09-10 | Toshiba Corp | 半導体装置の製造方法 |
EP0696056B1 (en) * | 1994-07-29 | 2000-01-19 | STMicroelectronics, Inc. | Method of testing and repairing an integrated circuit structure and forming a passivation structure |
JP2666788B2 (ja) * | 1995-10-19 | 1997-10-22 | 日本電気株式会社 | チップサイズ半導体装置の製造方法 |
US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
-
1998
- 1998-01-09 DE DE1998100566 patent/DE19800566A1/de not_active Withdrawn
- 1998-11-27 TW TW87119742A patent/TW432551B/zh not_active IP Right Cessation
- 1998-12-02 WO PCT/DE1998/003549 patent/WO1999035690A1/de active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO1999035690A1 (de) | 1999-07-15 |
DE19800566A1 (de) | 1999-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11901348B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
US6229209B1 (en) | Chip carrier | |
US5969424A (en) | Semiconductor device with pad structure | |
US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
US6489687B1 (en) | Semiconductor device and method of manufacturing the same, manufacturing device, circuit board, and electronic equipment | |
US6744122B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
US7638362B2 (en) | Memory module with improved mechanical strength of chips | |
US5901050A (en) | Wired base plate and package for electronic parts | |
US7129420B2 (en) | Semiconductor device and method for manufacture thereof, circuit board, and electronic instrument | |
EP1005086B1 (en) | Metal foil having bumps, circuit substrate having the metal foil, and semiconductor device having the circuit substrate | |
US7004760B2 (en) | Connector and an electronic apparatus having electronic parts connected to each other by the connector | |
US6420787B1 (en) | Semiconductor device and process of producing same | |
US20020070446A1 (en) | Semiconductor device and method for the production thereof | |
KR101357765B1 (ko) | 유연성을 갖는 마이크로 전자회로 조립체 | |
US9363883B2 (en) | Printed circuit board and method for manufacturing same | |
US20080111230A1 (en) | Wiring film having wire, semiconductor package including the wiring film, and method of fabricating the semiconductor package | |
US7772033B2 (en) | Semiconductor device with different conductive features embedded in a mold enclosing a semiconductor die and method for making same | |
TW432551B (en) | Method to produce a semiconductor element and a semiconductor element produced by said method | |
JP6589985B2 (ja) | Led搭載基板の製造方法 | |
US6946725B2 (en) | Electronic device having microscopically small contact areas and methods for producing the electronic device | |
JP2002313995A (ja) | ランドグリッドアレイ型半導体装置およびその実装方法 | |
JP2006148037A (ja) | フリップチップ・ボールグリッドパッケージ構造 | |
JP2000031630A (ja) | 半導体集積回路素子と配線基板との接続構造 | |
JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
JP5248918B2 (ja) | 電子部品装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |