JP2666788B2 - チップサイズ半導体装置の製造方法 - Google Patents

チップサイズ半導体装置の製造方法

Info

Publication number
JP2666788B2
JP2666788B2 JP7271449A JP27144995A JP2666788B2 JP 2666788 B2 JP2666788 B2 JP 2666788B2 JP 7271449 A JP7271449 A JP 7271449A JP 27144995 A JP27144995 A JP 27144995A JP 2666788 B2 JP2666788 B2 JP 2666788B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
carrier tape
chip
manufacturing
adhesive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7271449A
Other languages
English (en)
Other versions
JPH09115950A (ja
Inventor
慶一郎 方
修一 松田
浩徳 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7271449A priority Critical patent/JP2666788B2/ja
Priority to US08/733,207 priority patent/US5759873A/en
Priority to EP96116769A priority patent/EP0769812A3/en
Priority to KR1019960046982A priority patent/KR100203603B1/ko
Priority to CN96121929A priority patent/CN1107972C/zh
Publication of JPH09115950A publication Critical patent/JPH09115950A/ja
Application granted granted Critical
Publication of JP2666788B2 publication Critical patent/JP2666788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に高密度実装に適したチップサイズパッケ
ージと呼ばれるチップサイズ半導体装置の製造方法に関
する。
【0002】
【従来の技術】半導体装置は、小型軽量化、高速化、高
機能化という電子機器の要求に対応する為に、新しい形
態が次々に開発されている。半導体チップの高集積化に
よる多ピン化と、半導体装置の小型・薄型化の要求は厳
しくなり、その両立にはファインピッチ化が避けられな
い。よって、狭ピッチ化が可能なインナーリード接続と
ピッチを拡大できるエリアアレイ接続は必要不可欠な技
術になると思われる。
【0003】図6は本出願人により特願平6−1108
57にて出願しているチップサイズ半導体装置の一例を
示しており、図6(a)はその平面図、図6(b)は図
6(a)の線A−A′に沿った断面図を示している。こ
のチップサイズ半導体装置は、ポリイミド系樹脂等によ
る有機絶縁フィルム81とこの有機絶縁フィルム81上
において銅等の金属箔をエッチング等により所望の形状
に加工して形成した配線層82とから成るキャリアテー
プ80を備えている。配線層82の一部には半導体チッ
プ90の電極パッド91と接続される領域が形成されて
いる。
【0004】一方、半導体チップ90はその一面、すな
わちキャリアテープ80と貼り合わされる面の外周縁部
に複数の電極パッド91が配置形成されている。半導体
チップ90の一面の電極パッド91を除く領域にはパッ
シベーション膜92が形成されている。半導体チップ9
0とキャリアテープ80とは接着フィルム83により接
着されている。
【0005】更に、キャリアテープ80の外部接続用の
電極パッドとして、例えば半田で成るバンプ電極84が
形成されている。このバンプ電極84は図6(a)に示
したように、キャリアテープ80において半導体チップ
90を搭載する部分のほぼ全面を利用し、例えば同一ピ
ッチでグリッド状に配置されている。配線層82はキャ
リアテープ80のチップ対向面側に形成されており、そ
の一端はスルーホール85に金属物質87を充填して形
成されたビアホールを通じてバンプ電極84につながっ
ている。
【0006】更に、インナーリードとしての配線層82
と電極パッド91との接続の為にキャリアテープ80に
スルーホール86を設け、このスルーホール86に金属
物質87を充填することでビアホールを形成する。この
ビアホールは半導体チップ90の電極パッド91や配線
層82と位置合わせすることが可能で、このビアホール
を通じてそれぞれインナーリード接続される。
【0007】次に、この半導体装置の製造方法につい
て、図7を用いて説明する。まず、図7(a)に示すよ
うに、半導体装置を構成するのに必要な部材は、キャリ
アテープ80と接着フィルム83と半導体チップ90で
ある。
【0008】キャリアテープ80を図8に示す。図8
(a)は配線層側、すなわち半導体チップ90との対向
面側を、図8(b)はその反対面側を示している。キャ
リアテープ80は、例えば以下のような製法で作製でき
る。ポリイミド系の有機絶縁フィルム81と銅等の金属
箔からなる2層基剤において、まずフォトレジスト法に
より所望の形状で、かつ半導体チップ90の電極パッド
91と接続できるよう、位置合わせされた配線層82を
形成する。先に説明したように、配線層82の一端は金
属物質87につながるが、他端は電気選別用パッド82
−1につながれている。次に、有機絶縁フィルム81に
レーザーやエッチング等によりスルーホール85、86
(図6)を設ける。
【0009】更に、スルーホール85、86に電解メッ
キ等により金属物質87を充填することによって配線層
82と接続する。最後に、有機絶縁フィルム81にエッ
チングすることでスプロケットホール81−1や位置合
わせ用ホール81−2を形成する。
【0010】図7(b)に戻って、接着フィルム83を
半導体チップ90上にセッティングする。次に、図7
(c)のように、TAB接続で用いられるシングルポイ
ントボンダーを流用し、キャリアテープ80と接着フィ
ルム83が仮固定された半導体チップ90とを位置合わ
せ後にインナーリード接続する。
【0011】図7(d)のように、キャリアテープ80
と半導体チップ90とを接着フィルム83を挟んで貼り
合わせる為に、キャリアテープ側或いは半導体チップ側
から加熱、加圧を数秒間行う。
【0012】次に、図7(e)では、電気選別用パッド
82−1を利用して通常のテープキャリアパッケージ
(TCP)と同様の方法で、電気選別・BTを実施す
る。
【0013】図7(f)では、半導体チップ90裏面に
レーザ捺印で品名表示後、金型あるいはレーザにより外
形切断する。最後に、図7(g)ではキャリアテープ8
0における外部基板との対応面に同一ピッチでグリッド
状に配置されたバンプ電極84を形成する。
【0014】上記のように、これまでのチップサイズ半
導体装置の組立て方法は、接着フィルム83を半導体チ
ップ90かキャリアテープ80のいずれか一方に仮付け
した後に、電極パッド91と配線層82との電気的接続
を行うと共に、接着フィルム83を他方の対象物に加
熱、加圧により接着して組立てを行うのが一般的であ
る。
【0015】ところで、図7(b)における接着フィル
ム83の接着は次のようにして行われている。図9
(a)を参照して、接着フィルム83は、フィルム切断
金型を用いて所望の大きさに切断される。このフィルム
切断金型は、ダイ101を有し、このダイ101上にシ
ート状(ロール状に巻かれたものも含む)の接着フィル
ム83′がフィルム押さえ102で保持されている。フ
ィルム押さえ102にはその上方に配置されている上型
104によりコイルバネ103を介して圧力が加えられ
ている。上型104は上下動可能に設けられている。こ
の上型104の下面側には、ダイ101と協働して接着
フィルム83′を切断するポンチ105が取り付けられ
ている。上型104、ポンチ105にはポンチ105に
切断された接着フィルム83が付着した時にこれをエア
で剥離するための連通孔106が設けられ、図示しない
エア供給装置に接続されている。
【0016】図9(b)に示されるように、上型10
4、ポンチ105を下動させると、接着フィルム83′
はフィルム押さえ102で押さえられてポンチ105の
断面形状に切断され、切断された接着フィルム83はこ
のポンチ105の下面に付着する。
【0017】図10は上記のようにして切断された接着
フィルム83を半導体チップに搭載する装置を示してい
る。この装置は、接着フィルム83の位置決めを行うフ
ィルム位置決め部110と、半導体チップ90の位置決
めを行うチップ位置決め部120とを有している。
【0018】フィルム位置決め部110は、接着フィル
ム83を搭載する搭載部111−1を有すると共に、接
着フィルム83の半分の位置を規制するための爪部11
1−2を有する位置出し爪111と、この位置出し爪1
11に対向して設けられ、接着フィルム83の残り半分
の位置を規制するための爪部112−1を有する位置出
し爪112とを有している。これらの位置出し爪11
1、112はそれぞれ、マイクロメータヘッド113
(一方のみ図示)により互いに接近、離反し合うように
されている。
【0019】移載ヘッド130は、エア吸引による吸着
孔131を有し、フィルム位置決め部110に搭載され
ている接着フィルム83を半導体チップ90上に移し替
えるためのものである。チップ位置決め部120は、半
導体チップ90を挟む為の爪部121−1、122−1
を有する位置決め爪121、122を有している。これ
らの位置決め爪121、122もそれぞれ、マイクロメ
ータヘッド123(一方のみ図示)により互いに接近、
離反可能にされている。
【0020】この装置は、まず、チップ位置決め部12
0の位置決め爪121、122により半導体チップ90
を加熱ブロック132上で移動ヘッド130に対し中心
位置合わせを行う。次に、フィルム位置決め部110の
フィルム位置決め爪111、112により、移動ヘッド
130に対し中心位置合わせを行う。
【0021】次に、エア吸引用の吸着孔131を有する
移載ヘッド130が下動してフィルム位置決め部110
上の接着フィルム83を吸引し、一旦上動する。続い
て、位置出し爪111、112が左右に開き、その間を
通して移載ヘッド130が下動し、加熱ブロック132
上の半導体チップ90に、吸引していた接着フィルム8
3が接触し停止すると共にエア吸引を解除し、加熱ブロ
ック132による加熱を行い、接着フィルム83を溶か
すことにより、接着フィルム83は半導体チップ90上
に移し替えられる。そして、図示しない移送手段により
図8で説明したキャリアテープ80を半導体チップ90
の真上に搬送し、図7(c)で説明したステップを実行
することより、キャリアテープ80と半導体チップ90
との接着が行われる。
【0022】この後、半導体チップ90は樹脂で封止さ
れる。この封止工程を図11を参照して説明する。図1
1において、従来の樹脂封止は金型140を用いて行わ
れている。この金型140は、下型141と上型142
とを有する。下型141は、下面から上面に抜ける樹脂
導入用のポット141−1を有し、上面には上型142
の位置決めのための2本の位置決めピン141−2が設
けられている。上型142の下面には、下型141との
間にキャビティ142−1を形成するための凹部と、キ
ャビティ142−1とポット141−1とをつなぐラン
ナ142−2を形成するための凹部と、ランナ142−
2とは別の経路でキャビティ142−1を型外に連通さ
せてエアーベント142−3を形成するための凹部とが
形成されている。上型142には更に、中心部に離形用
ピン144が設けられている。
【0023】この金型140は、キャリアテープ80と
接着された半導体チップ90を収容したキャビティ14
2−1内にポット141−1を通して溶融樹脂を注入す
る。続いてポット141−1にプランジャ143を圧入
して注入された樹脂をキャビティ142−1内に圧入す
る。樹脂が固化したら離形用ピン144を利用して上型
142を取り外し、続いてキャリアテープ80を半導体
チップ90と共に下型141から取り外す。その結果、
キャリアテープ80上の半導体チップ90が樹脂で封止
されているパッケージ(以下、これをパッケージと呼
ぶ)が得られる。
【0024】次に、上記の樹脂封止工程に続いて行われ
るキャリアテープの切断工程について図12を参照して
説明する。図12(a)において、キャリアテープの切
断にも図9で説明したような切断金型150が用いられ
る。この切断金型150は、ダイ151を有し、このダ
イ151上にパッケージ90がキャリアテープ80を利
用してテープ押さえ152で保持されている。テープ押
さえ152の上方にはコイルバネ153を介して上型1
54が上下動可能に設けられている。この上型154の
下面側には、ダイ151と協働してキャリアテープ80
を切断するポンチ155が設けられている。図示してい
ないが、上型154、ポンチ155にエア吸引を行うた
めの連通孔が設けられている。
【0025】図12(b)に示されるように、エア吸引
を行っている状態で上型154、ポンチ155を下動さ
せると、キャリアテープ80は半導体チップの樹脂封止
部の輪郭に沿った最小サイズで切断される。
【0026】
【発明が解決しようとする課題】ところで、上記したキ
ャリアテープ80と半導体チップ90との接着工程で
は、ポンチで打ち抜かれた接着フィルム83が小さく、
薄いために変形し易く、ハンドリング性が悪く、キャリ
アテープ80あるいは半導体チップ90に対して貼り付
け精度が悪くなる。
【0027】また、従来の半導体チップ90の樹脂封止
工程は、トランスファー成型のために、高価で高精度の
金型を必要とする問題点がある。しかも、半導体チップ
90のサイズが変わると、それに対応した金型を用意し
なければならず、コストアップの原因となる。
【0028】更に、従来のキャリアテープ80の切断工
程は、半導体チップ90と同等のサイズに切断するため
に、半導体チップ90のサイズが変わる毎に金型が必要
となる。加えて、キャリアテープ80は半導体チップ9
0と同様のサイズに切断する必要があることから、キャ
リアテープ80の受けが難しく、いわばダイに対して蓋
の状態で切断されるために、この切断時に、キャリアテ
ープ80と半導体チップ90との間の接着部に機械的ス
トレスが加わり、剥離し易いという問題点がある。
【0029】そこで、本発明の課題は、キャリアテープ
と半導体チップとの間の接着工程を単純化できるチップ
サイズ半導体装置の製造方法を提供することにある。
【0030】本発明の他の課題は、半導体チップの樹脂
封止を高価かつ複雑な金型を使用せずに行うことのでき
るチップサイズ半導体装置の製造方法を提供することに
ある。
【0031】本発明の更に他の課題は、チップサイズが
変更されても容易に対応することのできるチップサイズ
半導体装置の製造方法を提供することにある。
【0032】
【課題を解決するための手段】本発明は、半導体チップ
と、絶縁フィルムの一方の主面に配線パターンを有して
前記半導体チップに接着されたキャリアテープとを含む
チップサイズ半導体装置の製造方法において、前記半導
体チップと前記キャリアテープとの接着を、テーブル上
に置かれた前記半導体チップの上方に保持されたシート
状の接着フィルムから前記半導体チップの接着面に合わ
せて打ち抜きを行うと共に、打ち抜かれた接着フィルム
を前記半導体チップの接着面に搭載する工程と、前記搭
載された接着フィルムを加熱して前記半導体チップと前
記キャリアテープとを接着する工程とを通して行うよう
にしたことを特徴とする。
【0033】なお、前記シート状の接着フィルムの打ち
抜きを上下動可能なポンチにより行い、該ポンチには打
ち抜かれた接着フィルムを吸着するためのエア吸着部を
備えることにより、前記半導体チップへの搭載を前記ポ
ンチで行うようにすることができる。
【0034】また、前記半導体チップはエア吸着部とヒ
ータとを備えた加熱ブロックを介して前記テーブル上に
置かれる。
【0035】本発明はまた、半導体チップと、絶縁フィ
ルムの一方の主面に配線パターンを有し前記半導体チッ
プに接着されたキャリアテープとを含み、前記半導体チ
ップを樹脂で封止するようにしたチップサイズ半導体装
置の製造方法において、前記キャリアテープとサイズの
変更可能なメタルマスクとを位置合わせして、固定し、
続いて、前記半導体チップをスクリーン印刷により樹脂
封止するようにしたことを特徴とする。
【0036】なお、前記メタルマスクは、前記半導体チ
ップの高さ寸法より大きな厚さを有していると共に、前
記キャリアテープよりは狭く、かつ前記半導体チップを
収容可能な開口を有し、該メタルマスクの収納部を有す
る支持台の前記収納部に、前記キャリアテープを下にし
て前記半導体チップを載置した後、前記メタルマスクを
セットしてスクリーン印刷を行うようにされる。
【0037】本発明は更に、半導体チップと、絶縁フィ
ルムの一方の主面に配線パターンを有するキャリアテー
プとを含み、前記キャリアテープの第1の面に前記半導
体チップを接続したチップサイズ半導体装置の製造方法
において、前記キャリアテープの第2の面に2箇所以上
設けたマークの位置を検出し、前記マークの位置を基準
に切断する切断線を求め、YAGレーザを前記切断線に
沿ってスキャニングすることにより前記キャリアテープ
を切断するようにしたことを特徴とする。
【0038】前記YAGレーザとしては、その第4高調
波を用いることが望ましい。
【0039】
【発明の実施の形態】はじめに、本発明によるキャリア
テープと半導体チップとの接着方法について説明する。
この接着方法は、図1に示す装置により行われる。この
装置は、θ軸テーブル11を搭載して図中左側のチップ
セット位置と図示のフィルムセット位置との間を移動可
能な移動プレート10を備えている。θ軸テーブル11
は、その中心にX−Yテーブル12を回動させるための
ものである。X−Yテーブル12はθ軸テーブル11上
を水平方向、すなわちX−Y方向に移動可能である。X
−Yテーブル11上には支持脚13を介して加熱ブロッ
ク14が設置されている。この加熱ブロック14は、従
来と同様に、図示しないエア吸引部に接続されたエア吸
引孔14−1により、その上面に半導体チップ90を吸
引保持する。
【0040】支持フレーム15の中間部の高さ位置、す
なわち加熱ブロック14の上面よりやや高い位置にダイ
16が構成されている。このダイ16は、シート状の接
着フィルム17の載置台として作用する。ダイ16の上
部にはフィルム押さえプレート18がガイド部材19に
より案内されて上下動可能に設けられ、接着フィルム1
7をダイ16との間に挟んで保持できるようにしてい
る。フィルム押さえプレート18は、その上方において
ガイド部材19により案内されて上下動可能なプレート
20と組み合わされている。すなわち、プレート20に
は2つの第1のエアシリンダ21が配置され、これらの
エアシリンダ21の出力軸21−1がフィルム押さえプ
レート18に連結固定されている。
【0041】ガイド部材19の上端には支持板23が固
着され、この支持板23には第2のエアシリンダー22
が設けられている。第2のエアシリンダ22の出力軸2
2−1はプレート20に連結固定されている。これによ
り、第2のエアシリンダ22が駆動されると、プレート
20とフィルム押さえプレート18とが一体に上下動
し、第1のエアシリンダ21が駆動されるとフィルム押
さえプレート18が単独で上下動する。
【0042】プレート20にはまた、その中心にポンチ
24が設けられており、このポンチ24はフィルム押さ
えプレート18を貫通して第2のエアシリンダ22によ
り上下動可能にされている。ポンチ24には、従来と同
様に、エア吸引のための吸引孔24−1が設けられてい
る。
【0043】接着フィルム17は、図示しない供給機構
により図面に対して表裏方向にシート状の形で送られる
ようになっているが、ロール状に巻いたものから供給す
るようにしても良い。
【0044】次に、動作について説明する。はじめに、
移動プレート10はチップセット位置にあり、加熱ブロ
ック14上に半導体チップ90が置かれる。この半導体
チップ90は吸引孔14−1を通して加熱ブロック14
の上面に吸着される。この状態で移動プレート10は図
示のフィルムセット位置まで移動し、θ軸テーブル1
1、X−Yテーブル12により半導体チップ90がダイ
16の開口の真下にあって半導体チップ90の中心とポ
ンチ24の中心とが一致するような中心位置合わせが行
われる。
【0045】接着フィルム17はフィルム押さえプレー
ト18によりダイ16の上面上に押さえられた状態にあ
る。この状態でポンチ24が下動して接着フィルム17
を所望の形状に打ち抜くと共に、吸引孔24−1を通し
て打ち抜いた接着フィルムを吸引しながら下動を続けて
半導体チップ90の上面に押し当てて停止する。この
時、第2のエアシリンダ22は空気の供給圧力を下げる
ことにより推力を低下させておく。続いて、エア吸引を
停止させて打ち抜いた接着フィルムを解放し、半導体チ
ップ90の上に載せる。ここで、ポンチ24の接着フィ
ルム側の表面は接着フィルムとの乖離性を良くするため
に表面処理、例えば、テフロンコーティングやTiNコ
ーティングなどが施してある。次に、加熱ブロック14
のヒーターを動作させて半導体チップ90上の接着フィ
ルム83を溶融状態にして、半導体チップ90に仮接着
する。次に、この半導体チップ90を図示しない別装置
に移し、従来技術で説明した図7(b)以降と同様な方
法で、キャリアテープ80と接着する。
【0046】以上の説明で理解できるように、本発明に
よる接着フィルムの接着方法は、接着フィルムをシート
状あるいはロール状で扱うことができるので、取り扱い
が容易になる。また、接着フィルムを打ち抜くポンチと
打ち抜いた接着フィルムの保持を行うヘッド部とが一体
であるので、打ち抜かれた接着フィルムの位置ずれが生
じにくい。このことにより、ポンチと半導体チップの位
置出しを行うだけで打ち抜いた接着フィルムを高い精度
で半導体チップ上に載せることができる。
【0047】図2(a)、(b)は上記のようにしてキ
ャリアテープ80を接着された半導体チップ90を樹脂
で封止する方法を説明するための図である。本発明で
は、半導体チップ90よりやや厚い厚さを有し、キャリ
アテープ80よりは狭く、かつ半導体チップ90を収容
可能な開口31を有するメタルマスク30を用いる。半
導体チップ90とキャリアテープ80及びメタルマスク
30はまた、四角形の枠内にメタルマスク30を装着可
能とした支持台35に収容される。支持台35の内側の
底面には、中心に関して対称な位置にそれぞれ位置決め
ピン36が立設されている。一方、キャリアテープ8
0、メタルマスク30にもそれぞれ位置決めピン36に
対応する位置にあらかじめ位置合わせ用穴36−1、3
6−2が設けられている。更に、支持台35の両側に
は、メタルマスク30を固定するためにマスク押さえ3
7が設けられている。
【0048】半導体チップ90の樹脂封止は次のように
して行われる。まず、接着されたキャリアテープ80と
半導体チップ90とを、キャリアテープ80を下側にし
て、位置合わせ用穴36−1に位置決めピン36を挿入
し、支持台35に位置決め配置する。次に、メタルマス
ク30の位置合わせ用穴36−2を位置決めピン36に
合わせて、メタルマスク30を支持台35に配置し、マ
スク押さえ37でメタルマスク30を固定する。図2
(a)は、支持台35にキャリアテープ80と半導体チ
ップ90及びメタルマスク30とを位置決め配置した状
態を示している。この状態で開口31内に封止用の溶融
樹脂を注入し、スキージでメタルマスク30の上面より
はみ出した部分をかき取る。溶融樹脂が固化した後メタ
ルマスク30を取り外すと、半導体チップ90の周囲を
樹脂で封止したパッケージ(以下、これをパッケージと
呼ぶ)が得られる。
【0049】メタルマスク30は、例えば、剥離性の良
いステンレスでつくられ、半導体チップ90のサイズに
応じて厚さ、開口31の大きさの異なるものが用意され
る。このようなメタルマスクは、図11で説明したよう
な複雑な形状を必要としないので、安価で提供できる。
また、一つ一つのキャリアテープ80をマスク押さえ3
7で固定してスクリーン印刷するようにしたので、樹脂
厚のバラツキを少なくすることができる。更に、一つ一
つの半導体チップに対し位置決めピン36を基準に位置
合わせして樹脂封止するので、樹脂外形と半田バンプと
の相対精度を高くすることができる。
【0050】図3は上記のようにして樹脂封止されたパ
ッケージのキャリアテープ80を切断する方法を説明す
るための図である。すなわち、キャリアテープ80は半
導体チップより大き目のものが接着されている。このキ
ャリアテープ80は半導体チップの樹脂封止後、樹脂封
止されたパッケージとほぼ同じサイズに切断される。本
発明では、この切断にYAGレーザを用いるようにして
いる。
【0051】図3において、YAGレーザ発振器41で
発生されたレーザビームは、ダイクロイックミラー4
2、アッテネータ43を経由し、X軸方向走査用のX軸
ガルバノミラー44、Y軸方向走査用のY軸ガルバノミ
ラー45で振られる。このレーザビームは更に、Fθレ
ンズ46を通して走査領域上に置かれたパッケージのキ
ャリアテープ80に照射される。なお、この照射工程
は、レーザビームの光路を利用して走査領域を観測する
ことのできるCCDカメラ47によりモニタされる。4
8は反射ミラーである。
【0052】図4はキャリアテープの切断位置を決定す
る方法を説明する図である。図4(a)はキャリアテー
プ80をキャリアテープ保持器60に入れた状態を示
す。キャリアテープ80の裏面には位置合わせ用マーク
65−1、65−2が少なくとも2箇所に記されてい
る。
【0053】図4(b)は位置合わせ方法を説明するた
めの図である。キャリアテープ保持器60は位置決めピ
ン61に沿って保持台62の上にのせて、パッケージ9
0´をエアー引出し63で吸着固定する。X軸ガルバノ
ミラー44,Y軸ガルバノミラー45(図3)を位置合
わせ用マーク65−1が位置するべき位置にYAGレー
ザ発振器41で発生されたレーザビームを照射する。C
CDカメラ47でレーザビームのスポットを確認しなが
ら、XYZθステージ64をZ方向に移動し、レーザビ
ームのスポットが最小になるよう調整し、X、Y方向の
位置合わせを行い、レーザ照射位置と位置合わせ用マー
ク65−1とが一致するように調整する。同様にして、
レーザを位置合わせ用マーク65−2が位置するべき位
置に照射し、位置合わせ用マーク65−1の位置を中心
としてXYZθステージ64を回転させ、レーザ照射位
置と位置合わせ用マーク65−2とが一致するようにθ
を調整する。レーザをあらかじめ設定された切断線66
に沿って照射し、パッケージ90´をキャリアテープ8
0から切り離す。
【0054】以上の説明は、XYZθステージ64を動
かして位置合わせする方法であるが、CCDカメラ47
に位置合わせ用マーク65−1、65−2を認識する機
構を設けて、位置合わせ用マーク65−1、65−2の
位置を求め、計算により切断線66を求め、レーザを照
射することもできる。
【0055】このようなレーザ加工においては、X軸ガ
ルバノミラー44、Y軸ガルバノミラー45の回動角度
を任意に調整できるので、キャリアテープ80の切断サ
イズも任意に変更可能である。また、ポンチによる切断
と異なり、非接触式の切断なのでキャリアテープ80に
機械的ストレスが加わることがない。
【0056】上記のような点に加えて、本発明では更
に、レーザ発振器41から発生されるレーザ光からその
第4高調波成分を抽出して、この第4高調波でキャリア
テープ80の切断加工を行う点に特徴を有する。レーザ
光の第4高調波の一例としては、0.266μmの波長
の紫外光があり、レーザエネルギの吸収率が大きく、単
パルス性により熱伝導によるエネルギの拡散が抑制され
るので、被加工部の発熱が少ないという点に特徴があ
る。これによってキャリアテープ80に作用する熱的ス
トレスを小さくできるという効果が得られる。
【0057】図5はレーザ発振器41からのレーザ光か
ら第4高調波成分を抽出するための構成を示した図であ
る。レーザ発振器41からの波長1.06μmのレーザ
光を、SHG(Second Harmonic Ge
neration)素子(例えば、KTP素子)51を
通して波長0.53μmとし、更にFHG(Fourt
h Harmonic Generation)素子
(例えば、βBBO素子)52を通すことで0.266
μmの波長の第4高調波成分が抽出される。以上のキャ
リアテープの切断方法は、樹脂封止されたパッケージを
例にして説明したが、樹脂封止していない状態のキャリ
アテープの切断にも同様の方法が適用できる。
【0058】
【発明の効果】以上説明してきたように本発明による製
造方法では、半導体チップとキャリアテープとの接着フ
ィルムによる接着に際して、接着フィルムの切断及び半
導体チップへの搭載を1工程で行うことができるので、
工期の短縮を図ることができると共に、接着フィルムの
半導体チップへの搭載を高い位置合わせ精度で行うこと
ができる。
【0059】また、半導体チップの樹脂封止をチップサ
イズの変更に対処し易い安価なメタルマスクを用いて行
うことができ、高精度での樹脂封止を行うことができる
と共に、チップサイズ変更に伴う段取り時間の縮小化を
図ることができる。
【0060】更に、キャリアテープの切断にレーザビー
ム、特にその第4高調波成分を利用するようにしたこと
により、キャリアテープに対して機械的ストレス、熱的
ストレスを与えることなく、切断を行うことができる。
【図面の簡単な説明】
【図1】本発明により半導体チップとキャリアテープと
を接着する方法に使用される装置の一例を示した図であ
る。
【図2】本発明により半導体チップを樹脂で封止する方
法を説明するための図で、図(a)は断面図、図(b)
は平面図である。
【図3】本発明によりキャリアテープを切断する方法に
使用される装置の一例を示した図である。
【図4】本発明によりキャリアテープの切断位置を決定
する方法を説明するための図で、図(a)は断面図、図
(b)は平面図である。
【図5】図3に示したレーザ発振器のレーザビームから
第4高調波成分を抽出するための構成を示した図であ
る。
【図6】従来のチップサイズ半導体装置を説明するため
の図で、図(a)はキャリアテープ側から見た平面図、
図(b)は図(a)のA−A′線による断面図である。
【図7】図6に示したチップサイズ半導体装置を製造工
程順に示した断面図である。
【図8】図6に示したキャリアテープを説明するための
図で、図(a)は半導体チップと対向する面の平面図、
図(b)は反対側の平面図である。
【図9】従来の接着フィルムの切断方法を説明するため
の図である。
【図10】図9の工程で得られた切断された接着フィル
ムを半導体チップに搭載する従来方法を説明するための
図である。
【図11】半導体チップを樹脂封止する従来方法を説明
するための図である。
【図12】従来のキャリアテープの切断方法を説明する
ための図である。
【符号の説明】
10 移動プレート 11 θ軸テーブル 12 X−Yテーブル 14 加熱ブロック 16 ダイ 17 接着フィルム 18 フィルム押さえプレート 19 ガイド部材 20 プレート 21 第1のエアシリンダ 22 第2のエアシリンダ 24 ポンチ 80 キャリアテープ 90 半導体チップ
フロントページの続き (56)参考文献 特開 平4−91447(JP,A) 特開 平7−321157(JP,A) 特開 平8−330355(JP,A)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体チップと、絶縁フィルムの一方の
    主面に配線パターンを有して前記半導体チップに接着さ
    れたキャリアテープとを含むチップサイズ半導体装置の
    製造方法において、 前記半導体チップと前記キャリアテープとの接着を、テ
    ーブル上に置かれた前記半導体チップの上方に保持され
    たシート状の接着フィルムから前記半導体チップの接着
    面に合わせて打ち抜きを行うと共に、打ち抜かれた接着
    フィルムを前記半導体チップの接着面に搭載する工程
    と、 前記搭載された接着フィルムを加熱して前記半導体チッ
    プと前記キャリアテープとを接着する工程とを通して行
    うようにしたことを特徴とするチップサイズ半導体装置
    の製造方法。
  2. 【請求項2】 請求項1記載のチップサイズ半導体装置
    の製造方法において、前記シート状の接着フィルムの打
    ち抜きを上下動可能なポンチにより行い、該ポンチには
    打ち抜かれた接着フィルムを吸着するためのエア吸着部
    を備えることにより前記半導体チップへの搭載を前記ポ
    ンチで行うようにしたことを特徴とするチップサイズ半
    導体装置の製造方法。
  3. 【請求項3】 請求項2記載のチップサイズ半導体装置
    の製造方法において、前記半導体チップはエア吸着部と
    ヒータとを備えた加熱ブロックを介して前記テーブル上
    に置かれていることを特徴とするチップサイズ半導体装
    置の製造方法。
  4. 【請求項4】 半導体チップと、絶縁フィルムの一方の
    主面に配線パターンを有し前記半導体チップに接着され
    たキャリアテープとを含み、前記半導体チップを樹脂で
    封止するようにしたチップサイズ半導体装置の製造方法
    において、 前記キャリアテープとサイズの変更可能なメタルマスク
    とを位置合わせして、固定し、続いて、 前記半導体チップをスクリーン印刷により樹脂封止する
    ようにしたことを特徴とするチップサイズ半導体装置の
    製造方法。
  5. 【請求項5】 請求項4記載のチップサイズ半導体装置
    の製造方法において、前記メタルマスクは、前記半導体
    チップの高さ寸法より大きな厚さを有していると共に、
    前記キャリアテープよりは狭く、かつ前記半導体チップ
    を収容可能な開口を有し、該メタルマスクの収納部を有
    する支持台の前記収納部に、前記キャリアテープを下に
    して前記半導体チップを載置した後、前記メタルマスク
    をセットしてスクリーン印刷を行うようにしたことを特
    徴とするチップサイズ半導体装置の製造方法。
  6. 【請求項6】 半導体チップと、絶縁フィルムの一方の
    主面に配線パターンを有するキャリアテープとを含み、
    前記キャリアテープの第1の面に前記半導体チップを接
    続したチップサイズ半導体装置の製造方法において、 前記キャリアテープの第2の面に2箇所以上設けたマー
    クの位置を検出し、 前記マークの位置を基準に切断する切断線を求め、 YAGレーザを前記切断線に沿ってスキャニングするこ
    とにより前記キャリアテープを切断するようにしたこと
    を特徴とするチップサイズ半導体装置の製造方法。
  7. 【請求項7】 請求項6記載のチップサイズ半導体装置
    の製造方法において、前記YAGレーザとして、その第
    4高調波を用いることを特徴とするチップサイズ半導体
    装置の製造方法。
JP7271449A 1995-10-19 1995-10-19 チップサイズ半導体装置の製造方法 Expired - Fee Related JP2666788B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP7271449A JP2666788B2 (ja) 1995-10-19 1995-10-19 チップサイズ半導体装置の製造方法
US08/733,207 US5759873A (en) 1995-10-19 1996-10-17 Method of manufacturing chip-size package-type semiconductor device
EP96116769A EP0769812A3 (en) 1995-10-19 1996-10-18 Method of manufacturing chip-size package-type semiconductor device
KR1019960046982A KR100203603B1 (ko) 1995-10-19 1996-10-19 칩 크기의 패키지형 반도체 장치의 제조 방법
CN96121929A CN1107972C (zh) 1995-10-19 1996-10-19 按芯片尺寸封装型半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7271449A JP2666788B2 (ja) 1995-10-19 1995-10-19 チップサイズ半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09115950A JPH09115950A (ja) 1997-05-02
JP2666788B2 true JP2666788B2 (ja) 1997-10-22

Family

ID=17500189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7271449A Expired - Fee Related JP2666788B2 (ja) 1995-10-19 1995-10-19 チップサイズ半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5759873A (ja)
EP (1) EP0769812A3 (ja)
JP (1) JP2666788B2 (ja)
KR (1) KR100203603B1 (ja)
CN (1) CN1107972C (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW281795B (ja) * 1994-11-30 1996-07-21 Sharp Kk
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US5972234A (en) * 1998-04-06 1999-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Debris-free wafer marking method
CN1146030C (zh) * 1998-07-28 2004-04-14 精工爱普生株式会社 半导体装置及其制造方法、半导体模块、电路基板以及电子装置
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP4128319B2 (ja) * 1999-12-24 2008-07-30 株式会社新川 マルチチップボンディング方法及び装置
CH695407A5 (de) * 2000-07-03 2006-04-28 Esec Trading Sa Verfahren und Einrichtung zur Montage von Halbleiterchips auf einem flexiblen Substrat.
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
TW536768B (en) * 2001-08-03 2003-06-11 Matsushita Electric Ind Co Ltd Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
CA2591951C (en) * 2005-01-10 2011-10-11 Silverbrook Research Pty Ltd Inkjet printhead production method
JP4975605B2 (ja) * 2007-12-26 2012-07-11 東京エレクトロン株式会社 処理システム、処理システムの制御方法およびソフトウェアのバージョンアップ方法
JP5557352B2 (ja) * 2012-04-20 2014-07-23 Necエンジニアリング株式会社 シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
US10186458B2 (en) 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
CN104960349B (zh) * 2015-06-11 2021-08-06 苏州海博智能系统有限公司 一种电子显示屏印刷片材的处理设备
CN104942877B (zh) * 2015-06-18 2021-08-13 苏州海博智能系统有限公司 一种电子显示屏印刷片材的处理设备
KR102036335B1 (ko) * 2019-07-09 2019-10-24 (주)에이티에스 Cof 2중 타발장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224254A (ja) * 1984-04-20 1985-11-08 Hitachi Yonezawa Denshi Kk リ−ドフレ−ム切断方法
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
JPS62111825A (ja) * 1985-11-06 1987-05-22 Fuji Kikai Seizo Kk キヤリヤテ−プから電子部品を取り出す方法
JPH0787277B2 (ja) * 1987-03-25 1995-09-20 ティーディーケイ株式会社 表面実装部品の基板搭載方法
JPS6443458A (en) * 1987-08-11 1989-02-15 Nitto Denko Corp Stick cutter for tacky tape with respect to thin board
JPH03250634A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd 半導体装置の製造方法
JPH06192630A (ja) * 1992-12-25 1994-07-12 Sony Corp カード型半導体装置のパネルへの両面接着テープ接着 用セパレータ
JP2570123B2 (ja) * 1993-07-13 1997-01-08 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH09115950A (ja) 1997-05-02
KR970024041A (ko) 1997-05-30
CN1155162A (zh) 1997-07-23
EP0769812A2 (en) 1997-04-23
US5759873A (en) 1998-06-02
EP0769812A3 (en) 1998-10-21
CN1107972C (zh) 2003-05-07
KR100203603B1 (ko) 1999-07-01

Similar Documents

Publication Publication Date Title
JP2666788B2 (ja) チップサイズ半導体装置の製造方法
KR100330937B1 (ko) 복수의 초소형 전자소자를 리드변형을 이용하여 접속하는 방법 및 장치
EP0704899B1 (en) Method of manufacturing chip-size package-type semiconductor device
US7723832B2 (en) Semiconductor device including semiconductor elements mounted on base plate
JP2008544554A (ja) 薄型可撓性基板を使用するフリップチップダイ組立体
US20010009376A1 (en) Probe arrangement assembly, method of manufacturing probe arrangement assembly, probe mounting method using probe arrangement assembly, and probe mounting apparatus
JP2925074B2 (ja) Loc型半導体チップパッケージ及びその製造方法
JP2793766B2 (ja) 導電ペースト転写方法
US7727861B2 (en) Method and device for contacting semiconductor chips
JP2000232119A (ja) 半導体チップの接続部材及びその製造方法とその接続部材を用いた半導体チップの接続方法
JPH05291260A (ja) バンプ形成方法
JP2000022031A (ja) 導電性ボールの実装方法
JPH07153764A (ja) はんだバンプ形成方法
JP2800806B2 (ja) 半導体装置及びその製造方法
JP3019899B2 (ja) マルチチップモジュールの製造方法
JPH0964093A (ja) 電子部品
JP2553810B2 (ja) ボンディング装置
JP2001156111A (ja) 半導体装置の組立方法
KR100239182B1 (ko) 파이롯팅(piloting) 방식을 이용한 리드 프레임의 제조방법
CN116230649A (zh) 电子封装模块及其制造方法
EP0901164A2 (en) Integrated circuit packaging method, packaging apparatus, and package
JP2000150581A (ja) 半導体装置およびその製造方法並びにそれに使用されるボンディング装置
KR20020078600A (ko) 스크린 인쇄기와 이를 이용한 반도체 패키지의 위치정렬방법
JP2000349197A (ja) 半導体ウェハ封止基板
JPH0362539A (ja) インナーリードのボンディング装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970527

LAPS Cancellation because of no payment of annual fees