JP2001156111A - 半導体装置の組立方法 - Google Patents

半導体装置の組立方法

Info

Publication number
JP2001156111A
JP2001156111A JP33470599A JP33470599A JP2001156111A JP 2001156111 A JP2001156111 A JP 2001156111A JP 33470599 A JP33470599 A JP 33470599A JP 33470599 A JP33470599 A JP 33470599A JP 2001156111 A JP2001156111 A JP 2001156111A
Authority
JP
Japan
Prior art keywords
substrate
wafer
semiconductor chips
cut
separating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33470599A
Other languages
English (en)
Other versions
JP2001156111A5 (ja
JP3976964B2 (ja
Inventor
Takao Akiba
隆雄 秋葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP33470599A priority Critical patent/JP3976964B2/ja
Publication of JP2001156111A publication Critical patent/JP2001156111A/ja
Publication of JP2001156111A5 publication Critical patent/JP2001156111A5/ja
Application granted granted Critical
Publication of JP3976964B2 publication Critical patent/JP3976964B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ウエハーから半導体チップに分離するダイシ
ング工程と半導体チップを基板上にダイボンドする工程
と半導体チップが搭載した基板をさらに分離する、3工
程が必要であった。更に分離した半導体チップ個々にダ
イボンドしなけらばならない為、ダイボンド時間が長時
間必要であった 【解決手段】 半導体チップをウエハより分離せずにウ
エハに形成された複数の半導体チップのバンプ電極と基
板に形成された電極を接合した後、チップ単位に切断す
ることにより、パーケージ組立を行う。以上のように、
ウエハ状態で基板に接続する事により、実装工程時間を
大幅に短縮している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体ＩＣ実装方
法に関する。
【０００２】
【従来の技術】従来の半導体ICの実装工程を図５、図
６、図７に示す。図５（ａ）では半導体チップ２が設け
られているウエハー１をスクライブライン１１に沿って
ダイシングを行い、図５（ｂ）のように半導体チップ２
に分離する。
【０００３】この半導体チップ２を図６に示すように、
同じ配線パターンが繰り返し形成された基板４に繰り返
し形成されたパターン数だけフリップチップ実装技術を
用いダイボンドを行い、熱処理工程を通して電気的、機
械的に接続を行う。最後に複数の半導体チップ２が搭載
された基板４をチップ単位にダイシング技術を使い分離
して図７の状態にし、パッケージ組立工程を行ってい
た。
【０００４】
【発明が解決しようとする課題】しかし従来の実装にお
いては、下記の問題点があった。 （１）シリコンウエハー上に形成された半導体回路をそ
れぞれ半導体チップ上に分離するダイシング工程と半導
体チップを基板上にダイボンドする工程と半導体チップ
が搭載した基板をさらに分離する工程を行うため、3工
程が必要であった。 （２）更に分離したＩＣチップを基板にダイボンドする
場合、ＩＣチップ数掛けるダイボンド時間が必要になり
ウエハからの取れ個数が多くなるほど、工程時間が長く
必要となった。
【０００５】
【課題を解決するための手段】そこで本発明は、上記の
問題点を解決するために以下の手段を用いた。半導体チ
ップをウエハより分離せずにウエハに形成された複数の
半導体チップのバンプ電極と基板に形成された電極を接
合した後、チップ単位に切断することにより、パーケー
ジ組立を行う。
【０００６】以上のように、ウエハ状態で基板に接続す
る事により、実装工程時間を大幅に短縮している。
【０００７】
【発明の実施の形態】以下に、この本発明の実施例を工
程順断面図に基づいて説明する。図１（ａ）に示す様に
ウエハー１には複数のトランジスタを設けた複数の半導
体チップ２が設けられ、半導体チップ２には外部との接
続を目的としたバンプ３が形成されている。本実施例で
は半田（Ｓｎ−Ｐｂ）バンプを用いる。
【０００８】図１（ｂ）に示す様ににウエハー１かそれ
以上の大きさの基板４上にウエハー１上の半導体チップ
２、バンプ３と同様にレイアウトされた電極５が形成さ
れている。そして基板４の電極５に印刷法やスタンピン
グ法を用いて半田バンプ接続の為のフラックス６を転写
する。もちろん半導体チップ２のバンプ３ではなく、基
板４の電極５側にフラックス６を転写しても良い。
【０００９】図２（ａ）に示す様にウエハー１をフリッ
プチップ接続のように基板４の電極５とバンプ３を仮接
続をした後、半田の融点以上の温度でリフローする事に
より、図２（ｂ）に示すようにバンプ３と基板４の電極
５を電気的及び機械的に接続を行う。図３に示す様に半
導体チップ２の大きさの単位でダイシング技術を用い
て、基板４とウエハー１のダイシング部７を同時に切断
し小片状にして実装組立を行っている。ダイシング工程
ではあらかじめ基板４に設けてあるアライメントマーク
８を用いてどの部を切断するかアライメントを行う。本
実施例ではウエハー１と基板４を同時に切断している
が、ウエハー１と基板４を同一材質では無いので別々に
切断する事も可能である。
【００１０】図４に示す様に予めウエハー１にハーフカ
ット状態で切断部を設けた方法もある。図４（ａ）に示
す様にウエハー１の回路パターンが形成されている表面
部のスクライブラインをウエハー１の厚さの約半分程度
ダイシングを行いハーフカット部９を形成した後、図１
（ｃ）と同様にバンプ３と基板４の電極５を電気的及び
機械的に接続を行う。
【００１１】図４（ｂ）に示す様にウエハー１の裏面部
をローラー１０で均一に押す事により、ハーフカット部
９が破壊し半導体チップ２単位でウエハー１を分離す
る。図４（ｃ）に示す様に圧力によりカットした切断部
が裏面にも表れておりその切断部をガイドとして、基板
をダイシングできることから、基板にダイシング様のア
ライメントマークを設けなくても容易に切断する事がで
きる。
【００１２】
【発明の効果】以上のように本発明に係る半導体実装方
法によれば、ウエハ状態で基板にフリップチップ接続し
た後にダイシングによって小片状にするため、半導体チ
ップ一つ一つダイボンドする必要がないことより、パッ
ケージ実装組立工程時間が大幅に短縮する事が実現でき
る。またウエハと基板を同時に切断するためチップと基
板が同じサイズにすることが出来るため、パッケージの
小型化も可能とした。
【図面の簡単な説明】
【図１】本発明の実装工程である。
【図２】本発明の実装工程である。
【図３】本発明の実装工程である。
【図４】本発明のダイシング方法の変えた実装工程図で
ある。
【図５】従来方法の実装工程図である。
【図６】従来方法の実装工程図である。
【図７】従来方法の実装工程図である。
【符号の説明】 １ ウエハー ２ 半導体チップ ３ バンプ電極 ４ 基板 ５ 電極 ６ フラックス ７ ダイシング部 ８ アライメントマーク ９ ハーフカット部 １０ ローラー １１ スクライブライン

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 シリコンウエハー上に複数のトランジス
    タを設けた複数の半導体チップと、前記半導体チップの
    表面に設けられた複数のバンプ電極と、前記半導体チッ
    プの表面に前記複数のバンプ電極を介してそれぞれ機械
    的及び電気的に接続した基板からなる半導体装置。
  2. 【請求項２】 前記バンプ電極を介してそれぞれ接続す
    る場合、半導体チップを分離しないで状態で前記ウエハ
    ーと前記基板に一括で機械的及び電気的に接続を行った
    後に、ウエハーと基板を同時に切断し半導体チップ状態
    にする請求項１記載の半導体装置。
JP33470599A 1999-11-25 1999-11-25 半導体装置の組立方法 Expired - Fee Related JP3976964B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33470599A JP3976964B2 (ja) 1999-11-25 1999-11-25 半導体装置の組立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33470599A JP3976964B2 (ja) 1999-11-25 1999-11-25 半導体装置の組立方法

Publications (3)

Publication Number Publication Date
JP2001156111A true JP2001156111A (ja) 2001-06-08
JP2001156111A5 JP2001156111A5 (ja) 2005-11-24
JP3976964B2 JP3976964B2 (ja) 2007-09-19

Family

ID=18280303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33470599A Expired - Fee Related JP3976964B2 (ja) 1999-11-25 1999-11-25 半導体装置の組立方法

Country Status (1)

Country Link
JP (1) JP3976964B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067647A2 (fr) * 2002-02-08 2003-08-14 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
CN111252728A (zh) * 2020-01-22 2020-06-09 上海应用技术大学 一种mems压电装置的批量加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003067647A2 (fr) * 2002-02-08 2003-08-14 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques
FR2835965A1 (fr) * 2002-02-08 2003-08-15 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques
WO2003067647A3 (fr) * 2002-02-08 2004-04-08 Phs Mems Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques
KR100452819B1 (ko) * 2002-03-18 2004-10-15 삼성전기주식회사 칩 패키지 및 그 제조방법
CN111252728A (zh) * 2020-01-22 2020-06-09 上海应用技术大学 一种mems压电装置的批量加工方法

Also Published As

Publication number Publication date
JP3976964B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
US7960841B2 (en) Through-hole via on saw streets
JP3526731B2 (ja) 半導体装置およびその製造方法
JP4757398B2 (ja) 半導体装置の製造方法
JP2002343924A (ja) 半導体装置およびその製造方法
JP2003273279A (ja) 半導体装置およびその製造方法
US11721654B2 (en) Ultra-thin multichip power devices
JPH10229097A (ja) チップ型半導体の製造方法
JPH08306724A (ja) 半導体装置およびその製造方法ならびにその実装方法
JP2002110856A (ja) 半導体装置の製造方法
JP3976964B2 (ja) 半導体装置の組立方法
JPH10144723A (ja) 半導体装置の製造方法
JP2800806B2 (ja) 半導体装置及びその製造方法
US20040207065A1 (en) [stack-type multi-chip package and method of fabricating bumps on the backside of a chip]
JP4723776B2 (ja) 半導体装置の製造方法
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPS63143851A (ja) 半導体装置
JP2000164636A (ja) 半導体発光素子の実装方法及びこれに用いるボンディングツール
JP4218337B2 (ja) 半導体装置の製造方法
JP2001156111A5 (ja)
KR101123798B1 (ko) 웨이퍼 레벨 칩 스케일 패키지의 제조방법
JP3951693B2 (ja) 半導体発光装置
JP2002093828A (ja) 半導体装置の製造方法
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JPH08250545A (ja) 半導体装置およびその製造方法
JPH10308473A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070620

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 3976964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees