JP3976964B2 - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法 Download PDFInfo
- Publication number
- JP3976964B2 JP3976964B2 JP33470599A JP33470599A JP3976964B2 JP 3976964 B2 JP3976964 B2 JP 3976964B2 JP 33470599 A JP33470599 A JP 33470599A JP 33470599 A JP33470599 A JP 33470599A JP 3976964 B2 JP3976964 B2 JP 3976964B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- wafer
- dicing
- cut
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Dicing (AREA)
Description
【発明の属する技術分野】
本発明は、半導体ＩＣ実装方法に関する。
【０００２】
【従来の技術】
従来の半導体ICの実装工程を図５、図６、図７に示す。
図５（ａ）では半導体チップ２が設けられているウエハー１をスクライブライン１１に沿ってダイシングを行い、図５（ｂ）のように半導体チップ２に分離する。
【０００３】
この半導体チップ２を図６に示すように、同じ配線パターンが繰り返し形成された基板４に繰り返し形成されたパターン数だけフリップチップ実装技術を用いダイボンドを行い、熱処理工程を通して電気的、機械的に接続を行う。
最後に複数の半導体チップ２が搭載された基板４をチップ単位にダイシング技術を使い分離して図７の状態にし、パッケージ組立工程を行っていた。
【０００４】
【発明が解決しようとする課題】
しかし従来の実装においては、下記の問題点があった。
（１）シリコンウエハー上に形成された半導体回路をそれぞれ半導体チップ上に分離するダイシング工程と半導体チップを基板上にダイボンドする工程と半導体チップが搭載した基板をさらに分離する工程を行うため、3工程が必要であった。
（２）更に分離したＩＣチップを基板にダイボンドする場合、ＩＣチップ数掛けるダイボンド時間が必要になりウエハからの取れ個数が多くなるほど、工程時間が長く必要となった。
【０００５】
【課題を解決するための手段】
そこで本発明は、上記の問題点を解決するために以下の手段を用いた。
半導体チップをウエハより分離せずにウエハに形成された複数の半導体チップのバンプ電極と基板に形成された電極を接合した後、チップ単位に切断することにより、パーケージ組立を行う。
【０００６】
以上のように、ウエハ状態で基板に接続する事により、実装工程時間を大幅に短縮している。
【０００７】
【発明の実施の形態】
以下に、この本発明の実施例を図に基づいて説明する。
図１（ａ）および（ｂ）に示す様にウエハー１には複数のトランジスタを設けた複数の半導体チップ２が設けられ、半導体チップ２には外部との接続を目的としたバンプ３が形成されている。本実施例では半田（Ｓｎ−Ｐｂ）バンプを用いる。
【０００８】
図１（ｃ）に示す様ににウエハー１かそれ以上の大きさの基板４上にウエハー１上の半導体チップ２、バンプ３と同様にレイアウトされた電極５が形成されている。そして基板４の電極５に印刷法やスタンピング法を用いて半田バンプ接続の為のフラックスを転写する。もちろん半導体チップ２のバンプ３ではなく、基板４の電極５側にフラックスを転写しても良い。
【０００９】
図２（ａ）に示す様にウエハー１をフリップチップ接続のように基板４の電極５とバンプ３を仮接続をした後、半田の融点以上の温度でリフローする事により、図２（ｂ）に示すようにバンプ３と基板４の電極５を電気的及び機械的に接続を行う。
図３に示す様に半導体チップ２の大きさの単位でダイシング技術を用いて、基板４とウエハー１のダイシング部７を同時に切断し小片状にして実装組立を行っている。ダイシング工程ではあらかじめ基板４に設けてあるアライメントマーク８を用いてどの部を切断するかアライメントを行う。本実施例ではウエハー１と基板４を同時に切断しているが、ウエハー１と基板４を同一材質では無いので別々に切断する事も可能である。
【００１０】
図４に示す様に予めウエハー１にハーフカット状態で切断部を設けた方法もある。
図４（ａ）に示す様にウエハー１の回路パターンが形成されている表面部のスクライブラインをウエハー１の厚さの約半分程度ダイシングを行いハーフカット部９を形成した後、図１（ｃ）と同様にバンプ３と基板４の電極５を電気的及び機械的に接続を行う。
【００１１】
図４（ｂ）に示す様にウエハー１の裏面部をローラー１０で均一に押す事により、ハーフカット部９が破壊し半導体チップ２単位でウエハー１を分離する。
図４（ｃ）に示す様に圧力によりカットした切断部が裏面にも表れておりその切断部をガイドとして、基板をダイシングできることから、基板にダイシング用のアライメントマークを設けなくても容易に切断する事ができる。
【００１２】
【発明の効果】
以上のように本発明に係る半導体実装方法によれば、ウエハ状態で基板にフリップチップ接続した後にダイシングによって小片状にするため、半導体チップ一つ一つダイボンドする必要がないことより、パッケージ実装組立工程時間が大幅に短縮する事が実現できる。またウエハと基板を同時に切断するためチップと基板が同じサイズにすることが出来るため、パッケージの小型化も可能とした。
【図面の簡単な説明】
【図１】本発明の実装工程である。
【図２】本発明の実装工程である。
【図３】本発明の実装工程である。
【図４】本発明のダイシング方法の変えた実装工程図である。
【図５】従来方法の実装工程図である。
【図６】従来方法の実装工程図である。
【図７】従来方法の実装工程図である。
【符号の説明】
１ ウエハー
２ 半導体チップ
３ バンプ電極
４ 基板
５ 電極
６ フラックス
７ ダイシング部
８ アライメントマーク
９ ハーフカット部
１０ ローラー
１１ スクライブライン
Claims (3)
- 複数のバンプ電極を有する半導体チップが複数設けられたシリコンウエハーの表面に配置されたスクライブラインを厚み方向に約半分までダイシングしハーフカット部を形成する工程と、
前記シリコンウエハーと前記複数の半導体チップに設けられた前記複数のバンプ電極に対応する位置に電極を有する基板とを前記バンプ電極と前記電極とにより一括して機械的及び電気的に接続する工程と、
前記シリコンウエハーの前記ハーフカット部を破壊し前記半導体チップごとに分離切断する工程と、
前記基板をダイシングする工程とからなる半導体装置の組立方法。 - 前記分離切断する工程は前記シリコンウエハーを裏面からローラーで押すことで前記ハーフカット部を破壊し前記半導体チップごとに分離切断することを特徴とする請求項１に記載の半導体装置の組立方法。
- 前記ダイシングする工程は前記分離切断する工程において分離切断された部分をガイドとしてダイシングすることを特徴とする請求項１に記載の半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470599A JP3976964B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33470599A JP3976964B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置の組立方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001156111A JP2001156111A (ja) | 2001-06-08 |
| JP2001156111A5 JP2001156111A5 (ja) | 2005-11-24 |
| JP3976964B2 true JP3976964B2 (ja) | 2007-09-19 |
Family
ID=18280303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33470599A Expired - Fee Related JP3976964B2 (ja) | 1999-11-25 | 1999-11-25 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3976964B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2835965B1 (fr) * | 2002-02-08 | 2005-03-04 | Phs Mems | Procede et dispositif de protection de microcomposants electroniques, optoelectroniques et/ou electromecaniques |
| KR100452819B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| CN111252728B (zh) * | 2020-01-22 | 2023-03-28 | 上海应用技术大学 | 一种mems压电装置的批量加工方法 |
-
1999
- 1999-11-25 JP JP33470599A patent/JP3976964B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156111A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| US7960841B2 (en) | Through-hole via on saw streets | |
| JP5151053B2 (ja) | 半導体装置の製造方法 | |
| JP3796016B2 (ja) | 半導体装置 | |
| JP2003273279A (ja) | 半導体装置およびその製造方法 | |
| JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
| US11721654B2 (en) | Ultra-thin multichip power devices | |
| JP3976964B2 (ja) | 半導体装置の組立方法 | |
| JPS6349900B2 (ja) | ||
| JP2002110856A (ja) | 半導体装置の製造方法 | |
| US20200126880A1 (en) | Molded wafer level packaging | |
| JPH10144723A (ja) | 半導体装置の製造方法 | |
| JPH0562980A (ja) | 半導体装置およびその製造方法 | |
| JP2001156111A5 (ja) | ||
| JP2800806B2 (ja) | 半導体装置及びその製造方法 | |
| JPH1032284A (ja) | 半導体装置 | |
| JPS63143851A (ja) | 半導体装置 | |
| JP2004119573A (ja) | 半導体装置の製造方法およびフィルム貼付装置 | |
| JP4723776B2 (ja) | 半導体装置の製造方法 | |
| JP2004079685A (ja) | 半導体装置の製造方法 | |
| US20040207065A1 (en) | [stack-type multi-chip package and method of fabricating bumps on the backside of a chip] | |
| US20060105502A1 (en) | Assembly process | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| US8785244B2 (en) | Wafer level packaging using a lead-frame | |
| KR101123798B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3976964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |