KR970024041A - 칩 크기의 패키지형 반도체 장치의 제조 방법(method of manufacturing chip-size package-type semiconductor device) - Google Patents

칩 크기의 패키지형 반도체 장치의 제조 방법(method of manufacturing chip-size package-type semiconductor device) Download PDF

Info

Publication number
KR970024041A
KR970024041A KR1019960046982A KR19960046982A KR970024041A KR 970024041 A KR970024041 A KR 970024041A KR 1019960046982 A KR1019960046982 A KR 1019960046982A KR 19960046982 A KR19960046982 A KR 19960046982A KR 970024041 A KR970024041 A KR 970024041A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive film
carrier tape
chip
cutting
Prior art date
Application number
KR1019960046982A
Other languages
English (en)
Other versions
KR100203603B1 (ko
Inventor
게이이찌로 가따
슈이찌 마쯔다
히로노리 오노
Original Assignee
가네꼬 히사시
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR970024041A publication Critical patent/KR970024041A/ko
Application granted granted Critical
Publication of KR100203603B1 publication Critical patent/KR100203603B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

절연막 상의 한 표면에 형성된 절연막 및 와이어링 패턴을 포함하는 반도체 칩 및 캐리어 테이프를 포함하는 칩 크기 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩의 접착 영역에 대응하는 선정 크기를 가지는 접착막의 사용에 의해 상기 반도체 칩과 상기 캐리어 테이프를 본딩하는 단계로서 상기 접착막은 가열에 의해 상기 반도체 칩과 상기 캐리어 테이프를 본드하고, 수지 재료에 의해 상기 반도체 칩을 몰딩하며, 상기 캐리어 테이프의 불필요한 부분을 절단하는데, 상기 본딩 단계는 테이블 상에 장착된 상기 반도체 칩 상에 고정된 접착 막 테이프로부터 펀칭에 의해 상기 접착막을 절단하고 상기 접착막을 아래로 이동시킴에 의해 상기 접착 영역 상에 상기 접착막을 세팅하는 부속 단계를 포함한다.

Description

칩 크기의 패키지형 반도체 장치의 제조 방법(METHOD OF MANUFACTURING CHIP-SIZE PACKAGE-TYPE SEMICONDUCTOR DEVICE)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도13은 본 발명에 따라 반도체 칩과 캐리어 테이프를 접합하는데 사용되는 장치의 도면.

Claims (7)

  1. 절연막 상의 한 표면에 형성된 절연막 및 와이어링 패턴을 포함하는 반도체 칩 캐리어 테이프를 포함하는 칩 크기 반도체 장치의 제조 방법에 있어서, 상기 반도체 칩의 접착 영역에 대응하는 선정 크기를 가지는 접착막의 사용에 의해 상기 반도체 칩과 상기 캐리어 테이프를 본딩하는 단계에서, 상기 접착막은 가열에 의해 상기 반도체 칩과 상기 캐리어 테이프를 본드하는 단계, 수지 재료에 의해 상기 반도체 칩을 몰딩하는 단계, 및 상기 캐리어 테이프의 불필요한 부분을 절단하는 단계론 포함하며, 상기 본딩 단계는 테이블 상에 장착된 상기 반도체 칩 상에 고정된 접착 막 테이프로부터 펀칭에 의해 상기 접착막을 절단하고, 이어서 상기 접착막을 아래로 이동시킴에 의해 상기 접착 영역 상에 상기 접착막을 세팅하는 세부 단계를 포함하는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  2. 제1항에 있어서, 상기 절단의 세부 단계는 펀칭 수단(punching means)에 의해 수행되는데, 상기 펀칭 수단은 상기 테이블 상에 장착된 상기 반도체 칩위에서 상하로 이동가능하며 진공 공기에 의해 상기 접착막을 처킹하기 위한(chucking) 진공 척 수단(vacumm chuck means)을 가지며, 상기 펀칭 수단은 상기 접착막 테이프로부터 상기 접착막을 절단하고, 아래로 이동한 이후에 척킹을 해제하여 상기 반도체 칩상에 상기 접착막을 세팅하는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  3. 제2항에 있어서, 상기 반도체 칩은 진공 공기에 의해 상기 반도체 칩을 홀딩하기 위한 공기 홀딩 수단 및 상기 접착막을 가열하기 위한 가열 수단을 구비하는 열 블록(heat block)을 통해 상기 테이블위에 세트되는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  4. 제1항에 있어서, 상기 몰딩 단계는, 크기가 가변적인 금속 마스크내의 선정된 위치에 상기 캐리어 테이프와 결합된 상기 반도체 칩을 배치하는 단계; 및 스크린 인쇄 방법으로 수지 재료에 의해 상기 반도체 칩을 몰딩하는 단계의 세부 단계를 포함하는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  5. 제4항에 있어서, 상기 금속 마스크는 상기 반도체 칩의 높이 크기 보다 큰 두께와, 영역내에서 상기 캐리어 테이프보다 좁으며, 상기 반도체 칩을 수용할 수 있는 개구부를 갖고 있으며, 지지 테이블 상에 세트되고, 상기 반도체 칩은 상기 개구부내에서 상기 캐리어 테이프가 상기 지지 테이블과 접촉하도록 상기 지지 테이블 상에 세트되는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  6. 제1항에 있어서, 상기 절연막에는 상기 캐리어 테이프의 절단선을 결정하기 위한 적어도 2개의 마크(mark)가 제공되어 있으며, 상기 절단 단계는, 상기 적어도 2개의 마크를 검출된 마크로서 검출하는 단계; 상기 검출된 마크를 기초로 상기 절단선을 결정하는 단계; 및 YAG 레이저 발생 수단에 의해 발생된 레이저 빔을 상기 절단선을 따라 주사함에 의해 상기 캐리어 테이프의 불필요한 부분을 절단하는 단계의 세부 단계를 포함하는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
  7. 제6항에 있어서, 상기 레이저 빔으로서는 제4 고조파가 사용되는 것을 특징으로 하는 칩 크기의 반도체 장치를 제조하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960046982A 1995-10-19 1996-10-19 칩 크기의 패키지형 반도체 장치의 제조 방법 KR100203603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7271449A JP2666788B2 (ja) 1995-10-19 1995-10-19 チップサイズ半導体装置の製造方法
JP95-271449 1995-10-19

Publications (2)

Publication Number Publication Date
KR970024041A true KR970024041A (ko) 1997-05-30
KR100203603B1 KR100203603B1 (ko) 1999-07-01

Family

ID=17500189

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960046982A KR100203603B1 (ko) 1995-10-19 1996-10-19 칩 크기의 패키지형 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US5759873A (ko)
EP (1) EP0769812A3 (ko)
JP (1) JP2666788B2 (ko)
KR (1) KR100203603B1 (ko)
CN (1) CN1107972C (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW281795B (ko) * 1994-11-30 1996-07-21 Sharp Kk
KR100186333B1 (ko) * 1996-06-20 1999-03-20 문정환 칩 사이즈 반도체 패키지 및 그 제조방법
DE19800566A1 (de) * 1998-01-09 1999-07-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes und ein derart hergestelltes Halbleiterbauelement
US6230719B1 (en) * 1998-02-27 2001-05-15 Micron Technology, Inc. Apparatus for removing contaminants on electronic devices
US5972234A (en) * 1998-04-06 1999-10-26 Taiwan Semiconductor Manufacturing Co., Ltd. Debris-free wafer marking method
US6472726B1 (en) 1998-07-28 2002-10-29 Seiko Epson Corporation Semiconductor device and method of fabrication thereof, semiconductor module, circuit board, and electronic equipment
US6479887B1 (en) 1998-08-31 2002-11-12 Amkor Technology, Inc. Circuit pattern tape for wafer-scale production of chip size semiconductor packages
US6428641B1 (en) * 1998-08-31 2002-08-06 Amkor Technology, Inc. Method for laminating circuit pattern tape on semiconductor wafer
JP3816253B2 (ja) * 1999-01-19 2006-08-30 富士通株式会社 半導体装置の製造方法
JP3504543B2 (ja) 1999-03-03 2004-03-08 株式会社日立製作所 半導体素子の分離方法およびその装置並びに半導体素子の搭載方法
US6181569B1 (en) 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
US6361146B1 (en) 1999-06-15 2002-03-26 Lexmark International, Inc. Adhesive bonding laminates
US6210522B1 (en) 1999-06-15 2001-04-03 Lexmark International, Inc. Adhesive bonding laminates
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
JP4128319B2 (ja) * 1999-12-24 2008-07-30 株式会社新川 マルチチップボンディング方法及び装置
CH695407A5 (de) * 2000-07-03 2006-04-28 Esec Trading Sa Verfahren und Einrichtung zur Montage von Halbleiterchips auf einem flexiblen Substrat.
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1282162A3 (en) * 2001-08-03 2005-02-02 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor-mounting body and apparatus for fabricating semiconductor-mounting body
JP2003330041A (ja) * 2002-05-10 2003-11-19 Sharp Corp 半導体装置及びそれを備えた表示パネルモジュール
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US6987671B2 (en) * 2003-06-26 2006-01-17 Intel Corporation Composite thermal interface devices and methods for integrated circuit heat transfer
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
DE602005023063D1 (de) * 2005-01-10 2010-09-30 Silverbrook Res Pty Ltd Tintenstrahldruckkopfherstellungsverfahren
JP4975605B2 (ja) * 2007-12-26 2012-07-11 東京エレクトロン株式会社 処理システム、処理システムの制御方法およびソフトウェアのバージョンアップ方法
JP5557352B2 (ja) * 2012-04-20 2014-07-23 Ｎｅｃエンジニアリング株式会社 シート切断装置、チップ製造装置、シート切断方法、チップ製造方法及びシート切断プログラム
US10186458B2 (en) 2012-07-05 2019-01-22 Infineon Technologies Ag Component and method of manufacturing a component using an ultrathin carrier
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
CN104960349B (zh) * 2015-06-11 2021-08-06 苏州海博智能系统有限公司 一种电子显示屏印刷片材的处理设备
CN104942877B (zh) * 2015-06-18 2021-08-13 苏州海博智能系统有限公司 一种电子显示屏印刷片材的处理设备
KR102036335B1 (ko) * 2019-07-09 2019-10-24 (주)에이티에스 Cof 2중 타발장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224254A (ja) * 1984-04-20 1985-11-08 Hitachi Yonezawa Denshi Kk リ−ドフレ−ム切断方法
US5049434A (en) * 1984-04-30 1991-09-17 National Starch And Chemical Investment Holding Corporation Pre-patterned device substrate device-attach adhesive transfer system
JPS62111825A (ja) * 1985-11-06 1987-05-22 Fuji Kikai Seizo Kk キヤリヤテ−プから電子部品を取り出す方法
JPH0787277B2 (ja) * 1987-03-25 1995-09-20 ティーディーケイ株式会社 表面実装部品の基板搭載方法
JPS6443458A (en) * 1987-08-11 1989-02-15 Nitto Denko Corp Stick cutter for tacky tape with respect to thin board
JPH03250634A (ja) * 1990-02-28 1991-11-08 Fujitsu Ltd 半導体装置の製造方法
JPH06192630A (ja) * 1992-12-25 1994-07-12 Sony Corp カード型半導体装置のパネルへの両面接着テープ接着 用セパレータ
JP2570123B2 (ja) * 1993-07-13 1997-01-08 日本電気株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JPH09115950A (ja) 1997-05-02
CN1107972C (zh) 2003-05-07
EP0769812A2 (en) 1997-04-23
KR100203603B1 (ko) 1999-07-01
US5759873A (en) 1998-06-02
EP0769812A3 (en) 1998-10-21
CN1155162A (zh) 1997-07-23
JP2666788B2 (ja) 1997-10-22

Similar Documents

Publication Publication Date Title
KR970024041A (ko) 칩 크기의 패키지형 반도체 장치의 제조 방법(method of manufacturing chip-size package-type semiconductor device)
US7129150B2 (en) Method of dividing a semiconductor wafer
US7329564B2 (en) Wafer dividing method
US7265033B2 (en) Laser beam processing method for a semiconductor wafer
US20070141810A1 (en) Wafer dividing method
US7915140B2 (en) Fabrication method for device having die attach film on the back side thereof
JP3512400B2 (ja) デュアル・レーザ照射で多層基板を切断するための方法および装置
US7544589B2 (en) Wafer dividing method
JP2005129607A (ja) ウエーハの分割方法
US7825009B2 (en) Manufacturing method for devices
JP5992731B2 (ja) ウエーハの加工方法
JP2005135964A (ja) ウエーハの分割方法
NO20022132D0 (no) Fremgangsmåte og anordning for å tilveiebringe en loddet forbindelse
KR970030225A (ko) 자외선 테이프를 사용하여 웨이퍼의 후면을 연마하는 반도체 소장 제조방법
KR930011151A (ko) 전자부품의 전극과 리드의 접합방법
JP2011003757A (ja) ウエーハの分割方法
JP5441629B2 (ja) ウエーハの加工方法
KR20200043906A (ko) 웨이퍼의 가공 방법
CN110620076B (zh) 带扩展装置
MY124009A (en) Apparatus and method for mounting semiconductor chips on a substrate
JP2005101182A (ja) 半導体チップの製造方法
JP2020092200A (ja) ウェーハの加工方法
US6084204A (en) Leadframe manufacturing apparatus using laser beams
TWI844702B (zh) 晶圓的加工方法
KR870002636A (ko) 부착 콤포넨트 본드접착제에 의한 반도체 콤포넨트의 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030311

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee