JP2007116051A - 半導体製造装置の製造方法 - Google Patents
半導体製造装置の製造方法 Download PDFInfo
- Publication number
- JP2007116051A JP2007116051A JP2005308657A JP2005308657A JP2007116051A JP 2007116051 A JP2007116051 A JP 2007116051A JP 2005308657 A JP2005308657 A JP 2005308657A JP 2005308657 A JP2005308657 A JP 2005308657A JP 2007116051 A JP2007116051 A JP 2007116051A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- electrode
- manufacturing
- semiconductor device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
- H01L2224/11005—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for aligning the bump connector, e.g. marks, spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】印刷方式を用いて、狭ピッチの電極部にバンプが安定して設けられる半導体装置の製造方法を提供する。
【解決手段】 基板11上に、複数のバンプ用部材13の間を埋める塗布部材14を配する。塗布部材14はレジストでありベークして硬化させる。次に、バンプ用部材13をバンプ電極に成形する熱処理工程を経る。熱処理工程は、具体的にはリフロー炉にて行い、半田粒子131を溶融させ、ボール状のバンプ電極15が成形される。熱処理の際、隣り合うバンプ用部材13は塗布部材(レジスト)14によってそれぞれ完全に分離されている。このため、溶融物質がバンプ用部材13間で流動しない。すなわち、塗布部材(レジスト)14は仕切りとして機能する。バンプ用部材13のフラックス132がガス化し、バンプ電極の形状を良好にする。
【選択図】図1
【解決手段】 基板11上に、複数のバンプ用部材13の間を埋める塗布部材14を配する。塗布部材14はレジストでありベークして硬化させる。次に、バンプ用部材13をバンプ電極に成形する熱処理工程を経る。熱処理工程は、具体的にはリフロー炉にて行い、半田粒子131を溶融させ、ボール状のバンプ電極15が成形される。熱処理の際、隣り合うバンプ用部材13は塗布部材(レジスト)14によってそれぞれ完全に分離されている。このため、溶融物質がバンプ用部材13間で流動しない。すなわち、塗布部材(レジスト)14は仕切りとして機能する。バンプ用部材13のフラックス132がガス化し、バンプ電極の形状を良好にする。
【選択図】図1
Description
本発明は、特に外部接続端子として導電性ペーストを用い、印刷方式によって形成されるバンプを有する半導体装置の製造方法に関する。
半導体装置における外部端子にバンプを構成するものがある。バンプを形成する際、ハンダペースト等の導電性ペーストを用い、印刷方式により高集積で微細なバンプ配列を達成する技術が知られている。外部端子へとつながるパッド部は、例えばAlやCuの配線パターンでなり、保護膜の開口部上に設けられるUBM(under bump metal)と接続されている。印刷マスク(スクリーン版)は保護膜上においてUBM上に位置合わせされ、マスク上にバンプ形成用の導電性ペーストが塗布される。導電性ペーストは、スキージによってマスク開口部に押入され、UBM上に転写される。その後、加熱、溶融させてバンプ成形する。
印刷された導電性ペーストは、加熱によって、フラックスの粘度低下、フラックス中の揮発成分が突沸する等の現象が起こり、自重により崩れやすくなる。従って、バンプ配列が微細になると、隣り合って配列するバンプどうしは、バンプ成形時の加熱、溶融によって短絡してしまうブリッジが発生する可能性が高くなる。そこで、従来では、例えば、基板の電極上にクリーム半田を印刷した後、基板を表裏反転させて加熱炉で加熱する技術が開示されている(例えば、特許文献1参照)。溶融するクリーム半田は、重力により垂れ下がった状態となる。従って、クリーム半田が側方へ流動するようなことはなく、ブリッジが防止される。
特開平7−201869号公報
しかしながら、近年益々微細なバンプ配列を要するBGA(Ball Grid Array)、CSP(Chip Size Package)、ウェハレベルCSP等では、[特許文献1]の対策では不十分である。個々のバンプどうし積極的な分離対策を講じているとはいえず、確実性が低いと考えられる。
本発明は上記のような事情を考慮してなされたもので、印刷方式を用いて、狭ピッチの電極部にバンプが安定して設けられる半導体装置の製造方法を提供しようとするものである。
本発明に係る半導体装置の製造方法は、半導体集積回路と電気的につながる配線パターンが配された基板上において前記配線パターンに複数の電極部を形成する工程と、前記電極部それぞれに接続されるバンプ用部材を形成する工程と、前記基板上に前記バンプ用部材間を埋める塗布部材を配する工程と、前記塗布部材を硬化させる工程と、前記バンプ用部材をバンプ電極に成形する熱処理工程と、前記塗布部材を除去する工程と、を具備したことを特徴とする。
上記本発明に係る半導体装置の製造方法によれば、バンプ電極に成形する前のバンプ用部材を設けた段階で、バンプ用部材間は塗布部材で埋められる。この塗布部材は硬化させることによって、バンプ電極に成形する際の熱処理工程中、溶融物質がバンプ用部材間で流動しないよう仕切りとして機能する。バンプ電極形成後には、硬化した塗布部材は除去される。
なお、上記本発明に係る半導体装置の製造方法において、より好ましくは次のいずれかの特徴を有することにより、コストのかかる特別な工程を必要とせず、安価で安定した、より狭ピッチのバンプ配列が実現される。
前記塗布部材は、レジストのスピンコートにより形成されることを特徴とする。
前記塗布部材は、レジストのスピンコートにより形成され、前記硬化の処理は、前記熱処理工程より低温の熱処理によって達成されることを特徴とする。
前記塗布部材は、前記バンプ用部材の頂部が露出するように配されることを特徴とする。
前記塗布部材は、硬化後に前記バンプ用部材の頂部に近付くようエッチングされることを特徴とする。
前記塗布部材は、硬化後に前記バンプ用部材の頂部が露出するようエッチングされることを特徴とする。
前記バンプ用部材は、前記電極部に対応した開口部を有する印刷マスクを準備し前記基板上で位置合わせして置き、前記印刷マスク上に導電性ペーストを塗布すると共に、前記開口部を介して前記電極部に前記導電性ペーストを押入することによって形成されることを特徴とする。
前記塗布部材は、レジストのスピンコートにより形成されることを特徴とする。
前記塗布部材は、レジストのスピンコートにより形成され、前記硬化の処理は、前記熱処理工程より低温の熱処理によって達成されることを特徴とする。
前記塗布部材は、前記バンプ用部材の頂部が露出するように配されることを特徴とする。
前記塗布部材は、硬化後に前記バンプ用部材の頂部に近付くようエッチングされることを特徴とする。
前記塗布部材は、硬化後に前記バンプ用部材の頂部が露出するようエッチングされることを特徴とする。
前記バンプ用部材は、前記電極部に対応した開口部を有する印刷マスクを準備し前記基板上で位置合わせして置き、前記印刷マスク上に導電性ペーストを塗布すると共に、前記開口部を介して前記電極部に前記導電性ペーストを押入することによって形成されることを特徴とする。
図1(a)〜(d)は、本発明の第1実施形態に係る半導体装置の製造方法を工程順に示す断面図である。各図において、基板11は、ウェハレベルCSPを構成する半導体基板である。その他の例としては、ガラスエポキシ基板、ポリイミド基板等で構成されることが考えられる。いずれにしても、基板11は図示しない半導体集積回路と電気的につながる配線パターンを有しており、配線パターンには複数の電極部12が形成される。
図1(a)に示すように、電極部12それぞれに接続されるバンプ用部材13を形成する。電極部12は、例えばNi部材にAuメッキされたものが考えられる。その他の例としては、CuやAlでなるパッド電極も考えられる。電極部12周辺には図示しない保護層が形成されている。バンプ用部材13は、導電ペースト、ここでは半田ペーストが用いられる。従って、バンプ用部材13は、半田粒子131とフラックス132を含む。バンプ用部材13は、例えば破線に示すように、電極部12に対応した開口部101を有する印刷マスク100によって印刷される。印刷マスク100は基板11上で位置合わせして置かれ、半田ペーストが塗布される。半田ペーストは、スキージ(図示せず)の移動によって、開口部101を介して電極部12に押入される。これにより、それぞれの電極部12上にバンプ用部材13が形成される。
図1(b)に示すように、基板11上に、複数のバンプ用部材13の間を埋める塗布部材14を配する。塗布部材14は、例えばリソグラフィ技術に用いるレジストであり、スピンコートによって、バンプ用部材13を覆うように形成される。その後、ベークして硬化させる。硬化の温度は100℃程度とし、フラックス132に影響を及ぼさないようにする。塗布部材(レジスト)14は、バンプ用部材13の頂部からの厚みT1が基板11からの厚みT2の半分よりは小さくなるようにする。硬化後にアルカリ系の薬品でエッチングし調整してもよい。
次に、図1(c)に示すように、バンプ用部材13をバンプ電極に成形する熱処理工程を経る。熱処理工程は、具体的にはリフロー炉にて行い、約250℃の加熱が伴う。これにより、半田粒子131を溶融させ、ボール状のバンプ電極15が成形される。熱処理の際、隣り合うバンプ用部材13は塗布部材(レジスト)14によってそれぞれ完全に分離されている。このため、溶融物質がバンプ用部材13間で流動しない。すなわち、塗布部材(レジスト)14は仕切りとして機能する。バンプ用部材13のフラックス132がガス化し、ガス圧でバンプ電極の形状を良好にする。
次に、図1(d)に示すように、アルカリ系の剥離液に、硬化させた塗布部材(レジスト)14を漬浸し、塗布部材(レジスト)14及びフラックスの残渣を完全に除去する。これにより、バンプ電極15は、狭ピッチでも安定した良好な形状を実現する。
図2(a)〜(d)は、本発明の第2実施形態に係る半導体装置の製造方法を工程順に示す断面図である。前記第1実施形態と同様の箇所には同一の符号を付し、異なる部分のみを説明する。
図2(b)の、バンプ用部材13の間を埋める塗布部材14を配する工程において、塗布部材(レジスト)14は、バンプ用部材13の頂部を露出させた形態とする。塗布部材14のスピンコート時、バンプ用部材13の頂部が露出するように薄膜化する。あるいは、塗布部材14のスピンコート時、バンプ用部材13の頂部を覆い、ベーク後のエッチングでバンプ用部材13の頂部が露出するように薄膜化されてもよい。
図2(b)の、バンプ用部材13の間を埋める塗布部材14を配する工程において、塗布部材(レジスト)14は、バンプ用部材13の頂部を露出させた形態とする。塗布部材14のスピンコート時、バンプ用部材13の頂部が露出するように薄膜化する。あるいは、塗布部材14のスピンコート時、バンプ用部材13の頂部を覆い、ベーク後のエッチングでバンプ用部材13の頂部が露出するように薄膜化されてもよい。
上記から、図2(c)は、バンプ用部材13の頂部を露出させたままバンプ電極に成形する熱処理工程を経る。この熱処理工程においても、第1実施形態と同様にリフロー炉にて行い、約250℃の加熱が伴う。これにより、半田粒子131を溶融させ、ボール状のバンプ電極15に成形される。熱処理の際、隣り合うバンプ用部材13は塗布部材(レジスト)14によってそれぞれ完全に分離されている。このため、溶融物質がバンプ用部材13間で流動しない。すなわち、塗布部材(レジスト)14は仕切りとして機能する。バンプ用部材13のフラックスから発生するガスはすぐ開放され、半田ボールの成分や形状に影響しない。その後は、塗布部材(レジスト)14及びフラックス132の残渣を完全に除去する(図2(d))。
上記第1、第2実施形態の方法によれば、バンプ電極15に成形する前のバンプ用部材13を設けた段階で、バンプ用部材13間は塗布部材14で埋められる。この塗布部材14は、レジストを用いたが、代替できる有機膜があればそれを用いることができる。塗布部材14は硬化させることによって、バンプ電極15に成形する際の熱処理工程中、溶融物質がバンプ用部材13間で流動しないよう仕切りとして機能する。バンプ電極15形成後には、硬化した塗布部材14は除去される。これにより、狭ピッチでもブリッジを生じさせることのない安定したバンプ配列が得られる。
以上説明したように、各実施形態の方法によれば、コストのかかる特別な工程を必要とせず、印刷、スピンコート、熱処理などの安価な手法により、バンプ間を完全に遮断し、ブリッジを生じさせることのない安定した、より狭ピッチのバンプ配列が実現される。この結果、印刷方式を用いて、狭ピッチの電極部にバンプが安定して設けられる半導体装置の製造方法を提供することができる。
なお、本発明は、上述した実施形態及び方法に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々の変更、応用を実施することが可能である。
11…基板、12…電極部、13…バンプ用部材、131…半田粒子、132…フラックス、14…塗布部材、15…バンプ電極。
Claims (7)
- 半導体集積回路と電気的につながる配線パターンが配された基板上において前記配線パターンに複数の電極部を形成する工程と、
前記電極部それぞれに接続されるバンプ用部材を形成する工程と、
前記基板上に前記バンプ用部材間を埋める塗布部材を配する工程と、
前記塗布部材を硬化させる工程と、
前記バンプ用部材をバンプ電極に成形する熱処理工程と、
前記塗布部材を除去する工程と、
を具備した半導体装置の製造方法。 - 前記塗布部材は、レジストのスピンコートにより形成される請求項1に記載の半導体装置の製造方法。
- 前記塗布部材は、レジストのスピンコートにより形成され、前記硬化の処理は、前記熱処理工程より低温の熱処理によって達成される請求項1に記載の半導体装置の製造方法。
- 前記塗布部材は、前記バンプ用部材の頂部が露出するように配される請求項1〜3いずれか一つに記載の半導体装置の製造方法。
- 前記塗布部材は、硬化後に前記バンプ用部材の頂部に近付くようエッチングされる請求項1〜3いずれか一つに記載の半導体装置の製造方法。
- 前記塗布部材は、硬化後に前記バンプ用部材の頂部が露出するようエッチングされる請求項1〜3いずれか一つに記載の半導体装置の製造方法。
- 前記バンプ用部材は、前記電極部に対応した開口部を有する印刷マスクを準備し前記基板上で位置合わせして置き、前記印刷マスク上に導電性ペーストを塗布すると共に前記開口部を介して前記電極部に前記導電性ペーストを押入することによって形成される請求項1〜6いずれか一つに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005308657A JP2007116051A (ja) | 2005-10-24 | 2005-10-24 | 半導体製造装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005308657A JP2007116051A (ja) | 2005-10-24 | 2005-10-24 | 半導体製造装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007116051A true JP2007116051A (ja) | 2007-05-10 |
Family
ID=38097941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005308657A Withdrawn JP2007116051A (ja) | 2005-10-24 | 2005-10-24 | 半導体製造装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007116051A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026559A (ja) * | 2011-07-25 | 2013-02-04 | Tdk Corp | はんだバンプ形成方法 |
-
2005
- 2005-10-24 JP JP2005308657A patent/JP2007116051A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013026559A (ja) * | 2011-07-25 | 2013-02-04 | Tdk Corp | はんだバンプ形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6828669B2 (en) | Interconnection substrate having metal columns covered by a resin film, and manufacturing method thereof | |
US6756253B1 (en) | Method for fabricating a semiconductor component with external contact polymer support layer | |
US6180504B1 (en) | Method for fabricating a semiconductor component with external polymer support layer | |
JP4219951B2 (ja) | はんだボール搭載方法及びはんだボール搭載基板の製造方法 | |
KR101279234B1 (ko) | 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 | |
JP5837339B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
US20060202331A1 (en) | Conductive bump structure of circuit board and method for fabricating the same | |
JP2919456B2 (ja) | 半導体パッケージの印刷回路基板実装構造 | |
US20060160346A1 (en) | Substrate bump formation | |
US8426966B1 (en) | Bumped chip package | |
JP2006202969A (ja) | 半導体装置およびその実装体 | |
US20090315179A1 (en) | Semiconductor device having solder bumps protruding beyond insulating films | |
US7719853B2 (en) | Electrically connecting terminal structure of circuit board and manufacturing method thereof | |
JP3568869B2 (ja) | 半導体集積回路装置及びその製造方法 | |
US9245862B1 (en) | Electronic component package fabrication method and structure | |
KR101153675B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
JP2007116051A (ja) | 半導体製造装置の製造方法 | |
JP2005012022A (ja) | フリップチップ実装体及びフリップチップ実装方法 | |
KR101069980B1 (ko) | 솔더 범프 형성 방법 | |
KR20110013902A (ko) | 패키지 및 그 제조방법 | |
KR20110029466A (ko) | 솔더 범프 형성 방법 및 이를 이용하여 제작한 패키지 기판 | |
KR100959856B1 (ko) | 인쇄회로기판 제조방법 | |
TWM589366U (zh) | 具有增強互連的晶片封裝組件 | |
JP2007059851A (ja) | 半導体装置の製造方法 | |
JP2001085558A (ja) | 半導体装置およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070405 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090106 |