JP6429877B2 - フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法 - Google Patents

フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法 Download PDF

Info

Publication number
JP6429877B2
JP6429877B2 JP2016535229A JP2016535229A JP6429877B2 JP 6429877 B2 JP6429877 B2 JP 6429877B2 JP 2016535229 A JP2016535229 A JP 2016535229A JP 2016535229 A JP2016535229 A JP 2016535229A JP 6429877 B2 JP6429877 B2 JP 6429877B2
Authority
JP
Japan
Prior art keywords
chip
solder
contact element
electronic device
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016535229A
Other languages
English (en)
Other versions
JP2017504189A (ja
Inventor
オッジョーニ、ステーファノ
ブルンシュヴァイラー、トーマス
シュロティグ、ゲルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2017504189A publication Critical patent/JP2017504189A/ja
Application granted granted Critical
Publication of JP6429877B2 publication Critical patent/JP6429877B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02205—Structure of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/022—Protective coating, i.e. protective bond-through coating
    • H01L2224/02215—Material of the protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10155—Reinforcing structures
    • H01L2224/10156—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81905—Combinations of bonding methods provided for in at least two different groups from H01L2224/818 - H01L2224/81904
    • H01L2224/81907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本開示は電子機器の分野に関する。より詳細には、本開示は、フリップチップ技術に基づく電子デバイスに関する。
いくつかの電子デバイスは、１つまたは複数の電子構成要素を備え、各々は、（例えば、シリコンの）対応するチップに、（モノリシック）集積回路（ＩＣ）により実装される。これらの電子デバイスにおいて、機械的な応力からチップを保護し、チップを電気的に接続するように、チップは、一般的に（チップ）キャリア上に搭載される。各チップは、チップの集積回路にアクセスするための（すなわち、信号を交換して電力供給を受け取るための）端子を備える。端子は、例えば、ボール・グリッド・アレイ（ＢＧＡ）タイプの電子デバイス中のボールのグリッドの形で、電子デバイスの任意の入出力機能を実装するキャリアの対応する電気接点に接続される。
詳細には、フリップチップ・タイプ（制御崩壊チップ接続（ControlledCollapse Chip Connection）、Ｃ４としても知られている）の電子デバイスでは、チップは反転されて、チップの端子を有する（前面の）アクティブ面を対応するキャリアのランドに向ける。ランドは、（短絡回路の危険を制限するため、ランド間に他の導電性材料なしで）キャリアの面上にグリッド状に配置され、（例えば、ビアホールまたは簡単にビアを介することによって）キャリアの反対面上に配置される電気接点に全体的に接続される。端子は、次いで、（すなわち、隣接部品を溶かすことなく溶けるはんだ材料を追加することで、端子を接合することにより）ランドに直接はんだ付けされる。チップとキャリアの間の空間は、それらの機械的結合を改善し、それらの異なる熱膨張係数を補償するように、電気的に絶縁性の材料（例えば、粒子充填エポキシ樹脂）の充填材で充填される。
一般的に、リフローはんだ付け技術を使用して、端子をランドにはんだ付けする。簡単にいえば、当業界で利用可能な様々な技法（例えば、蒸着、電気メッキ、スクリーン印刷）のうちの１つを使用して、はんだバンプをチップの端子上に堆積する。はんだバンプを、（はんだペーストまたは追加されるはんだ付けフラックス剤の粘着性のおかげで）ランドに一時的に付着するように、はんだ堆積で予め処理する場合もある対応するランドに接触させる。そのようにして得られる組立体は、はんだバンプ中に含まれるはんだ材料を溶かすまで加熱される。組立体は、各端子と対応するランドの間にはんだ結合を作り出すように、次いで冷却され、それによって、はんだ材料を硬化させる。上述のはんだ付け操作は、はんだマスク（または、はんだレジスト）の使用を必要とする。はんだマスクは、（キャリアの可能性のある露出導体上がはんだ材料で規定されない状態でぬれることを防ぎ、意図しない短絡回路を作り出すはんだブリッジの形成を防ぐように）はんだ材料が液体状態であるとき、はんだ材料を抑制し、それによって、はんだ付け期間にはんだ材料の拡がりを制限する。この目的のために、はんだマスクは、（ランドのはんだ付けを可能にするように）ランドのみを露出させるためのはんだマスク中に開口される窓を有する、全キャリア上に分布される絶縁材料の層を（必要な絶縁機能を確実にするように）備える。
端子を電気接点に接続するため、当技術分野では、異なる結合技法も知られている。例えば、ワイヤボンディング技法において、チップは、（チップの端子をキャリアから離れる方に向けさせるように）キャリア上にチップの（背面の）非アクティブ面で搭載される。各端子は、その端部でランドにはんだ付けされる導電材料のワイヤによって対応するランドに接続される。この場合も同様に、はんだマスクがキャリア上に設けられて、任意のはんだブリッジの形成を防ぐ（また、任意の露出される可能性のある導体を酸化に対して保護する）。ワイヤボンディング技法に基づく、上述の電子デバイスの代替構造も提案された。例えば、（その全体の開示が参照により本明細書に組み込まれる）欧州特許出願第１９１８９９２号は、はんだが導電性トレースの長さだけ流れ下ることを防ぎ、基板上へのダイの接着を促進するための黒色酸化物層の使用を開示する。さらに、（その全体の開示が参照により本明細書に組み込まれる）米国特許出願第２０１０／００１７６５０３号は、サーマル・ビアを有する基板を開示する。はんだマスクが基板上に配置され、次いでそこに付着されるダイの非アクティブ面で、熱伝導性バンプがはんだマスクを使用してサーマル・ビア上に形成される。最後に、（その全体の開示が参照により本明細書に組み込まれる）米国特許出願第２００９／０００８７６８号は、サーマル・レリーフを有する基板を開示する。はんだマスクがサーマル・レリーフ上に堆積され、部分的にサーマル・レリーフをカバーするようにパターン形成され、対応する接着のボンディングを改善するように、サーマル・レリーフの上にダイがダイの非アクティブ面で付着される。
一般的に、チップは、特に比較的大電力の（例えば、０．０１〜１ｋＷの程度の）消費を含むとき、動作中に著しい加熱にさらされる場合がある。さらに、チップの加熱は、均一でない場合がある。これは、チップの加熱が、その集積回路のより電力需要の大きい部分を有する区域（例えば、マイクロプロセッサのコア）に集中する場合があるからである。チップにより生成される熱は、電子デバイスの正しい動作を確実にするために、熱放散するため外部環境に伝達されるべきである。
欧州特許出願第１９１８９９２号 米国特許出願第２０１０／００１７６５０３号 米国特許出願第２００９／０００８７６８号
しかし、（チップの非アクティブ面がキャリアに付着され、その結果熱をチップのバルクからキャリアへ伝達することができる、ワイヤボンディング技法に基づく電子デバイスと反対に）フリップチップ・タイプの電子デバイスでは、キャリアへのまたはキャリアを介した熱放散効果が完全に十分ではない場合がある。確かに、この場合、キャリアへのチップの結合は、低品位の熱伝導率を有する。詳細には、熱伝達は、主に、（例えば、その直径がはんだ結合のピッチの半分であるランドで完全に埋め尽くされたグリッドについて、アクティブ面の１５〜２５％の程度の）極めて限られたサイズを有するはんだ結合を介して起こる。逆に、（特に、周辺の端子のみを有するチップについて）チップのアクティブ面の大部分は熱的にキャリアから絶縁される。これは、２つの追加の不良熱伝導体、すなわち、充填材およびはんだマスクがそれらの間に挿置されるからである。熱的に伝導性の材料の充填材を使用してはんだ結合の中間の熱放散を改善することもできるが、キャリア上のはんだマスクは、依然として、熱放散を妨害する熱バリアとなっている。
いくつかの用途では、例えば、熱放散するため、嵩張るヒート・シンクをチップの非アクティブ面に付着するのに十分な場所が利用できない場合、または必要な熱放散特性を確実にするために、チップの両面から熱放散することにより、あまり高度化されず、コスト効果的でない熱材料およびヒート・スプレッダ／ヒート・シンクを使用させる場合、キャリアへのまたはキャリアを介した熱放散を改善することから恩恵を被ることになる。
逆に、電子デバイスの低品位の熱放散効果は、（例えば、スマートフォン・アプリケーション中で）電子デバイスの性能および信頼性に悪影響を及ぼす場合がある。さらに、そのことによって、熱伝達を高めるために、高度化され高価な熱材料の使用が必要となる場合がある。
本開示の基本的な理解を提供するために、本開示の簡略化した概要がここで提示される。しかし、本概要の唯一の目的は、本概要に続くより詳細な説明の前置きとして、本開示のいくつかの概念を簡略化した形で導入することであり、本開示の主な要素の識別情報としても、本開示の範囲の限定としても解釈されるべきではない。
一般論的に、本開示は、チップ・キャリア上の熱放散要素を提供するアイデアに基づく。
詳細には、参照により一字一句そのまま本明細書に組み込まれる全ての請求項の表現とともに（変更すべきところは変更してあらゆる他の態様に適用される、具体的な態様を参照して提供される任意の有利な特徴とともに）、本開示の１つまたは複数の態様が独立請求項中に記載され、本開示の有利な特徴が従属請求項中に記載される。
より詳細には、態様は、少なくとも１つのチップ・キャリアを備えるフリップチップ・タイプの電子デバイスを提供し、キャリアは、はんだマスクのない、（熱的に伝導性の材料の）１つまたは複数の熱放散要素を備える。
さらなる態様は、本電子デバイス中で使用するためのチップ・キャリアを提供する。
さらなる態様は、本電子デバイス中で使用するための集積回路チップを提供する。
さらなる態様は、対応する製造方法を提供する。
本開示の解決策、ならびに本開示のさらなる特徴および利点は、添付図面と併せて読まれるべき、純粋に非限定的な表示として与えられる、以下の詳細な説明を参照して、最も良好に理解されることになる（ここで、簡略にするために、対応する要素を、同じまたは同様の参照符号で示し、それらの説明を繰り返さず、各実体の名前は、値、内容、および表記などといった、実体のタイプおよび属性の両方を示すために、一般的に使用される）。この点で、図は、（誇張または簡略化、あるいはその両方をされる場合があるいくつかの詳細とともに）必ずしも原寸に比例して描かれず、別段の指示がない限り、本明細書に記載される構造および手順を概念的に説明するためにのみ使用されることが明示的に意図される。詳細には、以下である。
本開示の実施形態に従う解決策を適用することができる、当技術分野で知られた電子デバイスの部分を示す概略横断面図である。 本開示の実施形態に従う電子デバイスの部分を示す概略横断面図である。 本開示の実施形態に従う電子デバイスの部分を示す概略上面断面図である。 本開示の実施形態に従う電子デバイスの部分を示す概略横断面図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスを製造するための方法の主なステップを示す図である。 本開示の実施形態に従う電子デバイスの部分を示す概略横断面図である。 本開示の実施形態に従う電子デバイスの部分を示す概略横断面図である。
特に図１を参照すると、本開示の実施形態に従う解決策を適用することができる、当技術分野で知られた電子デバイス１００の部分の概略横断面図が示される。
電子デバイス１００は、フリップチップ・タイプであり、集積回路チップ、または簡単にチップ１０５（またはそれ以外）が反転され、チップ・キャリア、または簡単にキャリア１１０（またはそれ以外）に直接接続される。
より詳細には、チップ１０５は、その上に電子構成要素（例えば、マイクロプロセッサ）を実装する回路が集積される、半導体材料のダイ１１５（例えば、５〜２０ｍｍ×５〜２０ｍｍ×０．５〜２ｍｍの程度のサイズを有するシリコン）を備え、集積回路が動作時に（例えば、０．０１〜１ｋＷの程度の）比較的大きい電力消費を有する。導電材料の１つまたは複数の端子（例えば、５０〜１００μｍの程度の幅を有する銅のパッド）は、（典型的には、酸化シリコンなど、図に示さない電気的に絶縁性の材料の保護層でカバーされる）ダイ１１５のチップ面１２０上に露出される。端子は、チップ１０５の集積回路とアクセスするために使用される。特に、参照符号１２５ｓと示されるいくつかの（信号）端子は、信号（すなわち、その機能に従い集積回路により処理される入出力電気量）を交換するために使用され、参照符号１２５ｐと示されるいくつかの（電力）端子は、チップ１０５の電力供給（すなわち、グランド電圧およびグランド電圧を基準とする供給電圧）を受け取るために使用される。チップ１０５は、比較的多数（例えば、２，０００〜３０，０００の程度）の端子１２５ｓ、１２５ｐを有し、これらは、（例えば、５０〜３００μｍの程度の）比較的狭いピッチで、チップ面１２０上にグリッド・パターンで配置される。
キャリア１１０は、（例えば、１０〜７０ｍｍ×１０〜７０ｍｍ×１〜３ｍｍの程度のサイズを有するグラスファイバ、樹脂、および金属の積層物といった）回路化基板１３０を備える。導電材料の１つまたは複数の接点要素（例えば、５０〜１００μｍの程度の幅を有する銅のランド）が、（電気的に絶縁性の材料の最終的な層により画定される）基板１３０のキャリア面１３５上に露出される。接点要素は、端子１２５ｓ、１２５ｐに直接はんだ付けされる。特に、（信号）端子１２５ｓについて、接点要素は、参照符号１４０ｓで示される別個の（信号）ランド（接点要素）の形であり、（電力）端子１２５ｐについて、接点要素は、（図中で点線により識別される）１つまたは複数の別個の電力レール１４５の対応する部分により画定される、参照符号１４０ｐで示される（電力）ランド（接点要素）の形である。端子１２５ｓ、１２５ｐは、はんだ材料の対応するはんだバンプ１５０によってランド（接点要素１４０ｓ、１４０ｐ）にはんだ付けされる。例えば、はんだバンプ１５０は、はんだペースト、すなわち、はんだ付けされる要素のよごれを取り除くためのフラックス、要素のはんだ付け前に要素を一時的に保持するための接着剤、実際に要素をはんだ付けするためのはんだパウダー（例えば、スズ−銀−銅合金）を含む混合物からできている。この目的で、はんだマスク１５５がキャリア面１３５上に設けられる。はんだマスク１５５は、（はんだ付けの期間、はんだバンプ１５０を制限するために使用される）はんだバンプ１５０のための開口を有する、電気的に絶縁性の材料（例えば、エポキシ樹脂）の層である。電気的に絶縁性の材料（例えば、粒子充填エポキシ樹脂）の充填材１６０が、チップ１０５とキャリア１１０の間の空間を、（それらの機械的結合を改善し、それらの異なる熱膨張係数を補償するため）充たす。ランド（接点要素１４０ｓ、１４０ｐ）は、導電性材料（例えば、銅）の対応する電気接点１８０に接続され、その電気接点１８０は、電子デバイス１００の任意の入出力機能を実装する。特に、電子デバイス１００はＢＧＡタイプであり、電気接点１８０は、キャリア面１３５の反対の、基板１３０の（背面キャリア）面１６５上にグリッド・パターンで配置されるリードおよびボールを備える。そのボールは、基板１３０内に形成されるビアおよび金属トレース（図示せず）を介してランド（接点要素１４０ｓ、１４０ｐ）に接続される。全組立体は、全体的に、電気的に絶縁性の材料のケース１７０に埋め込まれる。ケース１７０は、チップ１０５を外部環境から保護するが、電気接点１８０は、そのアクセスのために露出したままにする。
ここで図２を参照すると、本開示の実施形態に従う電子デバイス２００の部分の概略横断面図が示される。
電子デバイス２００は、（例えば、ランド（接点要素１４０ｓ、１４０ｐ）と同じ金属層から形成される）熱的に伝導性の材料の１つまたは複数の（熱）放散要素はキャリア面１３５上に設けられるという点で、上に記載されたものと異なる。放散要素は、ダイ１１５のチップ面１２０に面するが、端子１２５ｓ、１２５ｐからずらされる。特に、放散要素は、ランド（接点要素１４０ｓ）と電力レール１４５の間に、それらから離間されて追加され（参照符号２０５ｓで示され）、また放散要素は、ランド（接点要素１４０ｐ）により使用されず自由のままにされる電力レール１４５の残りの部分により画定される（参照符号２０５ｐで示される）。
さらに、はんだマスクは、（以下で詳細に記載される）異なる制限構造によって置き換えられる。制限構造は、端子１２５ｓ、１２５ｐのランド（接点要素１４０ｓ、１４０ｐ）へのはんだ付けの期間、はんだバンプ１５０を制限するためにランド（接点要素１４０ｓ、１４０ｐ）の周りに配置されるが、制限構造は、ここで放散要素２０５ｓ、２０５ｐを何らはんだマスクのない状態のままにする。
上記の構造は、キャリア１１０へのまたはキャリア１１０を介した電子デバイス２００の熱放散効果を著しく改善する。詳細には、放散要素２０５ｓ、２０５ｐは、同様に、キャリア１１０へ（はんだバンプ１５０のうちの１つに相当することができる程度に）、またはキャリア１１０を介して（例えば、各放散要素２０５ｓ、２０５ｐをキャリア１１０中に形成される、図示されない１つまたは複数のサーマル・ビアと結合することによって）あるいはその両方で、動作時にチップ１０５により生成される熱を伝達するように寄与する。結果として、チップ１０５の加熱およびはんだバンプ１５０における熱伝達の集中が減少される。これは、電子デバイス２００の性能および信頼性に有利な影響を有する。詳細には、キャリア１１０への、またはキャリア１１０を介した熱放散を改善することによって、熱放散するために、嵩張るヒート・シンクをチップ１０５の非アクティブ面に接着するのに十分な場所が利用できないとき、またはあまり高度化されず、コスト効果的でない熱材料およびヒート・スプレッダ／ヒート・シンクを使用するときでさえ、必要な熱放散特性を得ることを可能にすることができる。電子デバイス２００が比較的大電力の消費を含むとき、特にチップ１０５の加熱が、チップ１０５の集積回路のより電力需要の大きい部分を有する区域（例えば、マイクロプロセッサのコア）に集中するので不均一であるとき、上述の利点が明らかに認められる。
問題となっている具体的な実施形態では、制限構造は、対応するリングを画定するように形状を定めたはんだマスク層の１つまたは複数の部分を備え、各リングは、対応するランド（接点要素１４０ｓ、１４０ｐ）の周りに配置される。特に、（信号）ランド（接点要素１４０ｓ）について、（参照符号２１０ｓで示される）リング（制限手段）は、ランド（接点要素１４０ｓ）を放散要素２０５から（または電力レール１４５から）分離するキャリア面１３５の自由部分上に配置され、（電力）ランド（接点要素１４０ｐ）について、（参照符号２１０ｐで示される）リング（制限手段）は、（図中で点線で識別される、対応する放散要素２０５ｐを画定するように）電力レール１４５の周囲部分上に配置される。リング（制限手段２１０ｓ、２１０ｐ）は、比較的薄い。例えば、リング（制限手段２１０ｓ、２１０ｐ）は、（例えば、４５〜７５μｍの直径を有するランド（接点要素１４０ｓ、１４０ｐ）および１４０〜１６０μｍのピッチを有するはんだバンプについて、１５〜２５μｍの程度の）ランド（接点要素１４０ｓ、１４０ｐ）の直径の、約０．１〜０．５倍、好ましくは約０．２〜０．４倍、さらにより好ましくは約０．３倍など約０．２５〜０．３５倍である幅を有する。これが、放散要素２０５ｓ、２０５ｐの範囲、およびキャリア１１０へのまたはキャリア１１０を介する、チップ１０５により生成される熱の伝達への放散要素２０５ｓ、２０５ｐの寄与を増大させる。
好ましくは、充填材１６０は、例えば熱伝導性粒子で充たされるエポキシ樹脂といった、熱的に伝導性の（しかし、常に電気的に絶縁性の）材料からできている。定量的には、充填材１６０は、（例えば、銅でできている放散要素２０５ｓ、２０５ｐについての３４０Ｗ／ｍ・Ｋに対する、充填材１６０についての１〜４Ｗ／ｍ・Ｋの範囲で）放散要素２０５ｓ、２０５ｐの熱伝導度の０．０１〜１０％、好ましくは０．２５〜５％、さらにより好ましくは、（１％など）０．５〜２％の程度の熱伝導度を有することができる。これは、キャリア１１０を通して外側にチップ１０５により生成される熱を伝達する能力をさらに改善する（なぜならば、充填材１６０は、対応する熱界面を実質的に制限するからである）。
ここで図３を参照すると、本開示の実施形態に従う電子デバイス３００の部分の概略上面断面図が示される。
この場合、制限構造は、対応するタイバー（制限手段３１０）を画定するように形状を定めた同じはんだマスク層の１つまたは複数のさらなる部分を備え、各タイバー（制限手段３１０）は、（キャリア面１３５の上または電力レール１４５の上あるいはその両方の上で）隣接するリング（制限手段２１０ｓ、２１０ｐ）の対応する対の間に延在する。タイバー（制限手段３１０）は、同様に、（例えば、リング（制限手段２１０ｓ、２１０ｐ）の幅と同じ程度の幅を有し）比較的薄い。
タイバー（制限手段３１０）は、はんだバンプ（図示せず）にリング（制限手段２１０ｓ、２１０ｐ）の制限作用を強要し、さらに、（リング（制限手段２１０ｓ、２１０ｐ）およびタイバー（制限手段３１０）により形成される）全制限構造の接着を強くする。しかし、そのようにして得られる制限構造の網目状のパターンは、放散要素２０５ｓ、２０５ｐを有する広い区域を露出させたままにする。詳細には、放散要素２０５ｓ、２０５ｐのサイズは、（例えば、図示されない、チップの占有面積の１０〜３０％の程度の両方の場合において、）ランド（接点要素１４０ｓ、１４０ｐ）の面積と実質的に同じであってよく、したがって、キャリア１１０へのまたはキャリア１１０を介する、外側へとチップにより生成される熱を伝達する能力は、タイバー（制限手段３１０）の追加によって実質的に影響を受けない。
ここで図４を参照すると、本開示の実施形態に従う電子デバイス４００の部分の概略横断面図が示される。
この場合、制限構造は、はんだ材料に親和性のないように処理された（例えば酸化された）、放散要素２０５ｓ、２０５ｐ（またはそれらの少なくとも部分）の１つまたは複数の親和性のない面を備える。特に、親和性のない面は、放散要素２０５ｓの全露出面（制限手段）（参照符号４１０ｓｄで示される）、ランド（接点要素１４０ｓ）の側面（制限手段）（参照符号４１０ｓｌで示される）、およびランド（接点要素１４０ｐ）の周りの電力レール１４５の部分の全露出面（制限手段）（参照符号４１０ｐで示される）である。親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）は、はんだバンプ１５０がそれらの上に拡がるのを防ぐ（なぜならば、液体状態における空気界面へのはんだバンプ１５０の表面自由エネルギーは、空気界面への親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）の表面自由エネルギーよりも大きいからである）。親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）は、ランド（接点要素１４０ｓ、１４０ｐ）が行うよりも、はんだ材料に対し、より低い程度のぬれ（ぬれ性）をもたらす。例えば、親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）の接触角（すなわち、液体−気体界面が固体−液体界面と合うところで液体を通して測られる角度）は、ランド（接点要素１４０ｓ、１４０ｐ）の接触角の２〜１０倍、好ましくは３〜８倍、さらにより好ましくは５倍など４〜６倍である（例えば、ランド（接点要素１４０ｓ、１４０ｐ）について、５０°より小さく、好ましくは２０°より小さく、親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）について、９０°より大きい）。上記の構造は、キャリア１１０へのまたはキャリア１１０を介する、外側へとチップ１０５により生成される熱を伝達する能力をさらに改善する。確かに、はんだマスクがないことによって、対応する熱界面が除去される。逆に、親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）は、任意のはんだマスクよりも良好な熱伝導体である。例えば、親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）は、（はんだマスクでは典型的な高分子材料の代わりに）酸化銅などの無機材料から作ることができる。また親和性のない面（制限手段４１０ｓｄ、４１０ｓｌ、４１０ｐ）は、比較的薄い（例えば、はんだマスクの１０μｍより厚い典型的な厚さの代わりに、１μｍより薄い厚さを有する）。
ここで図５〜図８を参照すると、本開示の実施形態に従う電子デバイスを製造するための方法の主なステップが示される。特に、図は、キャリアと、その上に搭載されるチップとの間の界面の構築について示す。
図５から始めて、大きいパネル５０５が設けられる。ここで、複数の同一のキャリアに対応する同じ構造（すなわち、ビアおよびトレース）が多数（例えば、数百個）複製される。金属層５１０（例えば、１０〜３０μｍの厚さを有する銅）が、大きいパネル５０５の（キャリアの前面に対応する）上面５３５上に堆積される。
金属層５１０は、（例えば、ポジ型フォトレジスト層で金属層５１０をカバーするステップ、金属層５１０が除去されなければならない場所だけ光学マスクを通してフォトレジスト層を光に露光するステップ、露光されたフォトレジスト層を現像してフォトレジスト層を分解しそのことによりフォトレジスト・マスクを得るステップ、フォトレジスト・マスクにより保護されない金属層５１０をドライ・エッチするステップ、およびフォトレジスト・マスクを剥離するステップによる）標準的なフォトリソグラフィック技法でパターン形成される。
図６に示されるように、この操作が、（信号）ランド（接点要素１４０ｓ）、（信号）放散要素２０５ｓ、および電力レール１４５を生成する。
図７に進み、はんだマスク層５１５（例えば、２０〜４０μｍの厚さを有するエポキシ樹脂）が、そのように得られた大きいパネル構造（すなわち、面１５５、ランド（接点要素１４０ｓ）、放散要素２０５ｓ、および電力レール１４５）上に堆積され、平坦化される。
はんだマスク層５１５は、標準的なフォトリソグラフィック技法でパターン形成される。図８に示されるように、この操作が、ランド（接点要素１４０ｓ）の周りに（信号）リング（制限手段２１０ｓ）、（電力）ランド（接点要素１４０ｐ）を画定する（電力）リング（制限手段２１０ｐ）、および電力レール１４５中の（図中で、点線により識別される）放散要素２０５ｐを生成する。同じ操作期間に、はんだマスク層のパターン形成を好適に変えることにより、リング（制限手段２１０ｓ、２１０ｐ）間にタイバー（図示せず）を形成することも可能である。
製造プロセスは、次いで、大きいパネルを依然として使用し、通常通りに継続する（または、チップ搭載の前に、個々のキャリアを個別化する）。詳細には、ランド（接点要素１４０ｓ、１４０ｐ）（および放散要素２０５ｓ、２０５ｐ）の露出面から自然酸化物層を除去し、それらがさらに酸化することを防ぎ、はんだ材料へのそれらのぬれ性を改善するために、フラックス材料がチップ搭載構造の上に投与される。チップの端子上に堆積されるはんだバンプを有するチップは、大きいプレート構造の上に置かれ、チップのアクティブ面が大きいパネル構造に向き、はんだバンプが対応するランド（接点要素１４０ｓ、１４０ｐ）と（はんだ材料の粘着性のおかげで、ランド（接点要素１４０ｓ、１４０ｐ）に付着されたままになるはんだバンプと）位置合わせされる。端子は、次いで、（例えば、構成要素へのダメージを防止するための予熱ゾーン、はんだペーストのフラックスをアクティブ化するためのソーク・ゾーン、はんだペーストのはんだパウダーを溶かすためのリフロー・ゾーン、およびはんだ結合を凝固させるための冷却ゾーンを含むオーブン中で）リフローはんだ付け技法で、対応するランド（接点要素１４０ｓ、１４０ｐ）にはんだ付けされる。充填材料は、各チップと大きいパネル構造の間の空間へと投与され、次いで硬化されて、対応する充填材を形成する。対応する電子デバイスの電気接点は、大きいパネル５０５の（キャリアの背面に対応する）下面上に形成される。この点において、異なるキャリアに対応する大きいパネル構造の部分は、切断操作によって分離される。図２（または図３）の対応する電子デバイスを得るように、そのように得られた各構造は、対応するケース中に（例えば、成形操作によって）埋め込まれる。
上記のプロセスは、一般的であり、電子デバイスの任意の製造者による利用可能な準備ができている。確かに、本プロセスは、（放散要素を得るための）金属層および（可能なタイバーを有するリングを得るための）はんだマスク層の光学マスクを変えることだけで、標準的なプロセス・ステップで実施することができる。
ここで図９〜図１２を参照すると、本開示の実施形態に従う電子デバイスを製造するための方法の主なステップが示される。
図９から始めて、図６のものと同じ（ランド（接点要素１４０ｓ）、放散要素２０５ｓ、および電力レール１４５を備える）大きいパネル構造が、上に記載されたように得られる。
図１０に進み、ランド（接点要素１４０ｓ）、および対応する電力ランドが画定される電力レール１４５の部分だけをカバーするように、標準的なフォトリソグラフィック技法で、フォトレジスト・マスク６０５が大きいパネル構造上に形成される。好ましくは、フォトレジスト・マスク６０５は、各（信号）ランド（接点要素１４０ｓ）の（面５３５から離間した）動作面をカバーするが、各（信号）ランド（接点要素１４０ｓ）の（面５３５と動作面の間に延在する）側面を露出したままにするように、各（信号）ランド（接点要素１４０ｓ）と位置合わせされる。
図１１に進み、大きいプレート構造は、（例えば、１５０〜５００℃におけるオープン・エアー中の）熱酸化プロセス、または湿式化学酸化プロセスにかけられる。この操作は、（フォトレジスト・マスク６０５によりカバーされない）ランド（接点要素１４０ｓ）、放散要素２０５ｓ、および電力レール１４５の銅の外部の層を、対応する（機能的）酸化物層へと変換する。特に、機能的酸化物層は、（対応する親和性のない面（制限手段４１０ｓｄ）を生成するように）放散要素２０５ｓの全面、（対応する親和性のない面（制限手段４１０ｓｌ）を生成するように）ランド（接点要素１４０ｓ）の側面、（対応する親和性のない面（制限手段４１０ｐ）を生成するように）電力レール１４５の露出面上に形成される。酸化プロセスは、（室温において）ランド（接点要素１４０ｓ、１４０ｐ）上に自然発生的に形成する自然酸化物層のうちの１つよりも十分に厚い厚さを有する機能的酸化物を形成するのに十分な（例えば、１０〜１２０分の程度の）長さを有する。例えば、機能的酸化物層は、自然酸化物層の（例えば、５０〜３００ｎｍの程度の）厚さの、５〜２００倍、好ましくは１０〜１００倍、さらにより好ましくは５０倍など、３０〜７０倍である厚さを有する。
この点において、フォトレジスト・マスク６０５は、図１２に示されるように、剥離される。図４の電子デバイスの複数の部片を得るように、製造プロセスは、上のように続く。この点に関し、ランドの自然酸化物層を除去するためチップ搭載構造の上に投与されるフラックス材料は、フラックス材料のはるかに厚い厚さのために、機能的酸化物層に実質的に影響がない。その結果、これは、はんだ材料上の機能的酸化物層の制限作用を損なうことがないことに留意されたい。
上記のプロセスは、（上記のプロセスが、追加の酸化プロセスを必要とするので）わずかにより複雑である。しかし上記のプロセスは、（任意のはんだマスクの代わりに、薄い熱伝導層を提供することに起因して）より良好な熱放散効果を実現する。
ここで図１３を参照すると、本開示の実施形態に従う電子デバイス７００の部分の概略横断面図が示される。
この場合、電子デバイス７００は、さらなるチップ７０５を備える。上のように、チップ７０５は、その上に電子構成要素（例えば、メモリ）を実装する回路が集積化される、半導体材料のダイ７１５を備える。導電性材料の１つまたは複数の端子は、ダイ７１５の（チップ・アクティブ）面７２０、特に（信号）端子７２５ｓおよび（電力）端子７２５ｐの上で露出される。
導電性材料の１つまたは複数の接点要素は、ダイ１１５の追加の（チップ・非アクティブ）面７３５（チップ面１２０の反対）、特に、（信号）ランド（接点要素７４０ｓ）および（電力）ランド（接点要素７４０ｐ）（後者は、１つまたは複数の電力レール７４５の対応する部分により画定される）の上で露出される。端子７２５ｓ、７２５ｐは、はんだ材料の対応する（さらなる）はんだバンプ７５０によって、ランド（接点要素７４０ｓ、７４０ｐ）にはんだ付けされる。電気的に絶縁性の（しかし好ましくは熱的に伝導性の）材料の充填材７６０が、チップ７０５とチップ１０５の間の空間を充たす。ランド（接点要素７４０ｓ、７４０ｐ）のいくつかは、対応する端子１２５ｓ、１２５ｐに、次いで（例えば、図示されない、ダイ１１５内に形成されるビアおよび金属トレースを介して）キャリア１１０の電気接点１８０に接続することもできる。
この場合も同様に、熱的に伝導性の材料の１つまたは複数の放散要素が、（ダイ７１５の面７２０に向くが、その端子７２５ｓ、７２５ｐからずらされる）面７３５、特に（信号）放散要素７８５ｓおよび（電力）放散要素７８５ｐの上に設けられる。さらに、ランド（接点要素７４０ｓ、７４０ｐ）への端子７２５ｓ、７２５ｐのはんだ付けの期間にはんだバンプ７５０を制限するために、制限構造が、ランド（接点要素７４０ｓ、７４０ｐ）の周りに配置される（放散要素７８５ｓ、７８５ｐをはんだマスクのないままにする）。問題となっている具体的な実施形態では、制限構造は、特に、（好ましくは、図示されない、同じはんだマスク層のタイバーにより互いに接続される）対応するランド（接点要素７４０ｓ）の周りに各々が配置される（信号）リング（制限手段７９０ｓ）および対応するランド（接点要素７４０ｐ）の周りに各々が配置される（電力）リング（制限手段７９０ｐ）といった、対応するリングを画定するように形状を定めたはんだマスク層の１つまたは複数の部分を備える。制限構造が、はんだ材料に対して親和性のないように処理された（例えば、酸化された）放散要素７８５ｓ、７８５ｐ（または少なくともその部分）の１つまたは複数の親和性のない面（図示せず）を備える場合も、同様の考察が適用される。
この方法では、（１つまたは複数のさらなるチップまたはキャリアあるいはその両方の追加で複製できる同じ構造を有する）３次元（３Ｄ）スタックを得ることが可能である。このことが、電子デバイス７００の高いコンパクト性を実現する。同時に、構造は、（特に、他のチップ／キャリア間に挟まれる、中間チップについて）許容できる熱放散効果を維持する。
ここで図１４を参照すると、本開示の実施形態に従う電子デバイス８００の部分の概略横断面図が示される。
この場合、キャリアは、さらなるチップ８０５により実装される。上のように、チップ８０５は、その上に電子構成要素（例えば、電圧レギュレータ）を実装する回路が集積化される、半導体材料のダイ８１５を備える。導電性材料の１つまたは複数の端子は、ダイ８１５の（チップ・アクティブ）面８２０、特に（信号）端子８２５ｓおよび（電力）端子８２５ｐの上で露出される。
導電性材料の１つまたは複数の接点要素は、ダイ８１５の追加の（チップ・非アクティブ）面８３５（面８２０の反対）、特に、（信号）ランド（接点要素８４０ｓ）および（電力）ランド（接点要素８４０ｐ）（後者は、１つまたは複数の電力レール８４５の対応する部分により画定される）の上で露出される。ランド（接点要素８４０ｓ、８４０ｐ）のいくつかは、（例えば、図示されない、ダイ８１５内に形成されるビアおよび金属トレースを介して）対応する端子８２５ｓ、８２５ｐに接続することもできる。
この場合も同様に、熱的に伝導性の材料の１つまたは複数の放散要素が、（ダイ１１５のチップ面１２０に向くが、その端子１２５ｓ、１２５ｐからずらされる）面８３５、特に（信号）放散要素８８５ｓおよび（電力）放散要素８８５ｐの上に設けられる。さらに、ランド（接点要素８４０ｓ、８４０ｐ）への端子１２５ｓ、１２５ｐのはんだ付けの期間にはんだバンプ１５０を制限するために、制限構造が、ランド（接点要素８４０ｓ、８４０ｐ）の周りに配置される（放散要素８８５ｓ、８８５ｐをはんだマスクのないままにする）。問題となっている具体的な実施形態では、制限構造は、特に、（好ましくは、図示されない、同じはんだマスク層のタイバーにより互いに接続される）対応するランド（接点要素８４０ｓ）の周りに各々が配置される（信号）リング（制限手段８９０ｓ）および対応するランド（接点要素８４０ｐ）の周りに各々が配置される（電力）リング（制限手段８９０ｐ）といった、対応するリングを画定するように形状を定めたはんだマスク層の１つまたは複数の部分を備える。制限構造が、はんだ材料に対して親和性のないように処理された（例えば、酸化された）放散要素８８５ｓ、８８５ｐ（または少なくともその部分）の１つまたは複数の親和性のない面（図示せず）を備える場合も、同様の考察が適用される。
この場合も同様に、キャリアを使用することなく（例えば、ケースなしのむき出しのチップ用途で）、（１つまたは複数のさらなるチップの追加で複製できる同じ構造を有する）３Ｄスタックを得ることが可能である。この３Ｄスタックは、コンパクトで、許容できる熱放散効果を有する。
当然、ローカルで固有の要件を満足させるために、当業者は、本開示に多くの論理的または物理的あるいはその両方の修正および変更を適用することができる。より詳細には、本開示は、本開示の１つまたは複数の実施形態を参照して、一定の程度の特殊性をもって記載してきたが、他の実施形態も同様に、形状および詳細における様々な省略、代替、および変更が可能であることを理解されたい。詳細には、本開示の異なる実施形態は、そのより完全な理解を実現するために、上の説明中に記載された（数値などの）具体的な詳細なしで実施することさえできる。逆に、不必要な詳細で説明を不明瞭にしないために、よく知られた特徴を省略または簡略化した場合がある。さらに、本開示の任意の実施形態に関して記載された具体的な要素または方法ステップあるいはその両方は、一般的な設計上の選択が原因で、任意の他の実施形態中に組み込むことができると、明示的に意図される。任意の場合に、序数または他の修飾句は、単に、同じ名前を有する要素を区別するためのラベルとして使用され、それら自体で何らかの優先度、優先順位、または順番を暗示しない。さらに、「含む（include）」、「備える、含む（comprise）」、「有する（have）」、「含む（contain）」、および「含む（involve）」（およびそれらの任意の形）という用語は、オープンで非網羅的な意味を意図する（すなわち、記述された項目に制限されない）べきである。「〜に基づく（based on）」、「〜に依存する（dependent on）」、「〜に従う（according to）」、「〜の関数である（function of）」（およびそれらの任意の形）という用語は、非排他的な関係（すなわち、可能なさらなる変数が含まれる）を意図するべきである。また、「１つ（a/an）」という用語は、（明示的に別段の指定がない限り）１つまたは複数の項目を意図するべきである。
例えば、実施形態は、フリップチップ・タイプの電子デバイスを提供する。電子デバイスは、キャリア面を有する少なくとも１つのチップ・キャリアを備える。キャリアは、キャリア面上に導電性材料の１つまたは複数の接点要素を備える。電子デバイスは、チップ面を有する少なくとも１つの集積回路チップを備える。チップは、チップ面上に導電性材料の１つまたは複数の端子を備え、各端子は、対応する接点要素に向く。はんだ材料は、各端子を対応する接点要素にはんだ付けする。接点要素への端子のはんだ付けの期間にはんだ材料を制限するために、制限手段が接点要素の周りに設けられる。キャリアは、端子からずれたチップ面へと向く、キャリア面上の熱的に伝導性の材料の、１つまたは複数の熱放散要素を備え、放散要素には何らはんだマスクがない。
しかし、電子デバイスは、任意のタイプ（例えば、ＣＳＰ）であってよい。詳細には、キャリアは、任意の場所および任意の数に任意のタイプ、形状、サイズの接点要素を有する（例えば、各熱放散要素について、任意のタイプおよび数、最低でゼロのサーマル・ビアを有する）任意のタイプ、材料およびサイズ（例えば、リードレス）であってよい。いずれの場合において、キャリアは、１つまたは複数のチップを支持するように適合される任意の構成要素として、（狭義の意味のチップ・キャリア、取付板、他のチップを含む）用語の最も広い意味を意図しなければならない。同様に、チップは、任意の場所および任意の数で、任意のタイプ、形状、サイズの端子を有する、（例えば、ＤＡＣといった）任意のタイプ、材料、およびサイズであってよい。電子デバイスは、任意の数のキャリアおよびチップを備えてよい。はんだ材料は、（例えば、鉛フリー合金といった）任意のタイプであってよい。制限手段は、いくつかの異なる方法で実装することができる（下を参照）。放散要素は、任意の場所および任意の数で、（例えば、接点要素から常に分離されるといった）任意のタイプ、形状、サイズであってよい。放散要素は、任意のタイプのはんだマスク（すなわち、そうでなければ、例えばIPC-SM-840規格に記載される要件に準拠する、導電性トレースを酸化から保護し、はんだ付け期間に導体間にはんだ材料がブリッジを生じることを防ぐために一般的に使用される任意のタイプの絶縁性材料の層）がない。
実施形態では、接点要素および放散要素は、共通の金属層の部分である。
しかし、接点要素および放散要素は、それぞれ、任意の導電性材料および任意の熱的に伝導性の材料であってよく、非金属で、互いに異なっていてさえよい（例えば、アルミニウムでよい）。
実施形態では、制限手段は、対応する接点要素の周りに各々がある１つまたは複数のリングを画定するように形状を定めた、はんだマスク層の１つまたは複数の部分を備える。
しかし、リングは、任意の導電性材料から形成することができ、任意の形状およびサイズを有することができる。
実施形態では、制限手段は、隣接するリングの対応する対の間に各々が延在する１つまたは複数のタイバーを画定するように形状を定めた、はんだマスク層の１つまたは複数のさらなる部分を備える。
しかし、タイバーは、任意の形状およびサイズを有することができ、任意の場所に配置することができる。任意の場合（例えば、リングがより大きく、より強い接着を有するとき）、異なる材料のタイバーを作る可能性、またはタイバーを全く省略する可能性は、排除されない。
実施形態では、制限手段は、はんだ材料に対して親和性のないように処理される、各放散要素のうちの少なくとも部分の、１つまたは複数の親和性のない面を備える。
しかし、親和性のない面は、任意の形状、サイズを有することができ、任意の場所および任意の数であることができる。例えば、接点要素の周りだけに親和性のない面を形成することが可能である。このことは、より良好な熱放散効果をもたらす。これは、放散要素の未処理面は、親和性のない面よりもより良好な熱伝導体であるからである（しかし、親和性のない面の形成のため、より正確なマスク操作をするという代償を払う）。さらに、親和性のない面を得るために、放散要素を任意の方法で処理することができる（下を参照）。
実施形態では、各接点要素は、対応する端子に向く（キャリア面から離間した）動作面、およびキャリア面と動作面の間に延在する側面を有する。制限手段は、はんだ材料に対して親和性のないように処理される、各接点要素の側面のうちの少なくとも部分の、１つまたは複数のさらなる親和性のない面を備える。
しかし、上のように、さらなる親和性のない面は、任意の形状、サイズを有することができ、任意の場所および任意の数であることができる。さらに、さらなる親和性のない面は、親和性のない面のうちの１つと異なってさえいる任意の方法で接点要素を処理することにより得ることができる（下を参照）。任意の場合に、上記の特徴を省略することもできる。この場合、親和性のない面を形成するために必要なマスク操作の精度を緩和することができる。これは、対応するマスクは、もはや接点要素に位置合わせする必要がなく、接点要素の境界を越えて延在することができるからである（しかし、はんだ材料上の、制限作用が減少するという代償を払う）。
実施形態では、各親和性のない面が酸化面であり、または各さらなる親和性のない面がさらなる酸化面であり、あるいはその両方である。
しかし、酸化面は、任意の厚さを有することができる。任意の場合に、親和性のない面、さらなる親和性のない面、またはそれらの両方の（例えば、他の金属、誘導体、化合物、または複合物でそれらをメッキすることによる）他の処理は、排除されない。
より一般的に、制限構造の異なる実装、追加実装、または代替実装が可能である。例えば、（タイバーを有する、または有さない）リングを、（さらなる親和性のない面を有する、または有さない）親和性のない面と組み合わせることが可能である。詳細には、実施形態では、酸化面は、リング（および、可能なタイバー）が配置されるところだけに形成される。この方法では、酸化面がリング（およびタイバー）の接着性を増し、そのことにより、それらの幅を減少させることまたはタイバーを除去することあるいはその両方を可能にする。同時に、放散要素の他の（自由）部分が酸化されず、それらは、より良好な熱伝導体となる（しかし、酸化プロセスのため、より正確にマスク操作をするという代償を払う）。
実施形態では、電子デバイスは、キャリアとチップの間の空間を充たす、熱的に伝導性の材料の充填材をさらに備える。
しかし、充填材は、任意の材料であってよく、（例えば、標準的なエポキシ樹脂といった）熱的に伝導性でなくてさえよい。または充填材は、全く省略することもできる。
実施形態では、各チップは、チップ面と反対の、追加のチップ面を有する。チップは、追加のチップ面上に、導電性材料の１つまたは複数のさらなる接点要素を備える。電子デバイスは、さらなるチップ面を有する、少なくとも１つのさらなる集積回路チップをさらに備える。さらなるチップは、対応するさらなる接点要素に各々が向く、さらなるチップ面上の導電性材料の、１つまたは複数のさらなる端子を備える。さらなるはんだ材料は、各さらなる端子を対応するさらなる接点要素にはんだ付けする。さらなる接点要素へのさらなる端子のはんだ付けの期間にさらなるはんだ材料を制限するために、さらなる制限手段がさらなる接点要素の周りに設けられる。チップは、さらなる端子からずれたさらなるチップ面へと向く、追加のチップ面上の熱的に伝導性の材料の、１つまたは複数のさらなる熱放散要素を備え、さらなる放散要素には何らはんだマスクがない。
追加または代替で、実施形態では、キャリアは、さらに別の集積回路チップである。
しかし、さらなるチップおよびさらに別のチップは、（チップ／キャリアと同じである、またはチップ／キャリアと異なるのいずれかの）、任意の場所および任意の数で、任意のタイプ、形状、サイズの端子／接点要素を有する、任意のタイプ、材料、およびサイズであってよい。さらに、上に記載されたものと同じ追加の特徴が、この場合も同様に同じ方法で適用することができる。より一般的に、電子デバイスは、任意の数のキャリアまたはチップあるいはその両方を任意の組合せで備えることができる。
別の実施形態は、上記の電子デバイス中で使用するためのチップ・キャリアを提供する。キャリアは、キャリア面を有し、キャリア面上に導電性材料の１つまたは複数の接点要素と、少なくとも１つのチップの端子の接点要素へのはんだ付け期間にはんだ材料を制限するための接点要素の周りの制限手段と、キャリア面上の熱的に伝導性の材料の１つまたは複数の熱放散要素と、を備え、放散要素には何らはんだマスクがない。
別の実施形態は、本電子デバイス中で使用するための集積回路チップを提供する。チップは、チップ面、およびチップ面と反対の、追加のチップ面を有する。チップは、チップ面上に導電性材料の１つまたは複数の端子と、追加のチップ面上に導電性材料の１つまたは複数の接点要素と、少なくとも１つの他のチップの端子の接点要素へのはんだ付け期間にはんだ材料を制限するための接点要素の周りの制限手段と、追加のチップ面上の熱的に伝導性の材料の１つまたは複数の熱放散要素と、を備え、放散要素には何らはんだマスクがない。
一般的に、電子デバイス、チップ・キャリア、およびチップが各々異なる構造を有し、または（例えば、異なる材料の）等価な構成要素を備える場合、あるいは他の動作特性を有する場合も、同様の考察が適用される。任意の場合に、それらのあらゆる構成要素は、より多くの要素に分離することができる。または２つ以上の構成要素は、単一の要素に一緒に組み合わせることができる。さらに、各構成要素は、対応する動作を並列に実行することをサポートするように複製することができる。さらに、別段に指定されない限り、異なる構成要素間の何らかの相互作用は、一般的に連続である必要がなく、１つまたは複数の中間物を介して直接的または間接的であってよい。
別の実施形態は、フリップチップ・タイプの電子デバイスを製造するための方法を提供する。方法は以下のステップを含む。導電性材料の１つまたは複数の接点要素が、少なくとも１つのチップ・キャリアのキャリア面上に形成される。接点要素の周りに制限手段が形成される。接点要素上、または、少なくとも１つの集積回路チップのチップ面上の導電性材料の１つまたは複数の端子上、あるいはその両方上に、はんだ材料が堆積される。チップは、各端子を対応する接点要素に向けて置かれる。各端子は、はんだ材料により対応する接点要素に（接点要素への端子のはんだ付けの期間、制限手段によって制限されるはんだ材料で）はんだ付けされる。端子からずらされたチップ面に向けるためにキャリア面上に、熱的に伝導性の材料の１つまたは複数の熱放散要素が形成される。放散要素には何らはんだマスクがない。
しかし、方法は、任意のレベルで（大きいプレート中の１つもしくは複数のキャリアまたは既に個別化されたものに、またはウェハ中の１つもしくは複数のチップまたは既に個別化されたものに、あるいはその両方に）実施することができる。端子は、任意の方法で（例えば、端子上、接点要素上、またはそれらの両方上にはんだ材料を堆積すること、その後はんだ材料を赤外線ランプなど任意の方法で溶かすことによって）接点要素にはんだ付けすることができる。接点要素、放散要素、および制限手段を、任意の方法で形成することができる（下を参照）。
実施形態では、１つまたは複数の接点要素を形成する前記ステップおよび１つまたは複数の熱放散要素を形成する前記ステップは、共通の金属層を堆積するステップと、共通の金属層を、接点要素および放散要素を画定する部分へとパターン形成するステップとを含む。
しかし、共通の金属層は、任意の方法で（例えば、リフトオフ技法で）パターン形成することができる。さらに、金属層を選択的に堆積して、接点要素および放散要素を直接形成することが可能である。任意の場合に、（接点要素について、また放散要素について、それぞれ）異なる金属層で同じ操作を繰り返す可能性は排除されない。
実施形態では、制限手段を形成する前記ステップは、はんだマスク層を堆積するステップと、はんだマスク層をパターン形成して、対応する接点要素の周りに各々がある１つまたは複数のリングを画定するステップとを含む。
しかし、この場合も同様に、はんだマスク層を任意の方法でパターン形成することができ、またははんだマスク層を選択的に堆積することができる。
実施形態では、制限手段を形成する前記ステップは、はんだマスク層をパターン形成して、隣接するリングの対応する対の間に各々が延在する１つまたは複数のタイバーを画定するステップを含む。
しかし、上と同様の考察がこの場合も同様に適用される。
実施形態では、制限手段を形成する前記ステップは、各放散要素の少なくとも部分を処理して、はんだ材料に対して親和性のない、１つまたは複数の親和性のない面を得るステップを含む。
しかし、親和性のない面を得るために、放散要素を任意の方法で処理することができる（上を参照）。
実施形態では、制限手段を形成する前記ステップは、キャリア面から離間される対応する端子に向く、キャリア面と接点要素の動作面の間に延在する、各接点要素の側面の少なくとも部分を処理して、はんだ材料に対して親和性のない１つまたは複数のさらなる親和性のない面を得るステップを含む。
しかし、さらなる親和性のない面を得るために、接点要素を任意の方法で処理することができる（上を参照）。
実施形態では、各放散要素の少なくとも部分を処理する前記ステップが各放散要素の少なくとも部分を酸化するステップを、各接点要素の側面の少なくとも部分を処理する前記ステップが各接点要素の側面の少なくとも部分を酸化するステップをそれぞれ含む。
しかし、酸化操作を、（例えば、異なる温度における異なる空気中といった）任意の方法で実施することができる。
実施形態では、方法は、キャリアとチップの間の空間を、熱的に伝導性の材料の充填材で充たすステップをさらに含む。
しかし、充填材は、（例えば、硬化剤もしくは促進剤あるいはその両方の追加を行って、または行わずに充填材を硬化させることによって、といった）任意の方法で設けることができる。さらに、充填材は、任意の他の材料であってよく、また充填材は、省略することもできる（上を参照）。
実施形態では、方法は、以下のステップをさらに含む。チップ面と反対の、各チップの追加のチップ面上の、導電性材料の１つまたは複数のさらなる接点要素の周りに、さらなる制限手段が形成される。さらなる接点要素上、または、少なくとも１つのさらなる集積回路チップのさらなるチップ面上の導電性材料の１つまたは複数のさらなる端子上、あるいはその両方の上に、さらなるはんだ材料が堆積される。さらなるチップは、各さらなる端子を対応するさらなる接点要素に向けて置かれる。各さらなる端子は、対応するさらなる接点要素に（さらなる接点要素へのさらなる端子のはんだ付けの期間、さらなる制限手段によって制限されるさらなるはんだ材料で）はんだ付けされる。さらなる端子からずらされたさらなるチップ面に向けるために追加のチップ面上に、熱的に伝導性の材料の１つまたは複数のさらなる熱放散要素が形成される。さらなる放散要素には何らはんだマスクがない。
追加または代替で、実施形態では、キャリアは、さらに別の集積回路チップである。
しかし、上記のステップは、（この場合も同様に同じ方法で適用できる、上に記載された同じ追加の特徴で）任意の組合せで、任意の回数繰り返すことができる。
より一般的には、電子デバイスは、異なる技術で、異なる数およびタイプのマスクで、または他のプロセス・パラメータで製造することができる。詳細には、（より多くのステップのもしくはステップの部分の同じ機能を有する同様のステップを使用すること、本質的でないいくつかのステップを除去すること、またはさらなるオプションのステップを追加することにより）同じ解決策が等価な方法で実装される場合も、同様の考察が適用される。さらに、ステップは、（少なくとも部分的に）異なる順番で、同時に、または交互のやり方で実施することができる。

Claims (6)

  1. フリップチップ・タイプの電子デバイスであって、
    キャリア面を有する少なくとも１つのチップ・キャリアであって、前記キャリア面上に導電性材料の１つまたは複数の接点要素を備える、前記チップ・キャリアと、
    チップ面を有する少なくとも１つの集積回路チップであって、対応する接点要素に各々が向く、前記チップ面上の導電性材料の１つまたは複数の端子を備える、前記集積回路チップと、
    各端子を前記対応する接点要素にはんだ付けするはんだ材料と、
    前記接点要素への前記端子のはんだ付けの期間に、前記はんだ材料を制限するための前記接点要素の周りの制限手段と、
    を備える電子デバイスにおいて、
    前記キャリアが、前記端子からずれた前記チップ面に向く前記キャリア面上の熱的に伝導性の材料の１つまたは複数の熱放散要素を備え、前記放散要素には何らはんだマスクがなく、
    前記制限手段が、対応する接点要素の周りに各々がある１つまたは複数のリングを画定するように形状を定めたはんだマスク層の１つまたは複数の部分を備え、
    前記制限手段が、隣接するリングの対応する対の間に各々が延在する、１つまたは複数のタイバーを画定するように形状を定めた、前記はんだマスク層の１つまたは複数のさらなる部分を備える、
    電子デバイス。
  2. 前記接点要素および前記熱放散要素が共通の金属層の部分である、請求項１に記載の電子デバイス。
  3. 前記キャリアと前記チップの間の空間を充たす、熱的に伝導性の材料の充填材をさらに備える、請求項１または２に記載の電子デバイス。
  4. 各チップが、前記チップ面と反対の追加のチップ面を有し、前記チップが、前記追加のチップ面上の導電性材料の１つまたは複数のさらなる接点要素を備え、前記電子デバイスが、さらなるチップ面を有する少なくとも１つのさらなる集積回路チップをさらに備え、前記さらなるチップが、対応するさらなる接点要素に各々が向く前記さらなるチップ面上の導電性材料の１つまたは複数のさらなる端子を備え、さらなるはんだ材料が、各さらなる端子を前記対応するさらなる接点要素にはんだ付けし、前記さらなる接点要素の周りのさらなる制限手段が、前記さらなる接点要素への前記さらなる端子のはんだ付け期間に前記さらなるはんだ材料を制限するためであり、前記チップが、前記さらなる端子からずれた前記さらなるチップ面に向く、前記追加のチップ面上の熱的に伝導性の材料の１つまたは複数のさらなる熱放散要素を備え、前記さらなる放散要素には何らはんだマスクがない、または
    前記キャリアが、さらに別の集積回路チップである、
    あるいはその両方の、請求項１ないし３のいずれかに記載の電子デバイス。
  5. フリップチップ・タイプの電子デバイスを製造するための方法であって、
    少なくとも１つのチップ・キャリアのキャリア面上に導電性材料の１つまたは複数の接点要素を形成するステップと、
    前記接点要素の周りに制限手段を形成するステップと、
    前記接点要素上、または、少なくとも１つの集積回路チップのチップ面上の導電性材料の１つまたは複数の端子上、あるいはその両方上に、はんだ材料を堆積するステップと、
    各端子を対応する接点要素に向けて前記チップを置くステップと、
    はんだ材料により前記対応する接点要素に各端子をはんだ付けするステップであって、前記はんだ材料が、前記接点要素への前記端子のはんだ付けの期間、前記制限手段によって制限される、前記ステップと、
    を含む方法において、
    前記端子からずれた前記チップ面に向けるために前記キャリア面上に、熱的に伝導性の材料の１つまたは複数の熱放散要素を形成するステップであって、前記放散要素には何らはんだマスクがなく、
    制限手段を形成する前記ステップが、
    はんだマスク層を堆積するステップと、
    前記はんだマスク層をパターン形成して、対応する接点要素の周りに各々がある１つまたは複数のリングを画定し、隣接するリングの対応する対の間に各々が延在する１つまたは複数のタイバーを画定するステップと、
    を含む、
    方法。
  6. １つまたは複数の接点要素を形成する前記ステップおよび１つまたは複数の熱放散要素を形成する前記ステップが、
    共通の金属層を堆積するステップと、
    前記共通の金属層を、前記接点要素および前記放散要素を画定する部分へとパターン形成するステップと、
    を含む、請求項５に記載の方法。
JP2016535229A 2013-12-04 2014-11-26 フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法 Active JP6429877B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1321370.7A GB2520952A (en) 2013-12-04 2013-12-04 Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
GB1321370.7 2013-12-04
PCT/IB2014/066356 WO2015083043A1 (en) 2013-12-04 2014-11-26 Flip-chip electronic device with carrier having heat dissipation elements free of solder mask

Publications (2)

Publication Number Publication Date
JP2017504189A JP2017504189A (ja) 2017-02-02
JP6429877B2 true JP6429877B2 (ja) 2018-11-28

Family

ID=49979759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016535229A Active JP6429877B2 (ja) 2013-12-04 2014-11-26 フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法

Country Status (5)

Country Link
US (3) US10153250B2 (ja)
JP (1) JP6429877B2 (ja)
CN (1) CN105793982B (ja)
GB (2) GB2520952A (ja)
WO (1) WO2015083043A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2520952A (en) * 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
TWI559829B (zh) * 2014-10-22 2016-11-21 矽品精密工業股份有限公司 封裝結構及其製法
DE102015120647B4 (de) * 2015-11-27 2017-12-28 Snaptrack, Inc. Elektrisches Bauelement mit dünner Lot-Stopp-Schicht und Verfahren zur Herstellung
DE102016214277A1 (de) * 2016-08-02 2018-02-08 Continental Automotive Gmbh Leiterplatte und Sensor
US11437333B2 (en) * 2016-12-30 2022-09-06 Texas Instruments Incorporated Packaged semiconductor device with a reflow wall
KR102563713B1 (ko) * 2017-04-26 2023-08-07 오티아이 루미오닉스 인크. 표면의 코팅을 패턴화하는 방법 및 패턴화된 코팅을 포함하는 장치
US10566313B1 (en) * 2018-08-21 2020-02-18 International Business Machines Corporation Integrated circuit chip carrier with in-plane thermal conductance layer
TWI690947B (zh) * 2018-11-30 2020-04-11 台灣愛司帝科技股份有限公司 導電物質的布局方法、布局結構及包含其之ｌｅｄ顯示器

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JPH06252285A (ja) * 1993-02-24 1994-09-09 Fuji Xerox Co Ltd 回路基板
US5390078A (en) * 1993-08-30 1995-02-14 At&T Global Information Solutions Company Apparatus for using an active circuit board as a heat sink
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
JP3639505B2 (ja) 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
US6709898B1 (en) * 2000-10-04 2004-03-23 Intel Corporation Die-in-heat spreader microelectronic package
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
JP2003282778A (ja) 2002-03-26 2003-10-03 Fujikura Ltd 半導体装置及びプリント配線基板
JP2003283144A (ja) 2002-03-27 2003-10-03 Minolta Co Ltd 回路基板の放熱構造
TW550800B (en) * 2002-05-27 2003-09-01 Via Tech Inc Integrated circuit package without solder mask and method for the same
US6671176B1 (en) * 2002-06-27 2003-12-30 Eastman Kodak Company Method of cooling heat-generating electrical components
JP2004111849A (ja) 2002-09-20 2004-04-08 Ngk Spark Plug Co Ltd セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法
US6998532B2 (en) * 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
TWI245381B (en) * 2003-08-14 2005-12-11 Via Tech Inc Electrical package and process thereof
KR100546374B1 (ko) 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
TWI233677B (en) * 2003-10-28 2005-06-01 Advanced Semiconductor Eng Ball grid array package and method thereof
FR2875672B1 (fr) * 2004-09-21 2007-05-11 3D Plus Sa Sa Dispositif electronique avec repartiteur de chaleur integre
US7064279B2 (en) * 2004-09-23 2006-06-20 Motorola, Inc. Circuit board having an overlapping via
JP2006179606A (ja) 2004-12-21 2006-07-06 Nitto Denko Corp 配線回路基板
TWI309549B (en) * 2005-08-29 2009-05-01 Via Tech Inc Printed circuit board with improved thermal dissipating structure and electronic device with the same
GB2430547A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
US7667473B1 (en) * 2005-09-28 2010-02-23 Xilinx, Inc Flip-chip package having thermal expansion posts
JP2007123443A (ja) * 2005-10-26 2007-05-17 Shinko Electric Ind Co Ltd 回路基板、半導体装置、及び半導体装置の製造方法
JP5012896B2 (ja) * 2007-06-26 2012-08-29 株式会社村田製作所 部品内蔵基板の製造方法
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
CN101821842B (zh) * 2007-10-10 2013-07-24 日本电气株式会社 半导体装置
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器
US7915732B2 (en) * 2008-06-30 2011-03-29 International Business Mahines Corporation Production of integrated circuit chip packages prohibiting formation of micro solder balls
KR20100087564A (ko) * 2009-01-28 2010-08-05 삼성전자주식회사 접속단자 형성 방법
US20100248424A1 (en) * 2009-03-27 2010-09-30 Intellectual Business Machines Corporation Self-Aligned Chip Stacking
US7838988B1 (en) * 2009-05-28 2010-11-23 Texas Instruments Incorporated Stud bumps as local heat sinks during transient power operations
JP2011142185A (ja) 2010-01-06 2011-07-21 Renesas Electronics Corp 半導体装置
CN102934530A (zh) * 2010-06-04 2013-02-13 揖斐电株式会社 电路板的制造方法
US9048135B2 (en) * 2010-07-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Copper pillar bump with cobalt-containing sidewall protection
TW201230897A (en) * 2011-01-14 2012-07-16 Askey Computer Corp Circuit board
JP2012216836A (ja) 2011-03-31 2012-11-08 Mitsubishi Chemicals Corp 三次元集積回路積層体
US8664760B2 (en) * 2011-05-30 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Connector design for packaging integrated circuits
JP2013077689A (ja) 2011-09-30 2013-04-25 Fujitsu Ltd 量子型赤外線撮像素子およびその製造方法
KR101932665B1 (ko) * 2011-10-10 2018-12-27 삼성전자 주식회사 반도체 패키지
KR101939240B1 (ko) * 2011-11-25 2019-01-17 삼성전자 주식회사 반도체 패키지
CN102543907B (zh) * 2011-12-31 2014-01-22 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装及制造方法
CN202495438U (zh) * 2011-12-31 2012-10-17 北京工业大学 一种热增强型四边扁平无引脚倒装芯片封装
JP5928222B2 (ja) * 2012-07-30 2016-06-01 株式会社ソシオネクスト 半導体装置および半導体装置の製造方法
FR2994768B1 (fr) * 2012-08-21 2016-02-05 Commissariat Energie Atomique Hybridation face contre face de deux composants microelectroniques a l'aide d'un recuit uv
JP2014082281A (ja) * 2012-10-15 2014-05-08 Olympus Corp 基板、半導体装置、基板の製造方法
US9474166B2 (en) * 2012-12-21 2016-10-18 Canon Kabushiki Kaisha Printed wiring board, printed circuit board, and method for manufacturing printed circuit board
US8772913B1 (en) * 2013-04-04 2014-07-08 Freescale Semiconductor, Inc. Stiffened semiconductor die package
US9313874B2 (en) * 2013-06-19 2016-04-12 SMART Storage Systems, Inc. Electronic system with heat extraction and method of manufacture thereof
US9543263B2 (en) * 2013-11-12 2017-01-10 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaging and manufacturing method thereof
GB2520952A (en) 2013-12-04 2015-06-10 Ibm Flip-chip electronic device with carrier having heat dissipation elements free of solder mask
KR101596131B1 (ko) * 2014-04-25 2016-02-22 한국과학기술원 소수성 표면을 이용한 칩 패키징 방법 및 칩 패키지
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US10297561B1 (en) * 2017-12-22 2019-05-21 Micron Technology, Inc. Interconnect structures for preventing solder bridging, and associated systems and methods

Also Published As

Publication number Publication date
CN105793982A (zh) 2016-07-20
US10153250B2 (en) 2018-12-11
US10886254B2 (en) 2021-01-05
GB2536383B (en) 2017-02-01
GB201610765D0 (en) 2016-08-03
GB2520952A (en) 2015-06-10
JP2017504189A (ja) 2017-02-02
CN105793982B (zh) 2019-08-13
GB201321370D0 (en) 2014-01-15
WO2015083043A1 (en) 2015-06-11
US20200357774A1 (en) 2020-11-12
US11251160B2 (en) 2022-02-15
US20160307874A1 (en) 2016-10-20
GB2536383A (en) 2016-09-14
US20190043838A1 (en) 2019-02-07

Similar Documents

Publication Publication Date Title
JP6429877B2 (ja) フリップチップ・タイプの電子デバイス、およびフリップチップ・タイプの電子デバイスを製造するための方法
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
KR101010159B1 (ko) 얇은 언더필 및 두꺼운 솔더 마스크를 가지는 플립-칩어셈블리
US7214561B2 (en) Packaging assembly and method of assembling the same
KR100448952B1 (ko) 반도체 모듈
JP5186550B2 (ja) 電気的相互接続構造体及びその形成方法
US8482134B1 (en) Stackable package and method
JP6015009B2 (ja) 電子装置及びその製造方法
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP5649805B2 (ja) 半導体装置の製造方法
KR101279234B1 (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP2011044512A (ja) 半導体部品
US6259155B1 (en) Polymer enhanced column grid array
US6413849B1 (en) Integrated circuit package with surface mounted pins on an organic substrate and method of fabrication therefor
JP2007243106A (ja) 半導体パッケージ構造
TWI770405B (zh) 封裝元件及其製備方法
JPH11260954A (ja) 半導体装置およびその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP4172238B2 (ja) 電子部品の実装構造
CN110858548A (zh) 埋入式芯片及其制造方法
JP2014103382A (ja) 半田ボールおよびこれを用いた印刷回路基板、並びに半導体パッケージ
JP2010010611A (ja) プリント回路板及び電子機器
JP2008022016A (ja) 回路モジュール
TW201742170A (zh) 半導體封裝及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181030

R150 Certificate of patent or registration of utility model

Ref document number: 6429877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150