JP4741201B2 - 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 - Google Patents
半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4741201B2 JP4741201B2 JP2004164355A JP2004164355A JP4741201B2 JP 4741201 B2 JP4741201 B2 JP 4741201B2 JP 2004164355 A JP2004164355 A JP 2004164355A JP 2004164355 A JP2004164355 A JP 2004164355A JP 4741201 B2 JP4741201 B2 JP 4741201B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- solder
- rewiring layer
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Description
これに対し、近年急速に普及している半導体パッケージとして、チップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)が提案され、実用に供されている。
このCSPは、いわゆるボールグリッドアレイ(BGA)技術を採用することで、パッケージの平坦な表面に複数個の電極をロの字状あるいは格子状に配置した構造(BGA構造)のリードレス半導体パッケージであり、電極端子数が同じでもパッケージの占有面積を狭くすることができ、したがって、従来のデュアル・インライン・パッケージ等より狭い面積で電子回路基板に高密度実装することを可能としたものである。
このCSP構造は、シリコンウエハの一主面に形成された複数の集積回路をダイシングソー等により個々に切断してシリコンチップとし、これらのシリコンチップに個別にパッケージを施したものである。
このWLCSPは、シリコンウエハ上に絶縁層、再配線層、封止層等を形成し、再配線層上にはんだバンプを形成し、その後、このシリコンウエハを所定のチップ寸法に切断することにより、パッケージ構造のシリコンチップとしたもので、このWLCSPの製造方法の特徴は、パッケージを構成する材料を全てシリコンウエハ上にて加工する点にある。すなわち、絶縁層、再配線層、封止樹脂層、はんだバンプ等は、全てシリコンウエハをハンドリングすることで形成される。この点は、例えば、はんだバンプを形成する工程においても同様である。
従来のWLCSPの製造工程では、シリコンウエハの一主面上の複数の電極形成位置それぞれに、はんだ材料を必要量付着させ、その後リフロー工程により、このはんだ材料を略球状のはんだバンプとする。
リフロー工程では、はんだ材料をはんだ融点以上の温度にて加熱溶融させ、次いで、この溶融したはんだをはんだ融点以下の温度まで冷却して凝固させることにより、その形状が球状に近いはんだバンプを得ることができる。
このはんだバンプ3は、半導体ウエハ1上の所定位置に、はんだ材料を付着させ、その後、このはんだ材料をはんだ溶融温度以上に加熱するリフロー工程を経て形成される。
はんだ材料を付着させる方法としては、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等がある。
これらの方法のいずれにおいても、ウエハ全面の電極形成位置に形成されたはんだと濡れ性の良好な表面性状を有する金属パッド2上に、所定の面積および高さのはんだ材料を形成することができる。
このはんだ材料としては、はんだ成分を含有するめっき層、予め所定のバンプ形状に近い形状に分粒されたはんだボール、微細なはんだ粒子をフラックス成分と共に混合したはんだペースト、真空蒸着法により成膜されたはんだ蒸着膜、のいずれも用いることができる。
いずれの場合においても、はんだ材料は、はんだ溶融温度以上の温度に到達すると、溶融し、その表面張力により全体形状が変形する。その形状は下地の金属パッド2周縁における金属の濡れ性、はんだの表面張力、はんだ自体の重さによる変形等により、形状が決定される。
溶融したはんだは、リフロー工程の後半において、はんだ融点以下の温度まで冷却され、凝固する。これにより、球状に近い形状のはんだ塊、いわゆるはんだバンプが得られる。
第1の方法は、図8に示すように、内蔵されたヒータにより表面の温度分布が均一になるように加熱可能なホットプレート5を用い、このホットプレート5の上に半導体ウエハ1を載置し、ホットプレート5の表面温度を可変させて半導体ウエハ1の表面温度をコントロールすることで金属パッド2上のはんだ6を溶融させ、この金属パッド2上に略球形状のはんだバンプ3を形成する方法である。
リフロー炉11は、長尺の炉体12の中央部に長手方向に貫通する搬送路13が形成され、この搬送路13には、半導体ウエハ1が載置されるボート14を搬送するためのベルトコンベア(あるいはチェーン等)15が配設されている。このリフロー炉11は、図10に示すように、搬送路13の入口(図中左側)から搬送方向に沿って所定の温度勾配で温度が上昇し、かつ、その最高温度領域がはんだの融点(mp)より10〜20℃程度高い温度領域となる様に設定されている。
このリフロー炉11内に搬入された半導体ウエハ1は、ベルトコンベア15により搬送路13内を移動する間にヒータ14により徐々に加熱され、最高温度領域に到達すると半導体ウエハ1の表面温度がはんだの融点以上の温度に加熱されて金属パッド上のはんだ6が溶融し、その後の冷却過程を経て金属パッド上に略球形状のはんだバンプ3が形成される。
図11は、その様なはんだバンプ3の一例を示す断面図であり、はんだバンプ3の内部に様々な形状のボイド17が複数個形成された例である。
このボイド17は、はんだバンプ3が比較的小さい場合には殆ど認められないが、CSPのように比較的大きなはんだバンプ3を形成する場合に発生し易い。
特に、WLCSPのバンプ形成時に発生するボイドは、その後、他の部品と共に電子機器の基板に実装されて再度リフロー工程が施された場合においても、リフロー工程時にそのまま残ってしまい、リフロー工程を再度施してもボイドを消滅させることは難しいという問題点があった。
(1)各はんだバンプ内部のボイドの有無により、はんだバンプの高さにばらつきが生じる。
(2)はんだバンプを有する半導体チップを基板に実装し、この実装基板に実使用環境下にて温度サイクル試験を行うと、基板と半導体チップとの間の線膨張係数の差異に起因する機械的歪みが空隙(ボイド)に集中する場合がある。この場合、空隙(ボイド)がはんだバンプを破壊する要因になる。
これらの問題点は、上記の実装基板を搭載する電子機器の製造工程における工程不良の発生頻度の増大、電子機器の使用時の信頼性の低下等を生じさせる虞があり、重大な問題となる。
特に、CSPの様に、従来の半導体パッケージよりも大きなバンプを必要とする半導体装置においては、その下地層となる金属パッドが相対的に大きくなる。したがって、はんだ溶融時に、はんだ内部に生じた気体は、金属パッドが相対的に大きくなった分、外部への散逸が妨げられ、内部にそのまま取り残されてしまい、その結果、はんだが凝固した際にボイドとなって残ってしまうこととなる。
すなわち、本発明の半導体装置は、一主面に電極が形成された半導体基板と、この電極を含む半導体基板上の所定位置に形成されかつ上面に凹部が形成された絶縁性の突起状樹脂と、前記凹部に形成され一端部が前記電極に電気的に接続され、第1の再配線層と第2の再配線層からなる再配線層と、前記第1の再配線層上に搭載されたはんだバンプとを備えてなり、前記凹部は、その内面が円錐状、円錐台状、角錐状、角錐台状のいずれか1種であり、前記内面に沿って一様な厚みで前記第1の再配線層が設けられ、前記第1の再配線層の外縁が露出するように、前記凹部内に前記はんだバンプの底部が載置されたことを特徴とする。
この半導体装置では、前記半導体基板、及び前記突起状樹脂の前記凹部上の再配線層を除く部分を、絶縁性の樹脂層により封止することにより、半導体基板及び突起状樹脂の周縁部の絶縁性が向上する。
この電子機器では、本発明の半導体装置を備えたことにより、はんだバンプ内のボイドに起因する電子機器の製造工程における工程不良の発生頻度が減少し、電子機器の品質が向上すると共に、製造歩留まりも向上する。これにより、電子機器の使用時における信頼性が向上し、電子機器の製造コストも低減する。
このはんだバンプ搭載工程では、溶融はんだに1Hz〜1MHzの振動を付与する工程を含むことにより、リフロー工程の際に溶融したはんだ内に発生したボイドは、1Hz〜1MHzの振動が加わることにより、この振動によりボイドが再配線層側に速やかに押し出され、再配線層に沿って外部へ速やかに排出されることとなる。これにより、内部のボイドの数が極めて少ないはんだバンプを容易かつ低コストで形成することが可能になる。
この樹脂封止工程では、半導体基板、及び突起状樹脂の凹部上の再配線層を除く部分を、絶縁性の樹脂層により封止するので、半導体装置の絶縁性が向上する。これにより、半導体装置の長期信頼性が向上する。
また、ボイドに起因するはんだバンプの破壊等の不具合が減少するので、製造工程における製造歩留まりを向上させることができ、半導体装置の低価格化を図ることができる。
その後、この凹部上に一端部が前記電極に電気的に接続される再配線層を形成する再配線層形成工程と、この凹部上の再配線層上にはんだバンプを搭載するはんだバンプ搭載工程とを施したので、内部のボイドの数が極めて少ないはんだバンプを容易かつ低コストで形成することができる。したがって、はんだバンプ内のボイドの数が極めて少ない半導体装置を容易にかつ低コストにて製造することができる。
図1は、本発明の第1の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)のバンプ部を示す断面図であり、図において、21はシリコンウエハ等の半導体ウエハ1の表面(一主面上)に形成された電極、22は絶縁樹脂層、23は絶縁性の樹脂ポスト(突起状樹脂)、24は円錐状凹部、25は再配線層、26は再配線層25上に形成されたはんだバンプ、27は封止樹脂層である。
絶縁樹脂層22は、電極21を除く半導体ウエハ1の表面全面に形成された絶縁性の樹脂層であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは、5〜50μm程度である。
これら第1及び第2の再配線層31、32は、例えば、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が好適に用いられ、その厚みは3μm〜50μmが好ましく、さらに好ましくは5μm〜30μmである。
このはんだバンプ26は、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
封止樹脂層27は、電極21、絶縁樹脂層22及び第2の再配線層32を保護するためのもので、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン)等により構成され、その厚みは、5μm〜50μm程度である。
まず、図2(a)に示すように、半導体ウエハ1上に、真空蒸着法やスパッタ法等により、例えば、アルミニウム、銅、クロム、チタン、金等の導電性を有する金属膜を成膜し、この金属膜をパターニングすることにより、半導体ウエハ1上の所定位置に電極21を形成する。
この絶縁樹脂層22は、スクリーン印刷法によっても形成することができる。また、ポリイミド系樹脂シート等の樹脂シートを貼り付けることによっても形成することができる。
例えば、樹脂層41がポジ型の場合、マスクを用いて樹脂ポスト42の上面を再度露光し、樹脂ポスト42の上面に円錐状凹部24を形成する。この場合、光強度が樹脂層41をパターニングする際の光強度より1/10〜1/100程度弱い光ビームを用いて樹脂ポスト42の上面を再度露光し、この上面を現像することにより、この樹脂ポスト42の上面に所定形状の円錐状凹部24が形成されることになる。
以上により、絶縁樹脂層22上に、上面に円錐状凹部24が形成された樹脂ポスト23を形成することができる。
この密着層43aに用いられる金属としては、クロムの他、ニッケル、チタン、チタン−タングステン合金等が用いられる。また、給電層43bには、銅の他、クロム、アルミニウム、チタン、チタン−タングステン合金、金等が用いられる。
次いで、図3(e)に示すように、電解メッキ法、無電解メッキ法のいずれかの方法により、露出されているシード層43上に、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等の導電性金属からなる再配線層25を形成する。この再配線層25は、第1の再配線層31と第2の再配線層32とにより構成される。
次いで、再配線層25のうち第2の再配線層32を保護する目的で、この第2の再配線層32上に厚みが5〜50μm程度の封止樹脂層27を形成する。
この封止樹脂層27は、スクリーン印刷法によっても形成することができる。
はんだボール搭載法の他、電解はんだめっき法、はんだボール搭載法、はんだペースト印刷法、はんだペーストディスペンス法、はんだ蒸着法等によっても、第1の再配線層31上にはんだを形成することができる。
はんだとしては、共晶はんだ、鉛を含まない高温はんだ等を用いることができる。
このリフロー炉51は、搬送路13内のはんだの融点以上の温度となる最高温度領域(図4では、第3ゾーン)に、10kHz〜1MHz、好ましくは20kHz〜100kHzの超音波を発生させる超音波発生器52を設けたもので、この点以外の構成については、従来のリフロー炉11と全く同様である。
この場合、はんだボール46に1Hz〜1MHzの範囲の振動を加えることができるが、この場合においても、より好ましい振動数の範囲は10kHz〜1MHzであり、更に好ましい振動数の範囲は20kHz〜100kHzである。
以上により、ボイドの数が極めて少ないはんだバンプ26を有するWLCSPを容易かつ低コストで作製することができる。
これに対し、従来のリフロー炉11により作製されたはんだバンプ3をX線顕微鏡を用いて観察したところ、ボイドの直径比は15%以上の大きなものであった。
また、ボイドに起因するはんだバンプ26の破壊等の不具合を減少させることができるので、製造工程における製造歩留まりを向上させることができ、WLCSPの低価格化を図ることができる。
また、工程不良の発生頻度を減少させることで、製造歩留まりを向上させることができる。したがって、電子機器の使用時における信頼性を向上させることができ、電子機器の製造コストを低減することができる。
図5は、本発明の第2の実施形態のWLCSPの製造方法に用いられるリフロー工程用ホットプレートを示す断面図であり、このホットプレート61は、プレート62の内部に、はんだボール46をはんだの融点以上の温度まで加熱するヒータ63と、溶融したはんだボール46に、20kHz〜1MHzの超音波を発生させる超音波発生器64とを設けたものである。
以上により、本実施形態においても、ボイドの数が極めて少ないはんだバンプ26を有するWLCSPを容易かつ低コストで作製することができる。
図6は、本発明の第3の実施形態のウエハレベル・チップ・サイズ/スケール・パッケージ(WLCSP)のバンプ部を示す断面図であり、本実施形態のバンプ部が第1の実施形態のバンプ部と異なる点は、第1の実施形態のバンプ部では、樹脂ポスト23の上面に円錐状凹部24を形成したのに対し、本実施形態のバンプ部では、樹脂ポスト23の上面に、内面が中心軸を軸心とする円錐台状である円錐台状凹部71を形成した点である。
この円錐台状凹部71を形成する方法としては、第1の実施形態のWLCSPの製造方法に基づいて円錐台状の樹脂ポスト42を形成した後、フォトリソグラフィ技術を用いて樹脂ポスト42の上面に円錐台状凹部71を形成する方法が取られる。
本実施形態のWLCSPにおいても、第1の実施形態のWLCSPと全く同様の効果を奏することができる。
Claims (6)
- 一主面に電極が形成された半導体基板と、この電極を含む半導体基板上の所定位置に形成されかつ上面に凹部が形成された絶縁性の突起状樹脂と、前記凹部に形成され一端部が前記電極に電気的に接続され、第1の再配線層と第2の再配線層からなる再配線層と、前記第1の再配線層上に搭載されたはんだバンプとを備えてなり、
前記凹部は、その内面が円錐状、円錐台状、角錐状、角錐台状のいずれか1種であり、前記内面に沿って一様な厚みで前記第1の再配線層が設けられ、前記第1の再配線層の外縁が露出するように、前記凹部内に前記はんだバンプの底部が載置されたことを特徴とする半導体装置。 - 前記半導体基板及び前記突起状樹脂は、前記凹部上の再配線層を除き絶縁性の樹脂層により封止されていることを特徴とする請求項1に記載の半導体装置。
- 請求項1または2に記載の半導体装置を備えてなることを特徴とする電子機器。
- 電極を含む半導体基板上に絶縁性の樹脂層を形成する樹脂層形成工程と、前記樹脂層を選択除去して突起状樹脂を形成する突起状樹脂形成工程と、前記突起状樹脂を再度選択除去して該突起状樹脂の上面に、その内面が円錐状、円錐台状、角錐状、角錐台状のいずれか1種である凹部を形成する凹部形成工程と、この凹部上に一端部が前記電極に電気的に接続され、第1の再配線層と第2の再配線層からなる再配線層を形成する再配線層形成工程と、前記再配線層を覆う封止樹脂を形成する封止樹脂層形成工程と、前記凹部上の再配線層上にはんだバンプを搭載するはんだバンプ搭載工程とを備えてなり、
前記再配線層形成工程において、前記内面に沿って一様な厚みで前記第1の再配線層を形成し、
前記封止樹脂層形成工程において、前記第1の再配線層を露出させるように、前記封止樹脂層をパターン形成し、
前記はんだバンプ形成工程において、前記第1の再配線層の外縁を露出するように、かつ、前記凹部内に前記はんだバンプの底部が載置されるように、前記はんだバンプを形成することを特徴とする半導体装置の製造方法。 - 前記はんだバンプ搭載工程は、前記はんだバンプが溶融した際に、この溶融はんだに1Hz〜1MHzの振動を付与する工程を含むことを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記再配線層形成工程の後に、前記半導体基板及び前記突起状樹脂を、前記凹部上の再配線層を除き絶縁性の樹脂層により封止する樹脂封止工程を有することを特徴とする請求項4または5に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164355A JP4741201B2 (ja) | 2004-06-02 | 2004-06-02 | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004164355A JP4741201B2 (ja) | 2004-06-02 | 2004-06-02 | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005347460A JP2005347460A (ja) | 2005-12-15 |
JP4741201B2 true JP4741201B2 (ja) | 2011-08-03 |
Family
ID=35499562
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004164355A Expired - Fee Related JP4741201B2 (ja) | 2004-06-02 | 2004-06-02 | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4741201B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8330256B2 (en) | 2008-11-18 | 2012-12-11 | Seiko Epson Corporation | Semiconductor device having through electrodes, a manufacturing method thereof, and an electronic apparatus |
JP2012028809A (ja) * | 2011-10-06 | 2012-02-09 | Seiko Epson Corp | 半導体装置及び電子機器 |
JP2019160984A (ja) * | 2018-03-13 | 2019-09-19 | 日本電気株式会社 | 実装基板および実装構造および実装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08181142A (ja) * | 1994-12-26 | 1996-07-12 | Fujitsu Ltd | はんだバンプの製造方法 |
US6387734B1 (en) * | 1999-06-11 | 2002-05-14 | Fujikura Ltd. | Semiconductor package, semiconductor device, electronic device and production method for semiconductor package |
JP4361222B2 (ja) * | 2001-03-19 | 2009-11-11 | 株式会社フジクラ | 半導体パッケージおよび半導体パッケージの製造方法 |
JP2004311842A (ja) * | 2003-04-09 | 2004-11-04 | Sharp Corp | 半導体装置およびその製造方法 |
-
2004
- 2004-06-02 JP JP2004164355A patent/JP4741201B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005347460A (ja) | 2005-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100630698B1 (ko) | 솔더볼 접착 신뢰도를 높이는 반도체 패키지 및 그 제조방법 | |
TWI496259B (zh) | 封裝裝置及其製造方法 | |
US7276401B2 (en) | Adhesion by plasma conditioning of semiconductor chip surfaces | |
US8759964B2 (en) | Wafer level package structure and fabrication methods | |
JP5897584B2 (ja) | 半導体装置における鉛フリー構造 | |
JP2008160084A (ja) | ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法 | |
JP2008153668A (ja) | 優れたcte性能を有するウェハレベルパッケージおよびその方法 | |
JP2003124393A (ja) | 半導体装置およびその製造方法 | |
JP2009170892A (ja) | ハンダ接点およびその形成方法 | |
JP4503462B2 (ja) | 半導体装置の製造方法 | |
US6071801A (en) | Method and apparatus for the attachment of particles to a substrate | |
US7755200B2 (en) | Methods and arrangements for forming solder joint connections | |
JP4741201B2 (ja) | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 | |
JP2006278417A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH01161850A (ja) | 半導体装置の製造方法 | |
CN115440596A (zh) | 半导体结构及其制造方法 | |
JP2003234430A (ja) | 半導体装置およびその製造方法 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
JP2004207368A (ja) | 半導体装置とその製造方法及び電子装置 | |
JP2005340255A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP2009135345A (ja) | 半導体装置及びその製造方法 | |
US7736952B2 (en) | Wafer packaging method | |
JP2004228200A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100506 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |