JP2005340255A - 半導体装置およびその製造方法ならびに電子機器 - Google Patents
半導体装置およびその製造方法ならびに電子機器 Download PDFInfo
- Publication number
- JP2005340255A JP2005340255A JP2004153147A JP2004153147A JP2005340255A JP 2005340255 A JP2005340255 A JP 2005340255A JP 2004153147 A JP2004153147 A JP 2004153147A JP 2004153147 A JP2004153147 A JP 2004153147A JP 2005340255 A JP2005340255 A JP 2005340255A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- protruding member
- semiconductor device
- layer
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】 接続端子における応力吸収能に指向性がなく、各種外部応力に対する耐性が改善された半導体装置を得る。
【解決手段】 導電性基板1と、絶縁層3と、絶縁層3上に設けられた第1導電部63と、絶縁層3上に隆起した樹脂製の突起状部材4と、突起状部材4の上面43に設けられた第2導電部61と、第1および第2導電部63、61に接続された導電層6とを備えた半導体装置10。突起状部材4の側面41には、突起状部材4の周方向にわたって段部42が形成されている。
【選択図】 図1
【解決手段】 導電性基板1と、絶縁層3と、絶縁層3上に設けられた第1導電部63と、絶縁層3上に隆起した樹脂製の突起状部材4と、突起状部材4の上面43に設けられた第2導電部61と、第1および第2導電部63、61に接続された導電層6とを備えた半導体装置10。突起状部材4の側面41には、突起状部材4の周方向にわたって段部42が形成されている。
【選択図】 図1
Description
本発明は、半導体装置、およびその製造方法、ならびにこの半導体装置を用いた電子機器に関し、特に、ウエハレベル(WL)のCSP(Chip Size/Scale Package)等の半導体装置に好適に用いられる技術に関する。
従来、半導体パッケージ、例えばデュアル・インライン・パッケージ(Dual Inline Package)やクァド・フラット・パッケージ(Quad Flat Package)では、側面部や周辺部に金属リードを配置した周辺端子配置型が主流である。この半導体パッケージでは、端子数が増加するとサイズが大きくなるという問題がある。
これに対し、チップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)、特に、「ウエハレベル(WL)CSP」と称される半導体パッケージでは、その占有面積を狭くすることができ、高密度実装が可能である(例えば、特許文献1〜3を参照)。
WLCSPは、半導体基板上に、絶縁層、再配線層、封止樹脂層等を形成し、再配線層上にはんだバンプを形成し、これを所定の寸法に切断することにより、パッケージ構造の半導体チップとしたものである。
この半導体チップは、はんだバンプを介して外部の回路基板に実装される。
これに対し、チップ・サイズ/スケール・パッケージ(CSP:Chip Size/Scale Package)、特に、「ウエハレベル(WL)CSP」と称される半導体パッケージでは、その占有面積を狭くすることができ、高密度実装が可能である(例えば、特許文献1〜3を参照)。
WLCSPは、半導体基板上に、絶縁層、再配線層、封止樹脂層等を形成し、再配線層上にはんだバンプを形成し、これを所定の寸法に切断することにより、パッケージ構造の半導体チップとしたものである。
この半導体チップは、はんだバンプを介して外部の回路基板に実装される。
半導体チップと外部の回路基板とでは熱膨張率が異なるため、半導体チップが外部の回路基板に実装された状態で、熱膨張率の差異に基づく応力(例えば基板に平行な方向の応力)が端子部に作用すると、はんだバンプまたはその接続部分に剥離や亀裂などの破損が生じるおそれがある。
はんだバンプまたはその接続部分に破損が生じると、電気的接続の信頼性が低下するおそれがある。
はんだバンプまたはその接続部分に破損が生じると、電気的接続の信頼性が低下するおそれがある。
このため、樹脂からなる突起状部材(以下、樹脂ポストと呼ぶことがある)を有する構造が提案されている。
図6は、樹脂ポストを備えた半導体チップの一例を示すもので、この半導体チップ100は、半導体基板であるウェハ101上に電極102が設けられている。
電極102の上面を除くウェハ101の表面全体は、絶縁樹脂層103で覆われている。絶縁樹脂層103の上には例えばポリイミド系の樹脂からなる樹脂ポスト104が配されている。
樹脂ポスト104は、略円錐台状に形成され、その上面143および側面141の全体が、シード層105を介して例えばCuからなる導電層106で覆われている。
導電層106は、突起状部材104の基部から配線162として絶縁樹脂層103上を延び、接続部163において電極102に接続されている。
この半導体チップ100においては、突起状部材104の上面143上に形成された導電層106が、外部回路と接続する端子161とされている。端子161には、はんだバンプ108が形成されている。端子161を除く導電層106および絶縁樹脂層103の上には、封止樹脂層107が設けられている。
半導体チップ100では、若干の可撓性を有する樹脂ポスト104を有するので、熱膨張率の差異に基づく応力が加えられたときに、この応力が樹脂ポスト104によって吸収される。
特開2001−210760号公報
特開2001−284381号公報
国際公開第98/021170号パンフレット
図6は、樹脂ポストを備えた半導体チップの一例を示すもので、この半導体チップ100は、半導体基板であるウェハ101上に電極102が設けられている。
電極102の上面を除くウェハ101の表面全体は、絶縁樹脂層103で覆われている。絶縁樹脂層103の上には例えばポリイミド系の樹脂からなる樹脂ポスト104が配されている。
樹脂ポスト104は、略円錐台状に形成され、その上面143および側面141の全体が、シード層105を介して例えばCuからなる導電層106で覆われている。
導電層106は、突起状部材104の基部から配線162として絶縁樹脂層103上を延び、接続部163において電極102に接続されている。
この半導体チップ100においては、突起状部材104の上面143上に形成された導電層106が、外部回路と接続する端子161とされている。端子161には、はんだバンプ108が形成されている。端子161を除く導電層106および絶縁樹脂層103の上には、封止樹脂層107が設けられている。
半導体チップ100では、若干の可撓性を有する樹脂ポスト104を有するので、熱膨張率の差異に基づく応力が加えられたときに、この応力が樹脂ポスト104によって吸収される。
しかしながら、上記半導体チップ100では、樹脂ポスト104の側面全体が導電層106で覆われているため、応力が加えられたときに樹脂ポスト104が撓みにくいことから、必ずしも十分な応力緩和性能が得られなかった。
このため、応力緩和性能に優れ、はんだバンプまたはその接続部分が損傷を受けるのを確実に防ぐことができる半導体装置が要望されていた。
本発明は、実装状態における接続信頼性に優れた半導体装置および電子機器、ならびに前記半導体装置を容易に製造することができる方法を提供することを目的とする。
このため、応力緩和性能に優れ、はんだバンプまたはその接続部分が損傷を受けるのを確実に防ぐことができる半導体装置が要望されていた。
本発明は、実装状態における接続信頼性に優れた半導体装置および電子機器、ならびに前記半導体装置を容易に製造することができる方法を提供することを目的とする。
本発明に係る半導体装置は、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第1導電部と、前記絶縁層上に隆起した樹脂製の突起状部材と、該突起状部材の上面に設けられた第2導電部と、前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備え、前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成されていることを特徴とする。
前記段部は、前記突起状部材を周回する環状に形成することができる。
前記段部の棚部には、前記突起状部材の周方向に沿う溝を形成することができる。
前記導電層は、前記第1および第2導電部と同じ材料からなり、該第1および第2導電部に一体化されていることが好ましい。
前記段部の棚部には、前記突起状部材の周方向に沿う溝を形成することができる。
前記導電層は、前記第1および第2導電部と同じ材料からなり、該第1および第2導電部に一体化されていることが好ましい。
本発明の半導体装置の製造方法は、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第1導電部と、前記絶縁層上に隆起した樹脂製の突起状部材と、該突起状部材の上面に設けられた第2導電部と、前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備え、前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成された半導体装置を製造する方法であって、前記突起状部材の側面に該突起状部材の周方向にわたって段部を形成する工程Aと、前記導電層、第1および第2導電部を一体に形成する工程Bと、を含むことを特徴とする。
前記工程Bにおいては、前記導電層、第1および第2導電部を、同じ材料で形成することが好ましい。
前記工程Bにおいては、前記導電層、第1および第2導電部を、同じ材料で形成することが好ましい。
本発明の電子機器は、導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第1導電部と、前記絶縁層上に隆起した樹脂製の突起状部材と、該突起状部材の上面に設けられた第2導電部と、前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備え、前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成されている半導体装置を備えていることを特徴とする。
本発明の半導体装置は、突起状部材の側面に段部が形成されているので、この半導体装置を外部の回路基板に接続した状態で、熱膨張率の差異に基づく応力が加えられたときに、この応力が段部に集中して作用する。
このため、この応力が段部で吸収されることになり、はんだバンプおよびその接続部分に加えられる応力が緩和される。
従って、はんだバンプおよびその接続部分が損傷を受けるのを防ぐことができ、接続信頼性を高めることができる。
また、段部が突起状部材の周方向にわたって形成されているので、前記応力の方向によらず、十分な応力緩和性能が得られる。
従って、接続信頼性をさらに高めることができる。
このため、この応力が段部で吸収されることになり、はんだバンプおよびその接続部分に加えられる応力が緩和される。
従って、はんだバンプおよびその接続部分が損傷を受けるのを防ぐことができ、接続信頼性を高めることができる。
また、段部が突起状部材の周方向にわたって形成されているので、前記応力の方向によらず、十分な応力緩和性能が得られる。
従って、接続信頼性をさらに高めることができる。
本発明の製造方法は、導電層、第1および第2導電部を一体に形成するので、これらを別体に形成する場合に比べ、これら導電層および導電部を容易に形成することができる。
また、導電層と導電部との接続が不要となるため、構造を簡略化することができ、製造コスト低減が可能となる。
また、導電層と導電部との接続が不要となるため、構造を簡略化することができ、製造コスト低減が可能となる。
本発明の電子機器は、上記構成を備えた半導体装置を備えているので、はんだバンプおよびその接続部分が損傷を受けるのを防ぐことができ、接続信頼性を高めることができる。
以下、図面を参照して本発明の半導体装置の第1の例について詳細に説明する。
図1は本発明の半導体装置の第1の例の要部を示す断面図であり、図2はこの半導体装置の要部の平面図である。
半導体装置10は、Siウェハなどの半導体基板である導電性基板1と、導電性基板1上に設けられた電極2と、導電性基板1の一面を被覆する絶縁層3と、電極2に導通可能に設けられた第1導電部63と、絶縁層3上に隆起した樹脂ポスト4(突起状部材)と、樹脂ポスト4の上面に設けられた第2導電部61と、樹脂ポスト4の側面をほぼ全面にわたって被覆する導電層6と、第2導電部61上に設けられたはんだバンプ8とを備えている。
図1は本発明の半導体装置の第1の例の要部を示す断面図であり、図2はこの半導体装置の要部の平面図である。
半導体装置10は、Siウェハなどの半導体基板である導電性基板1と、導電性基板1上に設けられた電極2と、導電性基板1の一面を被覆する絶縁層3と、電極2に導通可能に設けられた第1導電部63と、絶縁層3上に隆起した樹脂ポスト4(突起状部材)と、樹脂ポスト4の上面に設けられた第2導電部61と、樹脂ポスト4の側面をほぼ全面にわたって被覆する導電層6と、第2導電部61上に設けられたはんだバンプ8とを備えている。
電極2は、集積回路(図示略)に接続されており、導電性基板1上に形成されている。
絶縁層3は、電極2を除く導電性基板1の全面を覆うように形成された絶縁性の樹脂層であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン等)により構成することができる。絶縁層3には、感光性材料を用いることもできる。
絶縁層3の厚さは、5〜50μmが好ましい。
第1導電部63は、電極2を介して導電性基板1に導通できるようになっている。
絶縁層3は、電極2を除く導電性基板1の全面を覆うように形成された絶縁性の樹脂層であり、例えば、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン等)により構成することができる。絶縁層3には、感光性材料を用いることもできる。
絶縁層3の厚さは、5〜50μmが好ましい。
第1導電部63は、電極2を介して導電性基板1に導通できるようになっている。
樹脂ポスト4は、ポリイミド系樹脂、エポキシ系樹脂、シリコン系樹脂(シリコーン等)により構成することができる。
樹脂ポスト4は、略円錐台状とされている。なお、樹脂ポスト4の形状は円錐台状に限らず、略角錐台状、略円柱状、略角柱状などとすることもできる。
樹脂ポスト4の高さは特に限定されないが、25〜100μmとすることが好ましい。
樹脂ポスト4は、略円錐台状とされている。なお、樹脂ポスト4の形状は円錐台状に限らず、略角錐台状、略円柱状、略角柱状などとすることもできる。
樹脂ポスト4の高さは特に限定されないが、25〜100μmとすることが好ましい。
樹脂ポスト4の側面41には、樹脂ポスト4の周方向にわたる凹凸(凹部および/または凸部)によって、段部42が形成されている。
段部42は、主側面40に比べ傾斜角度(水平面に対する傾斜角度)が小さい棚部44を有する。
図示例では、段部42は、樹脂ポスト4を周回する環状に形成された凹部42aによって形成され、棚部44は、水平面(基板1に沿う面)に沿って形成されている。
段部42は、主側面40に比べ傾斜角度(水平面に対する傾斜角度)が小さい棚部44を有する。
図示例では、段部42は、樹脂ポスト4を周回する環状に形成された凹部42aによって形成され、棚部44は、水平面(基板1に沿う面)に沿って形成されている。
導電層6は、Cuなどからなり、樹脂ポスト4の側面41をシード層5を介して被覆するように形成されている。
導電層6は、第1導電部63および第2導電部61に接続されている。
導電層6は、突起状部材4の基部から配線62として絶縁層3上を延び、第1導電部63を介して電極2に接続されている。
導電層6は、第1および第2導電部63、61と同じ材料からなり、第1および第2導電部63、61に一体化されていることが好ましい。
導電層6、第1および第2導電部63、61の厚さは、10〜50μmとするのが好ましい。
第1導電部63、導電層6、絶縁層3の上には、封止樹脂層7が設けられている。
はんだバンプ8に用いられるはんだとしては、共晶タイプ、鉛を含まないタイプのものを挙げることができる。
導電層6は、第1導電部63および第2導電部61に接続されている。
導電層6は、突起状部材4の基部から配線62として絶縁層3上を延び、第1導電部63を介して電極2に接続されている。
導電層6は、第1および第2導電部63、61と同じ材料からなり、第1および第2導電部63、61に一体化されていることが好ましい。
導電層6、第1および第2導電部63、61の厚さは、10〜50μmとするのが好ましい。
第1導電部63、導電層6、絶縁層3の上には、封止樹脂層7が設けられている。
はんだバンプ8に用いられるはんだとしては、共晶タイプ、鉛を含まないタイプのものを挙げることができる。
次に、半導体装置10の製造方法の第1の例を説明する。
図3(a)に示すように、電極2上の一部分を除いて導電性基板1の全面に、スピンコート法、キャスティング法、印刷法(スクリーン印刷法等)などにより、ポリイミド系樹脂等からなる液状樹脂を塗布し、絶縁層3とする。
図3(b)に示すように、絶縁層3上に、スピンコート法、キャスティング法などにより、感光性材料であるポリイミド系樹脂等からなる液状樹脂を塗布し、樹脂層4Lを形成する。
次いで、ステッパを用い、樹脂ポスト4に相当する領域をマスクM1で覆った状態で、樹脂層4Lに対し第1回の露光を行う。
図3(a)に示すように、電極2上の一部分を除いて導電性基板1の全面に、スピンコート法、キャスティング法、印刷法(スクリーン印刷法等)などにより、ポリイミド系樹脂等からなる液状樹脂を塗布し、絶縁層3とする。
図3(b)に示すように、絶縁層3上に、スピンコート法、キャスティング法などにより、感光性材料であるポリイミド系樹脂等からなる液状樹脂を塗布し、樹脂層4Lを形成する。
次いで、ステッパを用い、樹脂ポスト4に相当する領域をマスクM1で覆った状態で、樹脂層4Lに対し第1回の露光を行う。
図3(c)に示すように、これによって、露光された部分の樹脂層4Lが除去され、突起状(図示例では円錐台状)の樹脂ポスト母形4Mが形成される。
次いで、ステッパを用い、樹脂ポスト4の上面43となる領域(中央領域)を、前記マスクM1より小さいマスクM2で覆って第2回の露光を行う。この際、露光量は、第1回の露光時の露光量に比べ少なくする。
図3(d)に示すように、これによって、露光された周縁部分の樹脂ポスト母形4Mは厚さ方向の中間位置まで除去されるため、側面41に環状の段部42を有する樹脂ポスト4が形成される(工程A)。
次いで、ステッパを用い、樹脂ポスト4の上面43となる領域(中央領域)を、前記マスクM1より小さいマスクM2で覆って第2回の露光を行う。この際、露光量は、第1回の露光時の露光量に比べ少なくする。
図3(d)に示すように、これによって、露光された周縁部分の樹脂ポスト母形4Mは厚さ方向の中間位置まで除去されるため、側面41に環状の段部42を有する樹脂ポスト4が形成される(工程A)。
図3(e)に示すように、絶縁層3および樹脂ポスト4の上に、スパッタ法、蒸着法等によりシード層5を形成する。シード層5は、密着層上に給電層を有する2層構造とすることができる。密着層の厚さは10〜100nmが好ましく、給電層の厚さは100〜500nmが好ましい。
密着層には、クロム、ニッケル、チタン、チタン−タングステン合金等を用いるのが好ましい。給電層には、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等を用いるのが好ましい。
密着層には、クロム、ニッケル、チタン、チタン−タングステン合金等を用いるのが好ましい。給電層には、銅、クロム、アルミニウム、チタン、チタン−タングステン合金、金等を用いるのが好ましい。
次いで、シード層5上にレジストを形成する。レジストは、第1および第2導電部63、61、導電層6を形成するべき位置以外の領域に形成する。
メッキ法によって、レジストが形成されていない位置に、第1導電部63、第2導電部61、導電層6を一体に形成する。
第1導電部63、第2導電部61、導電層6は、同じ材料(例えばCu)を用いて形成することが好ましい。メッキ法としては、電解メッキ法、無電解メッキ法を採用できる(工程B)。
メッキ法によって、レジストが形成されていない位置に、第1導電部63、第2導電部61、導電層6を一体に形成する。
第1導電部63、第2導電部61、導電層6は、同じ材料(例えばCu)を用いて形成することが好ましい。メッキ法としては、電解メッキ法、無電解メッキ法を採用できる(工程B)。
次いで、レジストを除去するとともに、導電部63、61および導電層6を除く領域に形成されたシード層をエッチングにより除去する。
次いで、樹脂ポスト4の上面43を除く領域に封止樹脂層7を形成する。
次いで、はんだペースト印刷法によって、はんだペーストを電極パッド8上に載せ、リフロー処理で溶融させ、はんだバンプ9とする。
なお、はんだバンプ9を形成するには、はんだボール搭載法を採用することもできる。
以上の過程を経て、図1に示す半導体装置10を得る。
次いで、樹脂ポスト4の上面43を除く領域に封止樹脂層7を形成する。
次いで、はんだペースト印刷法によって、はんだペーストを電極パッド8上に載せ、リフロー処理で溶融させ、はんだバンプ9とする。
なお、はんだバンプ9を形成するには、はんだボール搭載法を採用することもできる。
以上の過程を経て、図1に示す半導体装置10を得る。
半導体装置10は、次に示す効果を奏する。
(1)樹脂ポスト4の側面41に、段部42が形成されているので、外部の回路基板にはんだバンプ8を介して接続した状態で、熱膨張率の差異に基づく応力(例えば基板1に平行な方向の応力)が加えられたときには、この応力が段部42に集中して作用する。
このため、この応力が段部42で吸収されることになり、はんだバンプ8およびその接続部分に加えられる応力が緩和される。
従って、はんだバンプ8およびその接続部分が損傷を受けるのを防ぐことができ、接続信頼性を高めることができる。
(2)段部42が樹脂ポスト4の周方向にわたって形成されているので、前記応力の方向によらず、十分な応力緩和性能が得られる。
従って、接続信頼性をさらに高めることができる。
(3)導電層6が、第1および第2導電部63、61と同じ材料からなり、第1および第2導電部63、61に一体化されているので、メッキ法によって、導電層6、第1および第2導電部63、61を同時に形成することができる。
従って、導電層6と導電部63、61とを別体に形成する場合に比べ、これら導電層6および導電部63、61を容易に形成することができる。
また、導電層6と導電部63、61との接続が不要となるため、構造を簡略化する事ができ、製造コスト低減が可能となる。
(1)樹脂ポスト4の側面41に、段部42が形成されているので、外部の回路基板にはんだバンプ8を介して接続した状態で、熱膨張率の差異に基づく応力(例えば基板1に平行な方向の応力)が加えられたときには、この応力が段部42に集中して作用する。
このため、この応力が段部42で吸収されることになり、はんだバンプ8およびその接続部分に加えられる応力が緩和される。
従って、はんだバンプ8およびその接続部分が損傷を受けるのを防ぐことができ、接続信頼性を高めることができる。
(2)段部42が樹脂ポスト4の周方向にわたって形成されているので、前記応力の方向によらず、十分な応力緩和性能が得られる。
従って、接続信頼性をさらに高めることができる。
(3)導電層6が、第1および第2導電部63、61と同じ材料からなり、第1および第2導電部63、61に一体化されているので、メッキ法によって、導電層6、第1および第2導電部63、61を同時に形成することができる。
従って、導電層6と導電部63、61とを別体に形成する場合に比べ、これら導電層6および導電部63、61を容易に形成することができる。
また、導電層6と導電部63、61との接続が不要となるため、構造を簡略化する事ができ、製造コスト低減が可能となる。
上記製造方法は、次に示す効果を奏する。
(1)導電層6、第1および第2導電部63、61を一体に形成するので、導電層6と導電部63、61とを別体に形成する場合に比べ、これら導電層6および導電部63、61を容易に形成することができる。
また、導電層6と導電部63、61とが一体にされるため、構造を簡略化することができ、製造コスト低減が可能となる。
(2)導電層6、導電部63、61を同じ材料で形成することによって、工程数を少なくし、これら導電層6、導電部63、61を容易に形成することができる。
(1)導電層6、第1および第2導電部63、61を一体に形成するので、導電層6と導電部63、61とを別体に形成する場合に比べ、これら導電層6および導電部63、61を容易に形成することができる。
また、導電層6と導電部63、61とが一体にされるため、構造を簡略化することができ、製造コスト低減が可能となる。
(2)導電層6、導電部63、61を同じ材料で形成することによって、工程数を少なくし、これら導電層6、導電部63、61を容易に形成することができる。
次に、半導体装置10の製造方法の第2の例を説明する。
第1の例の製造方法では、レジストを用いてメッキ法により第1導電部63、第2導電部61、導電層6を形成したが、レジストを用いずにこれらを形成することもできる。
すなわち、シード層5を形成した後、第1導電部63、第2導電部61、導電層6を形成するべき位置を除く領域のシード層5をレーザ光の照射により酸化したのち、メッキを行う。
レーザ光の照射には、炭酸ガスレーザ、YAGレーザを用いることができる。
レーザ光により酸化された領域にはメッキによる金属付着が起こらないため、レーザ光が照射されなかった位置に第1導電部63、第2導電部61、導電層6が形成される。
第1の例の製造方法では、レジストを用いてメッキ法により第1導電部63、第2導電部61、導電層6を形成したが、レジストを用いずにこれらを形成することもできる。
すなわち、シード層5を形成した後、第1導電部63、第2導電部61、導電層6を形成するべき位置を除く領域のシード層5をレーザ光の照射により酸化したのち、メッキを行う。
レーザ光の照射には、炭酸ガスレーザ、YAGレーザを用いることができる。
レーザ光により酸化された領域にはメッキによる金属付着が起こらないため、レーザ光が照射されなかった位置に第1導電部63、第2導電部61、導電層6が形成される。
次に、本発明の半導体装置の他の例を説明する。
図4は、本発明の半導体装置の第2の例の樹脂ポストを示す側面図である。
ここに示す樹脂ポスト20は、略円錐台状に形成され、その側面21には、高さが異なる2つの段部22、23が形成されている。段部22、23は、樹脂ポスト20を周回する環状に形成されている。符号24は樹脂ポスト20の上面を示し、符号25、26は段部22、23の棚部を示す。
なお、段部は、3つ以上形成することもできる。
図4は、本発明の半導体装置の第2の例の樹脂ポストを示す側面図である。
ここに示す樹脂ポスト20は、略円錐台状に形成され、その側面21には、高さが異なる2つの段部22、23が形成されている。段部22、23は、樹脂ポスト20を周回する環状に形成されている。符号24は樹脂ポスト20の上面を示し、符号25、26は段部22、23の棚部を示す。
なお、段部は、3つ以上形成することもできる。
樹脂ポスト20は、例えば次に示す方法で形成することができる。
図3(c)に示す樹脂ポスト母形4Mを形成した後、マスクで樹脂ポスト母形4Mの上面を覆って樹脂ポスト母形4Mを露光する処理を2回行う。
2回目の露光では、1回目の露光に比べ、小さいマスクを使用するとともに、露光量を少なくする。これによって、高さが異なる2つの段部22、23を有する樹脂ポスト20を形成することができる。
図3(c)に示す樹脂ポスト母形4Mを形成した後、マスクで樹脂ポスト母形4Mの上面を覆って樹脂ポスト母形4Mを露光する処理を2回行う。
2回目の露光では、1回目の露光に比べ、小さいマスクを使用するとともに、露光量を少なくする。これによって、高さが異なる2つの段部22、23を有する樹脂ポスト20を形成することができる。
図5は、本発明の半導体装置の第3の例の樹脂ポストを示す断面図である。
ここに示す樹脂ポスト30は、略円錐台状に形成され、その側面31には、高さが異なる2つの環状の段部32、33が形成されている。符号34は樹脂ポスト30の上面を示す。
段部32、33の棚部35、36には、それぞれ周方向に沿う溝37、38が形成されている。
ここに示す樹脂ポスト30は、略円錐台状に形成され、その側面31には、高さが異なる2つの環状の段部32、33が形成されている。符号34は樹脂ポスト30の上面を示す。
段部32、33の棚部35、36には、それぞれ周方向に沿う溝37、38が形成されている。
樹脂ポスト30は、例えば次に示す方法で形成することができる。
図4に示す樹脂ポスト20と同じ形状の樹脂ポストを形成した後、段部32、33の棚部35、36に、レーザ加工などによって溝37、38を形成する。
図4に示す樹脂ポスト20と同じ形状の樹脂ポストを形成した後、段部32、33の棚部35、36に、レーザ加工などによって溝37、38を形成する。
溝37、38の形成によって、応力が加えられたときに、この応力が段部32、33で吸収されやすくなるため、はんだバンプ8およびその接続部分に加えられる応力がさらに緩和される。
従って、はんだバンプ8およびその接続部分が損傷を受けるのを確実に防ぐことができ、接続信頼性を高めることができる。
従って、はんだバンプ8およびその接続部分が損傷を受けるのを確実に防ぐことができ、接続信頼性を高めることができる。
(実施例1)
図1に示す半導体装置10を次のようにして製造した。
2mm×3mmの半導体チップを有する6インチの導電性基板1に、スピンコート法によりポリイミド系樹脂を塗布することによって絶縁層3(厚さ15±1μm)を形成した。
図3に示すように、絶縁層3上に、感光性のポリイミド系樹脂を塗布することによって樹脂層4L(厚さ30±1μm)を形成した。
次いで、ステッパを用いて、樹脂ポスト4に相当する領域をマスクM1で覆って樹脂層4Lを露光することによって(露光量:1000mJ/cm2)、樹脂ポスト母形4Mを形成した。
次いで、ステッパを用いて、樹脂ポスト4の上面43となる領域をマスクM2で覆って再び露光を行うことによって(露光量:500mJ/cm2)、段部42を形成した。
次いで、絶縁層3および樹脂ポスト4の上に、スパッタ法によりシード層5を形成した。
シード層5は、Crからなる密着層(厚さ30±15nm)上にCuからなる給電層(厚さ300±150nm)を有する2層構造とした。
次いで、感光性レジストを、導電層6、導電部63、61を形成するべき位置を除く領域のシード層5に、電解メッキ法によって、導電層6、導電部63、61を形成した。これらの厚さは15±1μmとした。
次いで、第2導電部61(直径300±5μm)を除く領域に封止樹脂層7(厚さ15±1μm)を形成した。
次いで、はんだペースト印刷法によって、鉛を含まないはんだペーストを第2導電部61上に載せ、リフロー処理(処理温度260℃)で溶融させ、はんだバンプ8とし、半導体装置10を得た。
図1に示す半導体装置10を次のようにして製造した。
2mm×3mmの半導体チップを有する6インチの導電性基板1に、スピンコート法によりポリイミド系樹脂を塗布することによって絶縁層3(厚さ15±1μm)を形成した。
図3に示すように、絶縁層3上に、感光性のポリイミド系樹脂を塗布することによって樹脂層4L(厚さ30±1μm)を形成した。
次いで、ステッパを用いて、樹脂ポスト4に相当する領域をマスクM1で覆って樹脂層4Lを露光することによって(露光量:1000mJ/cm2)、樹脂ポスト母形4Mを形成した。
次いで、ステッパを用いて、樹脂ポスト4の上面43となる領域をマスクM2で覆って再び露光を行うことによって(露光量:500mJ/cm2)、段部42を形成した。
次いで、絶縁層3および樹脂ポスト4の上に、スパッタ法によりシード層5を形成した。
シード層5は、Crからなる密着層(厚さ30±15nm)上にCuからなる給電層(厚さ300±150nm)を有する2層構造とした。
次いで、感光性レジストを、導電層6、導電部63、61を形成するべき位置を除く領域のシード層5に、電解メッキ法によって、導電層6、導電部63、61を形成した。これらの厚さは15±1μmとした。
次いで、第2導電部61(直径300±5μm)を除く領域に封止樹脂層7(厚さ15±1μm)を形成した。
次いで、はんだペースト印刷法によって、鉛を含まないはんだペーストを第2導電部61上に載せ、リフロー処理(処理温度260℃)で溶融させ、はんだバンプ8とし、半導体装置10を得た。
(実施例2)
図1に示す半導体装置10を次のようにして製造した。
1.3mm×2mmの半導体チップを有する8インチの導電性基板1に、スクリーン印刷法によりポリイミド系樹脂を塗布することによって絶縁層3(厚さ15±1μm)を形成した。
図3に示すように、絶縁層3上に、感光性のポリイミド系樹脂を塗布することによって樹脂層4L(厚さ50±1μm)を形成した。
次いで、ステッパを用いて、樹脂ポスト4に相当する領域をマスクM1で覆って樹脂層4Lを露光することによって(露光量:2000mJ/cm2)、樹脂ポスト母形4Mを形成した。
次いで、ステッパを用いて、樹脂ポスト4の上面43となる領域をマスクM2で覆って再び露光を行うことによって(露光量:1000mJ/cm2)、段部42を形成した。
次いで、絶縁層3および樹脂ポスト4の上に、スパッタ法によりシード層5を形成した。
シード層5は、TiWからなる密着層(厚さ50±15nm)上にCuからなる給電層(厚さ300±150nm)を有する2層構造とした。
次いで、感光性レジストを、導電層6、導電部63、61を形成するべき位置を除く領域のシード層5に、電解メッキ法によって、導電層6、導電部63、61を形成した。これらの厚さは15±1μmとした。
次いで、第2導電部61(直径250±5μm)を除く領域に封止樹脂層7(厚さ15±1μm)を形成した。
次いで、はんだボール搭載法によって、共晶タイプのはんだペーストを第2導電部61上に載せ、リフロー処理(処理温度260℃)で溶融させ、はんだバンプ8とし、半導体装置10を得た。
図1に示す半導体装置10を次のようにして製造した。
1.3mm×2mmの半導体チップを有する8インチの導電性基板1に、スクリーン印刷法によりポリイミド系樹脂を塗布することによって絶縁層3(厚さ15±1μm)を形成した。
図3に示すように、絶縁層3上に、感光性のポリイミド系樹脂を塗布することによって樹脂層4L(厚さ50±1μm)を形成した。
次いで、ステッパを用いて、樹脂ポスト4に相当する領域をマスクM1で覆って樹脂層4Lを露光することによって(露光量:2000mJ/cm2)、樹脂ポスト母形4Mを形成した。
次いで、ステッパを用いて、樹脂ポスト4の上面43となる領域をマスクM2で覆って再び露光を行うことによって(露光量:1000mJ/cm2)、段部42を形成した。
次いで、絶縁層3および樹脂ポスト4の上に、スパッタ法によりシード層5を形成した。
シード層5は、TiWからなる密着層(厚さ50±15nm)上にCuからなる給電層(厚さ300±150nm)を有する2層構造とした。
次いで、感光性レジストを、導電層6、導電部63、61を形成するべき位置を除く領域のシード層5に、電解メッキ法によって、導電層6、導電部63、61を形成した。これらの厚さは15±1μmとした。
次いで、第2導電部61(直径250±5μm)を除く領域に封止樹脂層7(厚さ15±1μm)を形成した。
次いで、はんだボール搭載法によって、共晶タイプのはんだペーストを第2導電部61上に載せ、リフロー処理(処理温度260℃)で溶融させ、はんだバンプ8とし、半導体装置10を得た。
実施例1および実施例2の半導体装置10(半導体チップ)を、はんだバンプを介して外部の回路基板に実装して、−40℃〜125℃のヒートサイクル耐性試験に供した。
比較のため、樹脂ポストに段部を形成しないこと以外は実施例1の半導体装置10と同様の構成の半導体装置を作成した(比較例)。比較例の半導体装置をヒートサイクル耐性試験に供した。
ヒートサイクル試験では、サンプルに−40℃〜125℃のヒートサイクルを負荷しながら、第2導電部とはんだバンプとの間の電気的接続を調べ、抵抗増大などの異常が発生した時点のヒートサイクル回数をヒートサイクル耐性として記録した。
試験結果を表1に示す。ヒートサイクル回数が1800回に達しても異常発生が見られなかった場合には、ヒートサイクル耐性を「1800<」とした。
なお、実施例および比較例の半導体装置を、外部の回路基板に実装していない状態でヒートサイクル試験に供したところ、ヒートサイクル回数が1800回に達しても異常発生は見られなかった。
比較のため、樹脂ポストに段部を形成しないこと以外は実施例1の半導体装置10と同様の構成の半導体装置を作成した(比較例)。比較例の半導体装置をヒートサイクル耐性試験に供した。
ヒートサイクル試験では、サンプルに−40℃〜125℃のヒートサイクルを負荷しながら、第2導電部とはんだバンプとの間の電気的接続を調べ、抵抗増大などの異常が発生した時点のヒートサイクル回数をヒートサイクル耐性として記録した。
試験結果を表1に示す。ヒートサイクル回数が1800回に達しても異常発生が見られなかった場合には、ヒートサイクル耐性を「1800<」とした。
なお、実施例および比較例の半導体装置を、外部の回路基板に実装していない状態でヒートサイクル試験に供したところ、ヒートサイクル回数が1800回に達しても異常発生は見られなかった。
表1の結果より、実施例1、2の半導体装置10は、実装した状態における耐久性に優れていることがわかる。
本発明の半導体装置は、外部の回路基板などに実装したときの電気的接続の信頼性が高いため、各種フレキシブルプリント基板(Flexible Printed Circit)などの回路基板に歩留まりよく実装できる。
このため、本発明の半導体装置は、例えばPDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ、光送受信機器などのように、半導体装置が実装された回路基板を備えた各種電子機器に有利に適用できる。
このため、本発明の半導体装置は、例えばPDA(Personal Digital Assistants)、携帯電話機、パーソナルコンピュータ、光送受信機器などのように、半導体装置が実装された回路基板を備えた各種電子機器に有利に適用できる。
1…導電性基板、2…電極、3…絶縁層、4…樹脂ポスト(突起状部材)、41…側面、42…段部、43…上面、6…導電層、61…第2導電部、63…第1導電部。
Claims (7)
- 導電性基板と、
前記導電性基板の一面を被覆する絶縁層と、
前記導電性基板の一面と導通可能に設けられた第1導電部と、
前記絶縁層上に隆起した樹脂製の突起状部材と、
該突起状部材の上面に設けられた第2導電部と、
前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備えた半導体装置であって、
前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成されていることを特徴とする半導体装置。 - 前記段部は、前記突起状部材を周回する環状に形成されていることを特徴とする請求項1記載の半導体装置。
- 前記段部の棚部には、前記突起状部材の周方向に沿う溝が形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記導電層は、前記第1および第2導電部と同じ材料からなり、該第1および第2導電部に一体化されていることを特徴とする請求項1〜3のうちいずれか1項に記載の半導体装置。
- 導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第1導電部と、前記絶縁層上に隆起した樹脂製の突起状部材と、該突起状部材の上面に設けられた第2導電部と、前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備え、前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成された半導体装置を製造する方法であって、
前記突起状部材の側面に該突起状部材の周方向にわたって段部を形成する工程Aと、
前記導電層、第1および第2導電部を一体に形成する工程Bと、
を含むことを特徴とする半導体装置の製造方法。 - 前記工程Bにおいて、前記導電層、第1および第2導電部を、同じ材料で形成することを特徴とする請求項5に記載の半導体装置の製造方法。
- 導電性基板と、前記導電性基板の一面を被覆する絶縁層と、前記導電性基板の一面と導通可能に設けられた第1導電部と、前記絶縁層上に隆起した樹脂製の突起状部材と、該突起状部材の上面に設けられた第2導電部と、前記第1導電部および第2導電部に接続され、前記突起状部材の側面をほぼ全面にわたって被覆する導電層とを備え、前記突起状部材の側面には、該突起状部材の周方向にわたって段部が形成されている半導体装置を備えていることを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153147A JP2005340255A (ja) | 2004-05-24 | 2004-05-24 | 半導体装置およびその製造方法ならびに電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004153147A JP2005340255A (ja) | 2004-05-24 | 2004-05-24 | 半導体装置およびその製造方法ならびに電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005340255A true JP2005340255A (ja) | 2005-12-08 |
Family
ID=35493514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004153147A Withdrawn JP2005340255A (ja) | 2004-05-24 | 2004-05-24 | 半導体装置およびその製造方法ならびに電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005340255A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2007317857A (ja) * | 2006-05-25 | 2007-12-06 | Fujikura Ltd | 半導体装置及びその製造方法 |
JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
-
2004
- 2004-05-24 JP JP2004153147A patent/JP2005340255A/ja not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006351873A (ja) * | 2005-06-16 | 2006-12-28 | Seiko Epson Corp | 半導体装置の製造方法 |
JP4595694B2 (ja) * | 2005-06-16 | 2010-12-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2007317857A (ja) * | 2006-05-25 | 2007-12-06 | Fujikura Ltd | 半導体装置及びその製造方法 |
JP2009038057A (ja) * | 2007-07-31 | 2009-02-19 | Panasonic Corp | 導電性バンプとその製造方法および電子部品実装構造体 |
US9748115B2 (en) | 2014-11-25 | 2017-08-29 | Seiko Epson Corporation | Electronic component and method for producing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338891B2 (en) | Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof | |
JP4895054B2 (ja) | 電子部品の実装方法 | |
JP4568337B2 (ja) | 集積半導体装置 | |
TW201143002A (en) | Semiconductor structure and method of forming semiconductor device | |
US20030071331A1 (en) | Semiconductor device and structure for mounting the same | |
TW200832641A (en) | Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof | |
KR20080072542A (ko) | 반도체 패키지 기판 | |
JP2009194113A (ja) | 集積半導体装置 | |
JP2007242782A (ja) | 半導体装置及び電子装置 | |
JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
JP4494249B2 (ja) | 半導体装置 | |
JP4513973B2 (ja) | 半導体装置の製造方法 | |
JP2021125565A (ja) | 配線基板及び配線基板の製造方法 | |
JP2005340255A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP2006278417A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3671999B2 (ja) | 半導体装置およびその製造方法ならびに半導体実装装置 | |
CN111613586B (zh) | 电子装置及电子装置的制造方法 | |
JP2005183868A (ja) | 半導体装置およびその実装構造 | |
JP2010157544A (ja) | 半導体装置及びその製造方法、並びに電子機器 | |
JP2009135345A (ja) | 半導体装置及びその製造方法 | |
JP2001118959A (ja) | 接続端子及びそれを用いた半導体装置 | |
JP2006093290A (ja) | 半導体装置およびその製造方法ならびに電子機器 | |
JP2006202882A (ja) | 半導体装置およびその製造方法 | |
JP4741201B2 (ja) | 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法 | |
JP4938346B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070807 |