CN115440596A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN115440596A
CN115440596A CN202210067037.0A CN202210067037A CN115440596A CN 115440596 A CN115440596 A CN 115440596A CN 202210067037 A CN202210067037 A CN 202210067037A CN 115440596 A CN115440596 A CN 115440596A
Authority
CN
China
Prior art keywords
circuit substrate
external terminal
external
maximum height
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210067037.0A
Other languages
English (en)
Inventor
叶庭聿
陈庆和
丁国强
陈伟铭
许家豪
黄冠育
许书嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN115440596A publication Critical patent/CN115440596A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68313—Auxiliary support including a cavity for storing a finished device, e.g. IC package, or a partly finished device, e.g. die, during manufacturing or mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68354—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support diced chips prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68372—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to support a device or wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

提供一种半导体结构及其制造方法。所述方法包括以下步骤。将多个导电球放置在电路衬底上方，其中每个导电球放置在多个接触垫中的任一者的接触面积上，而接触面积被经图案化的掩模层以可触及的方式显露出来。回焊导电球以形成连接到电路衬底的接触垫的具有不同的高度的多个外部端子，其中形成在电路衬底的第一区中的外部端子的第一外部端子和形成在电路衬底的第二区中的外部端子的第二外部端子是非共面的。

Description

半导体结构及其制造方法
技术领域
本发明的实施例是涉及一种半导体结构及其制造方法，特别是涉及一种具有不同的高度的多个外部端子的半导体结构及其制造方法。
背景技术
近年来，由于例如晶体管、二极管、电阻器、电容等的各种电子构件在集成度不断改进的情况下，半导体业经历了快速增长。在大多数的情况下，集成度的这类改进来自于不断缩减最小特征尺寸，这允许将更多构件整合到给定区域中。这些更小的电子构件还需要比以前的封装占用更少的面积的更小的封装。因此，已经开始开发新的封装技术。举例来说，一些封装依靠焊料凸块来提供电气连接，而封装中构成内连线的不同层具有不同的热膨胀系数(coefficients of thermal expansion，CTE)，由这种差异使得在接头区域衍生出相对较大的应力表现，而这导致了分层(delamination)及/或冷焊(cold joint)的风险。这些相对较新的半导体封装的封装技术类型面临了制造挑战。
发明内容
根据一些实施例，一种半导体结构的制造方法至少包括以下步骤。将多个导电球放置在电路衬底上方，其中所述导电球中的每一个放置在多个接触垫中的任一个的接触面积上，所述接触面积被经图案化的掩模层以可触及的方式显露出来。回焊所述导电球以形成连接到所述电路衬底的所述接触垫的具有不同的高度的多个外部端子，其中形成在所述电路衬底的第一区中的所述外部端子的第一外部端子和形成在所述电路衬底的第二区中的所述的外部端子的第二外部端子是非共面的。
根据一些实施例，一种半导体结构的制造方法至少包括以下步骤。获得关系式，所述关系式是随后形成在电路衬底上方的经图案化的掩模层上的多个外部端子的临界尺寸与距离中性点之间的关系，其中所述距离中性点是所述外部端子到所述电路衬底的中心的距离。基于所述关系式，在所述电路衬底上形成具有多个开口的所述经图案化的掩模层。执行植球工艺以将多个导电球放置在所述经图案化的掩模层上，其中所述导电球中的每一个被放置于所述开口中的任一个中。对所述导电球执行回焊工艺以形成耦合到所述电路衬底的所述外部端子，其中所述外部端子的高度不均。
根据一些实施例，提供包括电路衬底、阻焊层和多个外部端子的半导体结构。电路衬底包括多个接触垫，阻焊层设置在所述电路衬底上并部分覆盖所述接触垫，外部端子设置在所述阻焊层上并延伸穿过所述阻焊层以与所述接触垫接触。所述外部端子的第一外部端子的第一最大高度大于所述外部端子的第二外部端子的第二最大高度，以及所述第一外部端子和在所述第一外部端子下面的所述接触垫中的相应的一个之间的第一界面小于所述第二外部端子和在所述第二外部端子下面的所述接触垫中的相应的另一个之间的第二界面。
附图说明
结合附图阅读以下详细说明，会最好地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。
图1是根据一些实施例的电路衬底的部分的剖视图。
图2-9是根据一些实施例形成不同高度的外部端子在电路衬底之上的各种阶段的示意性剖视图。
图10是根据一些实施例形成具有不同的开口的经图案化的掩模层在电路衬底上的示意性俯视图。
图11-15是根据一些实施例形成外部端子的各种阶段的示意性剖视图。
图16-19是根据一些实施例形成外部端子的各种阶段的示意性剖视图。
图20是根据一些实施例形成外部端子在电路衬底之上的示意性俯视及剖视图。
图21-23是根据一些实施例形成具有不同高度的外部端子在电路衬底之上的各种阶段的示意性剖视图。
图24是根据一些实施例形成具有不同尺寸的外部端子在电路衬底上的示意性俯视图。
图25-26是根据一些实施例封装结构在加热之前和之后的示意性剖视图。
图27是根据一些实施例包括安装在电路板上的封装结构的半导体结构的示意性剖视图。
图28-29是根据一些实施例封装结构在加热之前和之后的示意性剖视图。
图30是根据一些实施例包括安装在电路板上的封装结构的半导体结构的示意性剖视图。
图31是根据一些实施例的半导体结构的制造方法的流程图。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本公开。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，及也可包括其中第一特征与第二特征之间可形成有附加特征从而使得所述第一特征与所述第二特征可不直接接触的实施例。另外，本公开可能在各种实例中重复使用参照编号和/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身指示所论述的各种实施例和/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...之下(beneath)”、“在...下方(below)”、“下部的(lower)”、“在...上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所使用的空间相对性描述语可同样相应地进行解释。
本揭露也可包括其他特征及工艺。举例来说，可包括测试结构以辅助3D封装或3DIC设备的验证测试。举例来说，测试结构可以包括形成在重布线层中或基板上的测试垫，测试垫可以用来测试3D封装或3DIC，使用探针及/或探针卡等。验证测试可以在中间结构以及最终结构上进行。另外，本文中所揭露的结构及方法可以与结合了已知良好管芯的中间验证的测试方法合并使用，以提高良率并降低成本。
图1是根据一些实施例的电路衬底的部分的剖视图。参照图1，提供了电路衬底100A。在一些实施例中，电路衬底100A包括核心层CL以及设置在核心层CL的相对两侧上的增层(BL1、BL2)。在一些实施例中，电路衬底100A被称为封装衬底。举例来说，核心层CL包括核心介电层102、核心导电层(104A、104B)以及镀穿孔TH。应注意的是，绘示的电路衬底仅为示例，根据其他实施例，电路衬底可以为无核心衬底(例如省略核心层)。
核心介电层102可包括预浸料、味之素增补膜(Ajinomoto Buildup Film，ABF)、背胶铜箔(resin coated copper foil，RCC)、聚酰亚胺、感光性介电质(photo-imagedielectric，PID)、陶瓷核心、玻璃核心、模制化合物、其组合或其他合适的一或多种介电材料。核心导电层(104A、104B)可分别形成在核心介电层102的相对两侧上。举例来说，核心导电层(104A、104B)的材料包括铜、金、钨、铝、银、金、其组合或其类似物。镀穿孔TH可设置在核心介电层102中并穿透核心介电层102以在核心导电层(104A、104B)之间提供电气连接。镀穿孔TH可填充一或多种导电材料。作为另一种选择，镀穿孔TH可衬有导电材料并填充有绝缘材料(未示出)。
继续参照图1，增层(BL1、BL2)可分别形成在核心层CL的核心导电层(104A、104B)之上。在一些实施例中，每个增层(BL1、BL2)包括交替地堆叠在核心层CL之上的介电层(例如106A和106B)和导电图案(例如108A和108B)。虽然每个增层仅示出几层导电图案和介电层，应理解的是，介电层的数量和导电图案的数量可依据电路需求而进行调整。
在一些实施例中，介电层(106A、106B)由一或多种增层材料制成。举例来说，介电层(106A、106B)包括预浸料、聚酰亚胺、聚苯并恶唑(polybenzoxazole，PBO)、苯并环丁烯(benzocyclobutene，BCB)、氮化物(如氮化硅)、氧化物(如氧化硅)、磷硅玻璃(phosphosilicate glass，PSG)、硼硅玻璃(borosilicate glass，BSG)、掺硼磷硅玻璃(boron-doped phosphosilicate glass，BPSG)、其组合及/或其类似物。导电图案(108A、108B)可包括导电材料(例如铝、钛、铜、镍、钨及/或其合金)。在一些实施例中，导电图案(108A、108B)电性连接镀穿孔TH到核心导电层(104A、104B)。每一层的导电图案(108A、108B)可包括线、接垫、通孔等。在一些实施例中，导电图案(108A、108B)包括设置在镀穿孔TH的相对两侧上的堆叠通孔。但可有错位的通孔架构。
仍参照图1，在核心层CL的相对两侧之上的导电图案(108A、108B)可大致上为对称的。在一些实施例中，导电图案(108A、108B)的最外层具有不同的图案密度用以进一步的电性连接。举例来说，位于电路衬底100A的第一侧S1的导电图案108B的最外层具有较稀疏的图案密度用以在其上形成外部端子，位于电路衬底100A的第二侧S2的导电图案108A的最外层具有较密的图案密度用以在其上安装一或多个封装组件。在一些实施例中，导电图案108A的最外层包括用于耦合半导体组件(例如中介物、管芯、无源组件等)的导电垫。在一些实施例中，导电图案108B的最外层包括不同尺寸的导电垫，其中外部端子可安装在较大的接垫上，而一或多个无源组件可安装在较小的接垫上。安装和外部端子的细节将在后续的其他实施例中描述。
图2-9是根据一些实施例形成不同高度的外部端子在电路衬底之上的各种阶段的示意性剖视图，图10是根据一些实施例形成具有不同的开口的经图案化的掩模层在电路衬底上的示意性俯视图。参照图2，示出了包括形成在介电层106B上的导电图案108B的电路衬底100A。应注意的是，图2中所示的电路衬底100A是图1所示电路衬底100A的简化视图，因此，有关电路衬底100A的细节可在图1中所示实施例的相关讨论中找到。在一些实施例中，导电图案108B包括用于随后在其上形成的外部端子安装的接触垫(例如P1和P2)。在俯视图(未示出)中，接触垫P1可位于电路衬底100A的中央区，而接触垫P2在俯视图中可位于电路衬底100A的外围(或角落)区。作为另一种选择，接触垫P1可位于中心，而接触垫P2可位于角落。
参照图3，形成掩模层110A’在电路衬底100A的第一侧S1之上。在一些实施例中，包括导电图案108B的顶面和介电层106B的第一侧S1被视为电路衬底100A的主要表面。举例来说，通过例如涂布工艺、印刷工艺或其他合适的沉积工艺来将掩模层110A’形成于介电层106B上以覆盖导电图案108B的接触垫(例如P1和P2)。掩模层110A’可包括非导电材料，例如环氧树脂、聚合物、光刻胶或其类似物。掩模层110A’可由具有特征(例如出色的可靠度、低CTE、低收缩支撑、出色的耐热性、其组合等)的任何合适的绝缘材料制成。掩模层110A’可使用液态型(或膜型)的感光性阻焊剂形成。在随后形成的外部端子由焊料材料制成的一些实施例中，掩模层110A’被称为焊接屏蔽层或阻焊层。
参照图4-5，移除掩模层110A’的部分以形成经图案化的掩模层110A，所述经图案化的掩模层110A具有不同的开口尺寸的多个开口(例如111、112)。在一些实施例中，移除掩模层110A’的部分包括以下步骤。具有孔(例如521、522)的曝光掩模52可设置在掩模层110A’之上或直接在掩模层110A’上。在一些实施例中，曝光掩模52紧靠掩模层110A’。作为另一种选择，曝光掩模52位于掩模层110A’之上，而不与掩模层110A’直接接触。接下来，能量54(例如光源、辐射等)可通过曝光掩模52投影到掩模层110A’上。在一些实施例中，孔(521、522)用于将掩模层110A’的某些区域暴露于能量54，而在其他区域阻挡能量54。能量54的预定程度(或强度)可决定从掩模层110A’中去除的材料的量。
在一些实施例中，孔(例如521、522)与对应于导电图案108B的接触垫(例如P1、P2)的预定位置对齐。举例来说，孔(例如521、522)包括圆形俯视形状。尽管孔可包括其他俯视形状(例如卵形、矩形、多边形及/或其类似者)。在一些实施例中，孔(521、522)的宽度(或直径)小于相应的接触垫(P1、P2)的宽度(或直径)。举例来说，直接设置在接触垫P1上方的孔521的侧向尺寸AD1小于接触垫P1的侧向尺寸PD1。直接设置在接触垫P2上方的孔522的侧向尺寸AD2可小于接触垫P2的侧向尺寸PD2。接触垫的侧向尺寸可大致上相同也可不同，其取决于电路需求。在一些实施例中，孔(521、522)具有不同的尺寸并用于形成具有不同尺寸的经图案化的掩模层的开口。举例来说，孔521的侧向尺寸AD1和孔522的侧向尺寸AD2是不同的值。在一些实施例中，侧向尺寸AD1小于侧向尺寸AD2。作为另一种选择，侧向尺寸AD1大于侧向尺寸AD2。
继续参照图4-5，移除对应于曝光掩模52的孔(521、522)的掩模层110A’的部分以可触及的方式显露出相应的接触垫(P1、P2)的至少一部分。举例来说，使用曝光掩模52将掩模层110A’暴露于能量54之后，移除曝光掩模52，然后可对掩模层110A’进行显影工艺，从而形成具有开口(例如111和112)的经图案化的掩模层110A。根据一些实施例，依掩模层110A’的材料特性，随后可执行刻蚀工艺以在掩模层110A’中形成开口。在经图案化的掩模层110A是阻焊层的一些实施例中，开口(例如111、112)被称为阻焊剂开口(solder resistopening，SRO)。应当理解的是，图4-5所示形成经图案化的掩模层的开口的步骤只是示例，其他合适的工艺(例如雷射钻孔工艺或其类似者)可用于形成具有不同尺寸的开口。如稍后将在其他实施例中所描述般，个别的开口的尺寸可基于模拟结果来决定。
继续参照图5，对应于曝光掩模52的孔(521、522)的经图案化的掩模层110A的开口(111、112)有不同的尺寸。举例来说，接触垫P1的部分可被开口111暴露出来，因此开口111的侧向尺寸OD1小于接触垫P1的侧向尺寸PD1。类似地，开口112的侧向尺寸OD2小于接触垫P2的侧向尺寸PD2。在一些实施例中，开口111和112可以是不同的尺寸，接触垫P1和P2的接触面积可不同。开口尺寸与接触垫的接触面积成正比。在一些实施例中，侧向尺寸OD1小于侧向尺寸OD2。在此情况下，被开口111显露出来的接触垫P1的接触面积可小于被开口112显露出来的接触垫P2的接触面积。(OD1/PD1)的比例可小于(OD2/PD2)的比例。作为另一种选择，侧向尺寸OD1大于侧向尺寸OD2，因此接触垫P1的接触面积可大于接触垫P2的接触面积，(OD1/PD1)的比例可大于(OD2/PD2)的比例。
仍参照图5并进一步参照图10，根据一些实施例，图10示出了在电路衬底100A的不同区(例如Z1、Z2、Z3、Z4)中形成的经图案化的掩模层110A的开口的示意性俯视图。须说明的是，除了图10所示的这四个开口之外，还有其他的开口，但其他的开口并未示出。在一些实施例中，经图案化的掩模层110A的开口(例如111、111’、112’、112)的尺寸可从电路衬底100A的中央区(例如Z1)增加到电路衬底100A的外围区(例如Z4)。由于开口尺寸与接触垫的接触面积成正比，接触垫的接触面积可从中央区增加到外围区。举例来说，根据模拟结果(及/或封装样本的摩尔(Moiré)测量)，电路衬底100A依据翘曲/应力的程度不同而分为多个区。作为另一种选择，依据翘曲的特性，经图案化的掩模层的开口尺寸可从电路衬底的中央区减少到电路衬底的外围区。在此情况下，位于中央区的开口的侧向尺寸大于位于外围区的开口的侧向尺寸。但开口尺寸也可具有其他配置。
须注意的是，图10中所示的四个区(Z1、Z2、Z3、Z4)只是一个例子，区域分布可划分为更少的区域或四个以上的区域。还应注意，经图案化的掩模层110A可包括开口的其他尺寸及/或其他数量和密度。在一些实施例中，为确保在整个电路衬底的每个区域中形成期望的开口尺寸，使用至少一个参照标记90(或对准标记)。参照标记90的数量和形状可取决于工艺的需求，并不构成对本公开的限制。举例来说，在曝光机台(未示出)中执行对准，以在曝光工艺之前使用参照标记90对准电路衬底100A。
参照图6，预焊(pre-solder)材料62可形成在经图案化的掩模层110A的开口(例如111、112)内的接触垫(例如P1、P2)上。举例来说，预焊材料62由镀覆、印刷或任何合适的沉积工艺形成。预焊层36可包括合适的材料，其可被熔化并与随后放置的导电球结合在一起。在要安装焊球的一些实施例中，预焊材料62可包括锡、锡和铅的合金、锡和银的合金、锡和锌的合金、锡和铜的合金、锡的合金、银和铜及/或其类似物。作为另一种选择，省略预焊材料。
参照图7，可形成焊剂材料64在接触垫(例如P1、P2)之上。在一些实施例中，焊剂材料64被沉积为膏状以用于焊接。举例来说，焊剂材料64使用钢版或网版(未示出)印在经图案化的掩模层110A的开口(例如111、112)内。焊剂材料64可直接涂覆到预焊材料62上。尽管可使用其他合适的方法(例如点胶、转注或其类似者)来形成焊剂材料64。稍后将在其他实施例中描述形成焊剂材料64的细节。作为另一种选择，省略焊剂材料64。
参照图8，多个导电球66可以一对一的方式设置在接触垫(例如P1、P2)之上。举例来说，每个导电球66放在焊剂材料64的任一个上。导电球66可以是(或可包括)焊球，所述焊球包括导电焊料材料，例如锡、镍、金、银、铜和合金或其他合适的导电材料的组合。在一些实施例中，导电球66具有大致上均一的尺寸和形状。举例来说，具有大致上相同体积的导电球66被放置在接触垫之上(例如P1、P2)。在一些实施例中，导电球66的直径大致上相同，其中直径D0是通过球的最长直线线段。可以理解的是，由于形成工艺的变化，导电球66的尺寸可有些微差异。
在一些实施例中，各个导电球66具有在约207-217℃之间或约211-215℃之间的范围内的固相线温度(solidus temperature)。各个导电球66可具有在217-219℃之间的范围内(例如218℃)的液相线温度(liquidus temperature)。在一些实施例中，各个导电球66的密度在约7.4-7.5g/cm3的范围内。导电球66可具有高拉伸强度(tensile strength)和良好的伸长率(elongation)。举例来说，在室温下的各个导电球66的拉伸强度在约49-91MPa的范围内(例如在68-77MPa之间)，并且各个导电球66在室温下的伸长率在约37-61％(例如43-48％)的范围内。在一些实施例中，使用热机械分析仪(Thermomechanical Analysis)测量，各个导电球66的热膨胀系数(CTE)在约21-23ppm/℃(例如22ppm/℃)的范围内。在一些实施例中，各个导电球66在室温下的杨氏模量在约51-56Gpa(例如55Gpa)的范围内。但根据一些实施例，上述值以上/以下的范围仍是适用的。
在一些实施例中，使用植球工艺放置导电球66。举例来说，导电球66被植球设备(未示出)固持，接着被植球设备释放以放落到经图案化的掩模层110A的开口(如111、112)中。在后续的实施例中描述植球步骤的细节。然后，导电球66通过焊剂材料64贴合到下面的结构。举例来说，每个导电球66位在对应于任一个开口中的焊剂材料64上。但根据一些实施例，导电球66可用焊料膏代替。
参照图9，可回焊导电球66而形成外部端子120A(例如包括121和122)。举例来说，通过提高温度来对导电球66执行回焊工艺。在一些实施例中，回焊温度高至约207-220℃，因此导电球66被熔化。回焊工艺可在约235-255℃范围内的操作温度下进行，这取决于导电球66的材料含量。在回焊工艺期间，导电球66和下面的材料(例如焊剂材料64和预焊材料62)可组合在一起而形成外部端子120A。应当理解的是，在回焊工艺期间，热应用可导致翘曲结构，然而，结构的弯曲状况并未在图9中具体示出。与翘曲相关的细节将在后面伴随附图一起解释。
在回焊工艺之后，可让焊料材料冷却并固体化以形成所需的球形。在一些实施例中，在焊剂材料64的帮助下，导电球66与电路衬底100A的接触垫(例如P1、P2)接合。经图案化的掩模层110A的开口(例如111、112)中的每一个可由外部端子120A(例如包括121和122)的任一个来填充。举例来说，外部端子(例如121、122)与接触垫(例如P1、P2)电性耦合和物理性耦合。之后，可选择性地清洁焊剂材料的残留物，例如使用水或任何合适的清洁方法。
继续参照图9，外部端子120A可具有不同的高度。由于放置了相同体积的导电球66，外部端子120A的高度可被设计成与经图案化的掩模层110A的相应的开口(例如111、112)的尺寸成正比。开口尺寸越小，所形成的外部端子的高度越大。在一些实施例中，形成在开口111中并具有较小的侧向尺寸OD1的外部端子121具有最大高度H1，所述最大高度H1大于形成在开口112中并具有较大的侧向尺寸OD2的外部端子122的最大高度H2。在一些实施例中，由于导电球66具有大致上均一的尺寸，因此外部端子120A具有大致上均一的体积。接触垫的接触面积越大，在其上形成的外部端子的高度就越小。举例来说，经图案化的掩模层暴露出接触垫的接触面积越大，接触垫和外部端子之间的界面就越大。在一些实施例中，外部端子121和被开口111显露出来具有较小接触面积的接触垫P1之间的界面IF1小于外部端子122和被开口112显露出来具有较大接触面积的接触垫P2之间的界面IF2。
外部端子121的最大高度H1可以是最短距离，所述最短距离介于外部端子121的顶点所在的虚拟平面与外部端子121和接触垫P1的界面所在的虚拟平面之间。类似地，外部端子122的最大高度H2可以是最短距离，所述最短距离介于外部端子122的顶点所在的虚拟平面与外部端子122和接触垫P2的界面所在的虚拟平面之间。在一些实施例中，外部端子的高度越大，外部端子的剖面轮廓的曲率半径越小。举例来说，外部端子121的剖面轮廓的曲率半径小于外部端子122的剖面轮廓的曲率半径。
图11-15是根据一些实施例形成外部端子的各种阶段的示意性剖视图。图11-15所示的制造方法可对应于图7-9所示的步骤，并使用相似的附图标号来表示相似的组件。参照图11-12，多个电路衬底100A可放在托盘50上，然后可用钢版52将焊剂材料64印在电路衬底100A的开口内，所述钢版52可通过铰链54而与托盘50卡合。钢版52包括对应于各个电路衬底100A的开口(例如图7中的111、112)的多个开口52p，其中钢版52的开口尺寸可小于电路衬底100A的开口尺寸。在将钢版52设置于电路衬底100A上方之后，钢版52的每一个开口52p对应于各个电路衬底100A的开口中的任一个。须注意的是，电路衬底100A以简化的方式示出并可类似于在先前实施例中所描述的电路衬底100A。
可使用工具55(例如刷子、刀片、擦刷等)将焊剂材料64涂覆到钢版52上。举例来说，工具55可如箭头所示般来回刷过电路衬底100A，以在开口中刷上焊剂材料64。工具55的移动可手动或自动执行。在电路衬底100A上形成焊剂材料64之后，可移除钢版52，并可将放置在托盘50中的电路衬底100A转移到另一个托盘60以用于植球。随后，如箭头所示，可将包括多个开口61p的另一个钢版61放置在托盘60上方。
参照图13-15，可提供装在容器66C中的多个导电球66，然后可手动或自动地将容器66C中的导电球66放落(例如落下)到钢版61的开口61p中。举例来说，钢版61的开口61p中的每一个对应于各个电路衬底100A的开口中的任一个，因此导电球66可一对一地位于钢版61的开口61p中并贴合到焊剂材料64。在一些实施例中，过量的导电球66可从位在钢版61的一侧的孔61h排出。随后，可移除钢版61，如图14中的箭头所示。之后，附有导电球66的电路衬底100A可转移到另一个托盘70进行回焊。在回焊之后，外部端子120A形成在各个电路衬底100A上。可清洁各个电路衬底100A上的焊剂材料中的残留物。回焊步骤类似于图9中描述的步骤。
图16-19是根据一些实施例形成外部端子的各种阶段的示意性剖视图。图16-19中所示的制造方法可类似于图11-15中所示的制造方法，并使用相似的附图标号来表示相同的组件。参照图16，通过浸没工艺(dipping process)将焊剂材料64形成于在托盘70上的各个电路衬底100A的开口中。形成焊剂材料64的步骤可对应于图7中所示的步骤。举例来说，先将包括多个针81的浸没设备80浸入焊剂槽(未示出)中，以用焊剂材料64涂覆针81。在一些实施例中，具有相对较高的黏度的焊剂材料64以一定量保持附着于针81上，然后可将焊剂材料64转移到电路衬底100A上。此步骤可称为焊剂冲压(flux stamping)。
参照图17-18，提供放置在托盘72的多个凹槽72a上的多个导电球66。举例来说，导电球66中的每一个位于凹槽72a中的任一个。在一些实施例中，固持设备66H定位在托盘72上方，然后托盘72上的导电球66可由固持设备66H固持并设置在电路衬底100A上。举例来说，固持设备66H配备有真空系统(例如真空泵、控制器等)，从而托盘72上的导电球66可通过真空抽吸而被固持设备66H所固持。固持设备66H可包括其他合适的卡合机构以转移导电球66。
参照图19，在将导电球66放置在各个电路衬底100A的开口中之后，可执行回焊工艺以形成外部端子120A。在一些实施例中，自动执行上述步骤(例如焊剂浸没、焊剂冲压和植球)并在回焊工艺之前执行安装后检查工艺，以确保导电球66位于正确的位置。在回焊之后，焊剂材料的残留物可选择性地被清洗掉。回焊步骤类似于图9中所描述的步骤。
图20是根据一些实施例形成外部端子在电路衬底之上的示意性俯视及剖视图。须注意的是，除了外部端子121和122之外，还有其他外部端子120A形成在电路衬底100A之上，但为了更佳地理解本公开的概念，那些外部端子并未被示出。参照图20，外部端子120A的高度(例如H1、H2)可取决于电路衬底100A上各个外部端子的位置并可取决于不同产品的压力和应力程度。
在一些实施例中，形成在电路衬底100A上的外部端子120A的应力取决于各个的外部端子120A到电路衬底100A的中心C的距离。电路衬底100A的中心C可被视为应力中性点(stress neutral point)。举例来说，形成在电路衬底100A的中心C的外部端子具有最低的应力。外部端子122(或称为角落端子)到电路衬底100A的中心C的距离可以称为距离中性点(distance to neutral point，DNP)。形成在不同区域且具有不同DNP的外部端子120A可具有不同的应力程度。
在一些实施例中，外部端子122具有最高的应力而外部端子121(或称为中心端子)具有最低的应力。应了解的是，高应力可导致可靠度和良率的问题。对于具有大量应力的外部端子(例如形成在角落的外部端子122)来说，通过经图案化的掩模层的开口尺寸来调整外部端子和对应的接触垫之间的接触面积可减少可靠度和良率的问题。在一些实施例中，临界尺寸(critical dimension，CD)(例如开口尺寸的侧向尺寸或外部端子的临界尺寸)和距离中性点(DNP)之间的关系式表示为线性公式：(CD)＝α(DNP)β，其中α可以是正因子(例如大于0)且β可大于/小于或等于0。所述公式表示随着距离中性点(DNP)的增加，临界尺寸(CD)可增加。但可根据不同产品的模拟结果建立各种公式。由于使用具有大致上均一体积的导电球，形成在对应的开口中的各个外部端子的高度可基于所述公式来估算。如上所述，外部端子的高度被设计为与经图案化的掩模层的开口尺寸(CD)成正比。通过决定整个电路衬底100A的经图案化的掩模层110A的各个开口尺寸(或接触垫的接触面积)，可控制形成在各个的开口中的外部端子120A的高度，例如通过增加/减少所述外部端子的高度，增加/减少则取决于产品需求。因此，外部端子120A可提供改进的可靠度和电气效能。
应当理解的是，可在回焊工艺期间施加热量，这可导致所得结构的翘曲。举例来说，在形成外部端子之后，所得结构可与电路板接合(如图27或图30所示)，其中外部端子设置在电路板的接合垫上并直接耦合到电路板的接合垫。可对外部端子执行回焊工艺以接合到电路板，由于回焊工艺，接合结构可能出现翘曲。举例来说，在接合结构的不同区域中，电路衬底和电路板之间的距离可不同。如果外部端子的高度没有在接合之前先进行调整，外部端子的表面将会是非共面的并且不会与电路板的所有接合垫接触，这会导致连接缺陷(例如冷焊及/或桥接)和良率问题。就此而言，在接合或形成封装结构之前，可分析翘曲特性。基于模拟分析数据，经图案化的掩模层的开口尺寸可由翘曲特性来决定，并且填充经图案化的掩模层的开口的外部端子可具有预期的高度，以在接合之后提供改进的共面性及可靠度。因此，通过将外部端子配置成具有不同的高度，可有利地消除上述问题。通过其他实施例更详细地解释细节。
图21-23是根据一些实施例形成具有不同高度的外部端子在电路衬底之上的各种阶段的示意性剖视图，图24是根据一些实施例形成具有不同尺寸的外部端子在电路衬底上的示意性俯视图。除非另有说明，实施例中构件的材料和方法与在图1-10所示的实施例中以相似的附图标号表示的相似的构件的材料和方法基本相同。可在前面实施例的讨论中找到关于图21-24中所示的构件的形成工艺和材料的细节。
参照图21，经图案化的掩模层110B可形成在电路衬底100A的介电层106B上以部分覆盖导电图案108B。在一些实施例中，经图案化的掩模层110B的多个开口113可以可触及的方式暴露出导电图案108B的接触垫(例如P1’、P2’、P3’、P4’)的至少一部分。经图案化的掩模层110B的形成工艺和材料可类似于图3-5中所描述的经图案化的掩模层110A的形成工艺和材料，为简洁起见而不再重复详细描述。经图案化的掩模层110A和110B的区别包括经图案化的掩模层110B的多个开口113的尺寸(例如宽度或直径)是大致上相同的。举例来说，对应于接触垫P1’的开口113的侧向尺寸OD3与对应的接触垫P2’(或P3’、P4’)的开口113的侧向尺寸OD3为大致上相同的。以可触及的方式被开口113显露出来的接触垫(例如P1’-P4’)的接触面积可大致上相等。应理解的是，由于形成及/或对齐工艺的变化，开口113的尺寸可有些微的差异。
在一些实施例中，在形成具有相同尺寸的开口113的经图案化的掩模层110B之后，预焊材料62可选择性地形成在被开口113显露出来的各个接触垫(例如P1’-P4’)的接触面积中。在一些实施例中，焊剂材料64可选择性地形成在预焊材料62上。预焊材料62和焊剂材料64的材料和形成工艺可类似于图6-7中所描述的预焊材料62和焊剂材料64的材料和形成工艺，为简洁起见而不再重复详细描述。
参照图22，多个导电球(例如661、662、663、664)可设置在被经图案化的掩模层110B的开口113显露出来的接触垫(例如P1’-P4’)的接触面积上。举例来说，使用植球工艺来放置导电球(例如661-664)以贴合到在个别的开口113中的焊剂材料64。植球工艺可类似于图8中描述的工艺，因此为了简洁起见，不再重复详细描述。作为另一种选择，图8或22中的植球工艺可替换为其他合适的方法(例如点胶、印刷、镀覆等)以在开口中形成焊料材料。
在一些实施例中，导电球(例如661-664)的尺寸是不均一的。举例来说，导电球(例如661-664)的直径(例如D1-D4)是不同的，其中直径是通过个别的球的最长的直线线段。在一些实施例中，导电球(661、662、663、664)的直径(D1、D2、D3、D4)逐渐减小。换句话说，在导电球(661-664)中，设置在接触垫PD1’上的导电球661具有的最大直径D1，而设置在接触垫PD4’上的导电球664具有最小直径D4。在一些实施例中，在俯视图中，接触垫(P1’-P4’)从电路衬底100A的外围(或角落)区到电路衬底100A的中央区排列。作为另一种选择，接触垫(P1’-P4’)从中心到角落排列。尽管在特定的架构中导电球被示为四个不同大小的球，但在其他实施例中，取决于产品的要求，在任何架构中导电球可有的任何数值的尺寸。
参照图23，导电球(661-664)可回焊以形成外部端子120B(例如221-224)。外部端子120B(例如221-224)可电性耦合和机械性耦合到电路衬底100A的接触垫(例如P1’-P4’)。之后，可选择性地清洁焊剂材料的残留物，例如使用水或任何合适的清洁方式。所述工艺可类似于图9中所描述的工艺，因此为简洁起见，不再重复详细描述。须注意的是，在回焊工艺期间，热应用可导致结构的翘曲，但结构的弯曲情形并未在图23具体说明。与结构的翘曲相关的细节将在后面伴随附图一起解释。
在一些实施例中，经图案化的掩模层110B的开口113中的每一个可由外部端子120B中的任一个填充。如图23所示，外部端子120B具有不同的高度，其中个别的外部端子的高度是最短距离，所述最短距离介于外部端子的顶点所在的虚拟平面以及外部端子和下面的接触垫的界面所在的虚拟平面之间。在回焊工艺之前，外部端子120B的高度可对应于导电球的直径。因此，通过改变每个导电球的体积，可在电路衬底100A上形成不同高度的外部端子120B。
在一些实施例中，形成在接触垫P2’上的外部端子222的最大高度H2’可大致上小于形成在外部端子222旁边的外部端子221的最大高度H1’。形成在接触垫P3’上的外部端子223的最大高度H3’可大致上大于形成在外部端子223旁边的外部端子224的最大高度H4’。在一些实施例中，在外部端子120B中，形成在接触垫P1’上的外部端子221具有最大的最大高度H1’，而形成在接触垫P4’上的外部端子224具有最小的最大高度H1’。在一些实施例中，外部端子的高度越大，则外部端子的剖面轮廓的曲率半径可越小。在一些实施例中，外部端子120的剖面轮廓的曲率半径从中心到角落逐渐减小。举例来说，外部端子221的剖面轮廓的曲率半径小于外部端子224的剖面轮廓的曲率半径。
继续参照图23并进一步参照图24，图23是根据一些实施例沿图24的线I-I’截取的剖视图。举例来说，在植球工艺期间，当具有不同的体积的导电球(例如661-664)落入到具有相同尺寸的开口113中，各个外部端子(例如221、222、223、224)的所得的直径(例如D1’、D2’、D3’、D4’)会因此为不同的。所得的直径(例如D1’、D2’、D3’、D4’)可以是通过各个外部端子(例如221、222、223、224)的最长的直线线段。在回焊工艺之后的外部端子120B的所得的直径可对应于在回焊工艺之前的导电球的直径。在一些实施例中，外部端子120B的所得的直径从外围区到中央区逐渐减小。举例来说，位于电路衬底100A的外围区的外部端子221具有所得的直径D1’，所述所得的直径D1’大于位于电路衬底100A的中央区的外部端子224的所得的直径D4’。
可以理解的是，在其他实施例中，可采用应用在上述例子中的经图案化的掩模层的不同开口尺寸的设计规则来形成具有不同高度的外部端子。在形成于电路衬底上的外部端子将与电路板接合的一些实施例中，外部端子设计为具有不同的高度，因此所有外部端子都与电路板电性和物理性连接。因此，避免了连接缺陷(例如冷焊及/或桥接)并可改进所得结构的共面性。
图25-26是根据一些实施例封装结构在加热之前和之后的示意性剖视图，图27是根据一些实施例包括安装在电路板上的封装结构的半导体结构的示意性剖视图。在各种视图和说明性实施例中，相似的附图标号用于表示相同的组件。须注意的是，于此所示的电路衬底100A是以简化的方式呈现并可类似于图1中所描述的电路衬底100A。
参照图25，提供了封装结构12A。举例来说，封装结构12A在第一温度下具有凸型翘曲(例如在25℃左右的室温或约25℃至约50℃)。翘曲可由封装结构12A中不同材料之间的热膨胀系数(CTE)的差异所引起的。在通篇的描述中，当封装结构放置成外部端子朝下时，翘曲导致封装结构的边缘低于封装结构的中心，翘曲被称为具有凸型翘曲(例如在剖面中呈哭脸轮廓)。相对地，如果封装结构的边缘高于封装结构的中心，翘曲则称为具有凹型翘曲(例如在剖面中呈笑脸轮廓)。须注意的是，在其他实施例中，封装结构可呈现复杂的翘曲而非简单的凸型或简单的凹型翘曲。
在一些实施例中，封装结构12A包括第一封装组件1000和设置在第一封装组件1000上并电性耦接至第一封装组件1000的第二封装组件2000。在一些实施例中，底胶UF1设置于第一封装组件1000和第二封装组件2000之间以填充间隙并覆盖两者之间的连接用以作为保护。在一些实施例中，底胶UF1延伸以覆盖第二封装组件2000的侧壁中的至少一部分。应注意的是，这里的示例仅用于说明目的，其他实施例可使用更少或额外的构件。在一些实施例中，第二封装组件2000是晶片封装上覆芯片或任何合适类型的半导体封装。举例来说，第二封装组件2000可通过将至少一个集成电路(integrated circuit，IC)管芯510接合至中介物520而形成。其他合适的组件可根据给定的应用适当地配置。
在一些实施例中，各个IC管芯510包括有源装置及/或无源组件(例如晶体管、二极管、电容、电阻器等)，其可形成在IC管芯的半导体衬底(未示出)的前侧表面中及/或上。举例来说，各个IC管芯510具有单一功能(例如逻辑装置、内存管芯等)或可具有多种功能(例如系统芯片)。举例来说，IC管芯510中的任一个是处理器管芯(例如中央处理单元(centralprocessing unit，CPU)、图形处理单元(graphics processing unit，GPU)、专用集成电路(application-specific integrated circuit，ASIC)等)，IC管芯510中的另一个是内存管芯(例如动态随机存取内存(dynamic random access memory，DRAM)管芯、静态随机存取内存(static random access memory，SRAM)管芯、高带宽内存(high bandwidth memory，HBM)管芯等)。IC管芯510可包括用于将处理器管芯耦合到内存管芯的接口管芯。各个IC管芯510可以是或可包括管芯叠层，所述叠层包括至少两个接合的IC构件。举例来说，通过在管芯叠层的一个或多个IC构件中形成衬底通孔(through substrate via，TSV)，从而可对管芯叠层进行外部连接。管芯叠层的接合工艺可涉及混合接合、熔融接合、介电质接合、金属接合或任何合适的工艺。
各个IC管芯510可通过管芯连接件512电性耦合和物理性耦合到中介物520。管芯连接件512可由导电材料(例如焊料、铜、铝、金、镍、银、钯、锡、合金及/或其类似物)形成。管芯连接件512可以是或可包括金属柱、受控塌陷芯片连接(controlled collapse chipconnection，C4)凸块、微凸块、化学镀镍钯浸金(electroless nickel-electrolesspalladium-immersion gold，ENEPIG)所形成的凸块及/或其类似物。举例来说，各个IC管芯510利用取放工艺而设置在中介物520上。随后，管芯连接件512可在中介物520和各个IC管芯510上的相应的连接器之间形成接头并可将中介物520电性连接到各个IC管芯510。在一些实施例中，在耦合管芯连接件512到中介物520之后，形成底胶UF2在IC管芯510和中介物520之间，以至少围绕管芯连接件512用于保护。作为另一种选择，省略底胶UF2。
在一些实施例中，形成绝缘包封体530在中介物520上以包封IC管芯510(以及一些实施例中的底胶UF2)。绝缘包封体530可以是或可包括模制化合物、模制底胶、环氧树脂及/或其类似物，并可由模塑工艺或任何合适的技术制作。在一些实施例中，通过化学机械研磨(chemical-mechanical polishing CMP)、研磨、刻蚀及/或其类似者将绝缘包封体530减薄至暴露出IC管芯510的顶面。举例来说，绝缘包封体530的顶面和IC管芯510的后表面大致上齐平。作为另一种选择，省略减薄工艺并且IC管芯510的后表面被绝缘包封体530覆盖。
继续参照图25，中介物520可包括半导体衬底522、包括金属线和通孔且形成半导体衬底522的面向IC管芯510的半导体衬底522的一侧上的内连线结构524、穿透半导体衬底522并连接内连线结构524的导电穿孔526、以及通过导电垫527连接到导电穿孔526的导电连接件528。作为另一种选择，内连线结构524形成在半导体衬底522的面向第一封装组件1000的一侧上，或可形成在半导体衬底522的相对两侧上。中介物520可选择性地不含有源装置及/或无源装置。
中介物520的导电连接件528可电性和物理性耦合到在电路衬底100A的第二侧S2的导电图案108A，并可包括或可以是焊球、金属柱、C4凸块、微凸块、ENEPIG所形成的凸块及/或其类似物。各个导电连接件528可具有大于IC管芯510的管芯连接件512的尺寸。相邻的导电连接件528之间的间距可大于相邻的管芯连接件512之间的间距。导电连接件528可由镀覆、蒸镀、印刷、焊料转移、植球及/或其类似者来形成。可对导电连接件528执行回焊工艺以在第二封装组件2000和第一封装组件1000之间形成导电接点。
在一些实施例中，晶片的中介物520和绝缘包封体530由单体化工艺分割以将结构分成多个和第二封装组件2000，其中中介物520的外侧壁可具有与绝缘包封体530的外侧壁大致上相同的宽度。举例来说，在单体化之后的第二封装组件2000可有边缘2000e，所述边缘2000e由中介物520和绝缘包封体530的连续的外侧壁所形成。在回焊工艺期间施加热量可导致第二封装组件2000的翘曲。举例来说，第二封装组件2000翘曲成边缘2000e呈向下弯曲，其中第二封装组件2000的中央区高于第二封装组件2000的外围区。作为另一种选择，第二封装组件2000可有中央区低于外围区的凹型翘曲，或可有复杂的翘曲而非简单的凸型/凹型翘曲。
继续参照图25，类似于第二封装组件2000，第一封装组件1000可翘曲成边缘1000e呈向下弯曲。第一封装组件1000可类似于图9或图23中所示的所得结构。举例来说，第一封装组件1000包括电路衬底100A、形成在电路衬底100A的第一侧S1上的经图案化的掩模层110、以及形成在经图案化的掩模层110的开口中以连接到电路衬底100A的外部端子120。经图案化的掩模层110可类似于图9中所述的经图案化的掩模层110A。作为另一种选择，经图案化的掩模层110可类似于图23中描述的经图案化的掩模层110B，经图案化的掩模层110的细节在此不再赘述。
在一些实施例中，经图案化的掩模层110’可选择性地形成在电路衬底100A的第二侧S2上，其中经图案化的掩模层110’以虚线表示以表示它可(或可不)存在。经图案化的掩模层110’可包括以可触及的方式显露出来导电图案108A的至少一部分的开口，用以使中介物520的导电连接件528安装在其上。经图案化的掩模层110’的开口可具有不均一的尺寸，其中开口尺寸的设计规则可类似于图5中所描述的经图案化的掩模层110A的设计规则。作为另一种选择，经图案化的掩模层110’的开口可具有大致上均一的尺寸，其中开口尺寸的设计规则可类似于图21中所描述的经图案化的掩模层110B的设计规则。
形成在经图案化的掩模层110上并具有不同的高度的外部端子120(例如包括1201、1202)可类似于图9中所描述的外部端子120A或可类似于图23中所描述的外部端子120B。在一些实施例中，外部端子120被称为球栅阵列(ball grid array，BGA)球或焊球。在一些实施例中，通过改变经图案化的掩模层110的开口尺寸来调整外部端子120的高度。举例来说，形成在电路衬底100A的中央区的开口1101中的外部端子1201具有最大高度1201H，并且形成在电路衬底100A的角落区的开口1102中的外部端子1202具有最大高度1202H。开口1101的侧向尺寸OD1’可大致上小于开口1102的侧向尺寸OD2’。在这种情况下，当安装具有均一体积的导电球到电路衬底100A上以形成外部端子120时，位于中心的外部端子1201的最大高度1201H可大于位于角落的外部端子1202的最大高度1202H。在一些实施例中，外部端子1201的剖面轮廓的曲率半径小于外部端子1202的剖面轮廓的曲率半径。如前所述，根据一些实施例，通过在植球工艺期间改变导电球的尺寸，可在电路衬底100A上形成具有不同高度的外部端子120。
在一些实施例中，即使形成具有经调整的高度的外部端子120，这些外部端子120的主要表面也可具有非共面性。举例来说，第一封装组件1000包括外部端子120的最高点和最低点之间的差值F1。差值F1可以是外部端子1201的端点1201P所在的虚拟平面以及外部端子1202的端点1202P所在的虚拟平面之间的最短距离。当封装结构12A安装到电路板上时(如图27所示)，过大的差值F1显然会导致连接缺陷(例如冷焊及/或桥接)。举例来说，对于封装结构12A安装到电路板上来说，差值F1应减小到小于规定允许的非共面性(specifiedallowable non-coplanarity)。据观察，通过将外部端子120配置为经调整的高度，差值F1被有利地控制并可减少由于接合导致的制造缺陷。举例来说，在室温(例如约25℃)下，封装结构12A的差值F1被控制在小于10mil(例如约254μm)。虽然此差值可依据不同的产品需求而有所不同。差值F1越小，所形成的结合结构的可靠度越大。
参照图26并继续参照图25，封装结构12B类似于图25中所示的封装结构12A，除了封装结构12B具有边缘(1000e和2000e)向上弯曲的凹型翘曲。举例来说，当施加热源(未示出)时，封装结构12A可从第一温度(例如室温或大约25℃-50℃)被加热到第二温度(例如高温，或大约200℃-250℃或更高的温度)，这可导致形成封装结构12B的翘曲。封装结构12A的翘曲特性可在加热过程中改变。在一些实施例中，封装结构12B在相对于封装结构12A的翘曲的相反方向上翘曲。应了解的是，翘曲程度和特性可取决于封装结构中的材料和构件，以上示例仅供说明之用。
在一些实施例中，热量的应用不仅会改变封装结构12A的翘曲特性，还会改变封装结构12B的翘曲量。与在低温下的封装结构12A相比，封装结构12B的翘曲量更大。举例来说，封装结构12B的差值F1’形成在外部端子120的最高点(例如在角落的外部端子1202的端点1202P)及最低点(例如在中心的外部端子1201的端点1201P)之间。在一些实施例中，经受高温的封装结构12B的差值F1’大致上大于在室温下的封装结构12A的差值F1。在差值F1’超出规定允许的非共面性的一些实例中，在随后的工艺中可能会出现问题(例如制造缺陷)，因此需要改进电路衬底上的外部端子的配置以优化可靠度。
在一些实施例中，计算系统(未示出)用于决定个别的外部端子的最佳高度，以满足各种温度条件下的共面性要求。举例来说，计算系统被配置为执行分析参数(例如封装结构中材料的特性、三维空间中每个点的应力分布等)的步骤、计算(及/或模拟)封装结构在各种温度条件下的翘曲轮廓、以及其他合适的一或多个步骤。可在封闭循环工艺中重复这些步骤，直到模拟结果(及/或模型)已实现降低所需的非共面性。计算系统可配置为决定经图案化的掩模层的开口尺寸，如图5中所述，或可用于依据模拟结果决定各种导电球的所需体积，如图22中所述。然后，基于由计算系统产生的所提供的设计来制造封装结构。因此，封装结构包括具有优化后的高度的外部端子，并且通过配置具有优化后的高度的各个外部端子，在室温下的差值F1和在升高的温度下的差值F1’小于规定允许的非共面性。
参照图27并继续参照图25-26，提供了包括安装在电路板14上的封装结构12A的半导体结构10。电路板14可以是或可包括印刷电路板(printed circuit board，PCB)、母板、系统板及/或其类似物。举例来说，外部端子120设置在电路板14的接合垫142上，然后经受回焊工艺以形成导电接点120A’以将封装结构12A电性耦合到电路板14。在一些实施例中，在回焊工艺期间，封装结构12A的外部端子120可从室温加热到外部端子120的熔点温度或高于所述熔点温度。
在一些实施例中，加热可导致封装结构12A的翘曲转变成边缘(1000e和2000e)向上弯曲的封装结构12B。可理解的是，封装结构12A和电路板14之间的高度差(standoff)可因翘曲而有所不同。可在接合封装结构12A到电路板14之前，通过计算系统来分析翘曲特性。可通过分析翘曲轮廓来计算接合表面的不同区域中封装结构12A和电路板14之间的高度差。因此，用于接合封装结构12A到电路板14的具有优化后的高度的外部端子可根据所估计的高度差进行配置。通过控制外部端子120的高度，可将封装结构12A和电路板14之间的高度差的变化最小化。
在一些实施例中，减少高度差的变化的机制应用于制作经图案化的掩模层的开口，所述开口在电路衬底100A内的不同区域中具有经估算的尺寸。在其他实施例中，减少高度差的变化的机制应用于在回焊工艺之前导电球的放置工艺，所述导电球在电路衬底100A内的不同区域中具有经估算的尺寸。具有优化后的高度的每个外部端子120可在回焊工艺期间与电路板14的接合垫142的任一者保持接触，而在冷却之后，外部端子120接合到接合垫142以形成导电接点120A’，所述导电接点120A’将电路衬底100A连接到电路板14。具有优化后/不同的高度的外部端子可提供更高的可靠度和改进的电气效能。
图28-29是根据一些实施例封装结构在加热之前和之后的示意性剖视图，图30是根据一些实施例包括安装在电路板上的封装结构的半导体结构的示意性剖视图。在各种视图和说明性实施例中，相似的附图标号用于表示相似的组件。须说明的是，于此的电路衬底100A是以简化的方式说明，并可类似于图1中描述的电路衬底100A。
参照图28，包括第一封装组件1000’和安装在其上的第二封装组件2000的封装结构12A’可类似于图25中所示的封装结构12A，为简洁起见而不再重复详细描述。封装结构12A和12A’之间的区别包括位于封装结构12A’的中央区的外部端子1201’的最大高度1201H’可小于位于封装结构12A’的角落区的外部端子1202’的最大高度1202H’。举例来说，经图案化的掩模层110’包括具有不同尺寸的开口，其中位于中央区并对应于外部端子1201’的开口1101’可具有侧向尺寸OD1”，所述侧向尺寸OD1”大于位于角落区并对应于外部端子1202’的开口1102’的侧向尺寸OD2”。作为另一种选择，利用图21-23中描述的工艺来形成具有不同的高度的外部端子120’。
在一些实施例中，在第一温度(例如室温在25℃左右或约25℃至约50℃)下，封装结构12A’具有凸型翘曲。由于翘曲，封装结构12A’的差值F2可形成在最高点(例如在中心的外部端子1201’的端点1201p’)以及外部端子120’的最低点(例如在角落的外部端子1202’的端点1202p’)之间。差值F2可以是最短距离，所述最短距离介于外部端子1201’的端点1201p’所在的虚拟平面以及外部端子1202’的端点1202p’所在的虚拟平面之间。如前所述，通过配置具有调整后的高度的外部端子120’，可将差值F2减小到小于规定允许的非共面性，从而达到减少制造缺陷并具有更好的可靠度。
参照图29并继续参照图28，在一些实施例中，封装结构12B’从第一温度(例如室温或大约25℃-50℃)加热到第二温度(例如高温或大约200℃-250℃或更高的温度)，这可导致形成封装结构12B’的翘曲。如图29所示，封装结构12B’可具有边缘(1000e和2000e)向上弯曲的凹型翘曲。可理解的是，以上示例仅用于说明目的，而翘曲程度和特性可取决于封装结构中的材料和构件。
在一些实施例中，图28中所示的封装结构12A’的差值F2与封装结构12B’的差异F2’不同，其中封装结构12B’的差值F2’是最短距离，所述最短距离是从外部端子1201’的端点1201p’所在的虚拟平面测量到外部端子1202’的端点1202p’所在的虚拟平面。在一些实施例中，在室温下封装结构12A’的差值F2大致上大于在升高的温度下封装结构12B’的差值F2’。换句话说，在升高的温度下封装结构12B’的非共面性小于在室温下封装结构12A’的非共面性。在差值F2超出规定允许的非共面性的一些实例中，可能会在后续工艺中出现问题(例如制造缺陷)。举例来说，封装结构12A’的差值F2应控制为在温度大于245℃时小于100μm。但此差值可依据不同的产品要求而有所不同。在一些实施例中，减少/消除封装结构12A’上的非共面性问题，可优化在电路衬底上形成的外部端子的高度以满足在各种温度条件下的共面性要求。
如上所述，计算系统可配置为执行翘曲轮廓分析和计算经图案化的掩模层的所需开口尺寸(及/或计算导电球的所需尺寸)。然后，基于由计算系统产生的所提供的设计来制造封装结构。因此，封装结构包括具有优化后的高度的外部端子，并通过配置具有优化后的高度的各个外部端子，在室温下的差值F2和在升高温度下的差值F2’小于规定允许的非共面性。
参照图30并继续参照图28-29，提供了包括安装在电路板14上的封装结构12A’的半导体结构20。举例来说，外部端子120’设置在电路板14的接合垫142上，然后经受回焊工艺以形成导电接点120B’，所述导电接点120B’将封装结构12A’电性耦合到电路板14。在回焊工艺期间，可加热封装结构12A’的外部端子120’，并且封装结构12A’的翘曲可变成边缘(1000e和2000e)向上弯曲的封装结构12B’。在回焊工艺期间，具有优化后的高度的每个外部端子120’可与电路板14的接合垫142的任一个保持接触。在冷却之后，外部端子120’可接合到接合垫142以形成将电路衬底100A连接到电路板14的导电接点120B’。因此，具有优化后/不同的高度的外部端子可提供更高的可靠度和改进的电气效能。
图31是根据一些实施例的半导体结构的制造方法的流程图。虽然制造方法300示出并描述如下，应当理解的是，这些步骤并非是限制性的，因为在其他实施例中这些步骤的顺序可改变，并且所公开的方法也适用于其他结构。在其他实施例中，示出及/或描述的一些步骤可全部或部分省略，并且可在步骤之前、期间和之后提供额外的步骤。下面描述的构件与本文别处描述的那些构件相同/相似，故这些构件仅在下面简要描述。
参照图31，制造方法300至少包括以下步骤。在步骤310，可执行模拟。举例来说，分析待制造的封装结构的翘曲特性以产生封装结构的翘曲轮廓。在一些实施例中，进行摩尔测量以分析和预测封装结构的翘曲轮廓。尽管可使用任何合适的方法(例如经验数据)。基于封装结构的翘曲轮廓，可计算封装结构在各种温度条件下的非共面性。如果封装结构在某个温度下的非共面性超出规定允许的非共面性，则可修改经图案化的掩模层的开口的配置(及/或要放置的导电球的尺寸)直到模拟结果(及/或模型)呈现已实现所需的非共面性降低。
在一些实施例中，建立关系式，所述关系式是临界尺寸(CD)(例如开口尺寸的侧向尺寸或外部端子的临界尺寸(CD)和距离中性点(DNP)之间的关系。举例来说，所述关系式是基于模拟结果、实验数据等所建立的。在一些实施例中，计算在每个位置处待形成的外部端子的应力/应变程度。应了解的是，在不同位置具有不同的DNP的外部端子有不同的应力程度。举例来说，如果对应于最大的DNP的外部端子能承受最大的应力程度，那么就可以避免裂缝产生。在此情况下，可依据所建立的关系式来进行制造封装结构。否则的话，如果外部端子不能承受高应力程度，则可修改经图案化的掩模层的开口的配置(及/或待放置的导电球的尺寸)以在临界尺寸(CD)和距离中性点(DNP)之间建立新的关系式，直到所有预定的外部端子都能承受相应的应力程度。
在步骤320，基于上述模拟结果，可形成封装结构。形成方法可类似于图2-9或图21-23中所描述的方法。在步骤330，封装结构可接合到电路板以形成如图27或图30所示的半导体结构。由于接合过程是选择性的，因此步骤330以虚线表示以表示其可(或可不)存在。可理解的是，根据产品的需求，可对封装结构执行额外的半导体工艺。
根据一些实施例，一种半导体结构的制造方法至少包括以下步骤。将多个导电球放置在电路衬底上方，其中所述导电球中的每一个放置在多个接触垫中的任一个的接触面积上，所述接触面积被经图案化的掩模层以可触及的方式显露出来。回焊所述导电球以形成连接到所述电路衬底的所述接触垫的具有不同的高度的多个外部端子，其中形成在所述电路衬底的第一区中的所述外部端子的第一外部端子和形成在所述电路衬底的第二区中的所述的外部端子的第二外部端子是非共面的。
在一些实施例中，制造方法还包括在所述电路衬底上形成所述经图案化的掩模层，其中所述经图案化的掩模层包括具有不同开口尺寸的多个开口以可触及的方式显露出来具有不同的尺寸所述接触垫的所述接触面积；将所述导电球中的每一个放置在所述经图案化的掩模层的所述开口中的任一个中；以及回焊所述导电球以填充所述经图案化的掩模层的所述开口，其中所述开口的第一开口的第一侧向尺寸大于所述开口的第二开口的第二侧向尺寸，形成在所述第一开口中的所述第一外部端子具有第一最大高度，所述第一最大高度小于形成在所述第二开口中的所述第二外部端子的第二最大高度。在一些实施例中，放置所述导电球包括提供体积大致上均一的所述导电球以及执行植球工艺以将所述导电球放落到所述经图案化的掩模层的所述开口中。在一些实施例中，制造方法还包括在所述电路衬底上形成所述经图案化的掩模层，其中所述经图案化的掩模层包括尺寸大致上均一的多个开口，以及将具有不同体积的所述导电球放置在所述经图案化的掩模层的所述开口中。在一些实施例中，制造方法还包括建立公式，所述公式表示在放置所述导电球之前，形成在所述经图案化的掩模层的多个开口的临界尺寸与距离中性点之间的关系，其中所述距离中性点是所述外部端子到所述电路衬底的中心的距离，以及根据所述公式，形成具有不同尺寸的所述开口的配置的所述经图案化的掩模层。在一些实施例中，制造方法还包括将所述外部端子设置在电路板上，回焊所述外部端子以通过所述外部端子将所述电路衬底耦合到所述电路板，其中在操作温度从第一温度改变为第二温度时，所述外部端子中的每一个与所述电路板的多个接合垫中相应的一个保持接触。在一些实施例中，当加热所述电路衬底时和当冷却所述电路衬底时，所述第一外部端子和所述第二外部端子之间的非共面性小于规定允许的非共面性。在一些实施例中，在室温下所述第一外部端子和所述第二外部端子之间的第一非共面性小于在加热操作温度下所述第一外部端子和所述第二外部端子之间的第二非共面性，形成所述外部端子包括在所述电路衬底的角落形成具有第一最大高度的所述第一外部端子，在所述电路衬底的中心形成具有第二最大高度的所述第二外部端子，其中所述第一最大高度小于所述第二最大高度。在一些实施例中，在室温下所述第一外部端子和所述第二外部端子之间的第一非共面性大于在温度高于所述室温下所述第一外部端子和所述第二外部端子之间的第二非共面性，形成所述外部端子包括在所述电路衬底的角落形成具有第一最大高度的所述第一外部端子，在所述电路衬底的中心形成具有第二最大高度的所述第二外部端子，其中所述第一最大高度大于所述第二最大高度。
根据一些替代实施例，一种半导体结构的制造方法至少包括以下步骤。获得关系式，所述关系式是随后形成在电路衬底上方的经图案化的掩模层上的多个外部端子的临界尺寸与距离中性点之间的关系，其中所述距离中性点是所述外部端子到所述电路衬底的中心的距离。基于所述关系式，在所述电路衬底上形成具有多个开口的所述经图案化的掩模层。执行植球工艺以将多个导电球放置在所述经图案化的掩模层上，其中所述导电球中的每一个被放置于所述开口中的任一个中。对所述导电球执行回焊工艺以形成耦合到所述电路衬底的所述外部端子，其中所述外部端子的高度不均。
在一些实施例中，制造方法还包括在执行所述植球工艺之前，形成预焊材料在所述电路衬底的多个接触垫中的每一个的部分上，所述部分被所述经图案化的掩模层的所述开口中的任一个以可触及的方式显露出来，形成焊剂材料在所述经图案化的掩模层的所述开口内的所述预焊材料上，其中当进行所述植球工艺时，所述导电球附着在所述焊剂材料上。在一些实施例中，形成所述经图案化的掩模层包括形成掩模层以覆盖所述电路衬底的多个接触垫，去除所述掩模层的多个部分以形成尺寸不一的所述开口，所述开口以可触及的方式显露出不同接触面积的所述接触垫。在一些实施例中，形成所述经图案化的掩模层包括形成具有第一侧向尺寸的第一开口与具有第二侧向尺寸的第二开口，所述第二侧向尺寸小于所述第一侧向尺寸，执行所述植球工艺包括提供体积大致上均一的所述导电球，其中在所述回焊工艺之后，形成在所述第一开口中的所述外部端子中的第一外部端子具有第一最大高度，所述第一最大高度小于形成在所述第二开口中的所述外部端子中的第二外部端子的第二最大高度。在一些实施例中，形成所述外部端子包括形成具有第一最大高度和第一曲率半径的第一外部端子在所述电路衬底的中央区中，形成具有第二最大高度和第二曲率半径的第二外部端子在所述电路衬底的外围区中，其中所述第一最大高度大于所述第二最大高度，所述第一曲率半径小于所述第二曲率半径，并且在室温下所述外部端子的非共面性降低到小于规定允许的非共面性。在一些实施例中，形成所述外部端子包括形成具有第一最大高度和第一曲率半径的第一外部端子在所述电路衬底的中央区中，形成具有第二最大高度和第二曲率半径的第二外部端子在所述电路衬底的外围区中，其中所述第一最大高度小于所述第二最大高度，所述第一曲率半径大于所述第二曲率半径，并且在比室温高的加热操作温度下，所述外部端子的非共面性降低到小于规定允许的非共面性。在一些实施例中，制造方法还包括设置所述外部端子在电路板上，回焊所述外部端子以通过所述外部端子将所述电路衬底耦合到所述电路板，其中在操作温度从第一温度改变为第二温度时，所述外部端子中的每一个与所述电路板的多个接合垫中相应的一个保持接触。
根据一些替代实施例，提供包括电路衬底、阻焊层和多个外部端子的半导体结构。电路衬底包括多个接触垫，阻焊层设置在所述电路衬底上并部分覆盖所述接触垫，外部端子设置在所述阻焊层上并延伸穿过所述阻焊层以与所述接触垫接触。所述外部端子的第一外部端子的第一最大高度大于所述外部端子的第二外部端子的第二最大高度，以及所述第一外部端子和在所述第一外部端子下面的所述接触垫中的相应的一个之间的第一界面小于所述第二外部端子和在所述第二外部端子下面的所述接触垫中的相应的另一个之间的第二界面。
在一些实施例中，所述第一外部端子和所述电路衬底的中心之间的第一距离大于所述第二外部端子和所述电路衬底的所述中心之间的第二距离。在一些实施例中，所述第一外部端子的第一曲率半径小于所述第二外部端子的第二曲率半径。在一些实施例中，半导体结构还包括设置在相对于所述外部端子的所述电路衬底上的封装组件，所述封装组件包括被绝缘包封体包封的多个集成电路管芯以及设置在所述集成电路管芯和所述电路衬底之间并将所述集成电路管芯电性耦合到所述电路衬底的中介物。
以上概述了若干实施例的特征，以使所属领域中的技术人员可更好地理解本公开的各个方面。所属领域中的技术人员应理解，他们可容易地使用本公开作为设计或修改其他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍的实施例相同的优点。所属领域中的技术人员还应认识到，这些等效构造并不背离本公开的精神及范围，而且他们可在不背离本公开的精神及范围的条件下在本文中作出各种改变、代替及变更。
[符号的说明]
10、20：半导体结构；
12A、12A’、12B、12B’：封装结构；
14：电路板；
36：预焊层；
50、60、70、72：托盘；
52：曝光掩模；
52、61：钢版；
52p、61p、111、111’、112、112’、113、1101、1101’、1102、1102’：开口；
54：能量；
54：绞炼；
55：工具；
61h、521、522：孔；
62：预焊材料；
64：焊剂材料；
66、661、662、663、664：导电球；
66C：容器；
66H：固持设备；
72a：凹槽；
80：浸没设备；
81：针；
90：参照标记；
100A：电路衬底；
102：核心介电层；
104A、104B：核心导电层；
106A、106B：介电层；
108A、108B：导电图案；
110、110A、110B、110’：经图案化的掩模层；
110A’：掩模层；
120、120A、120B、120’、121、122、221、222、223、224、1201、1201’、1202、1202’：外部端子；
120A’、120B’：导电接点；
142：接合垫；
300：制造方法；
310、320、330：步骤；
510：管芯；
512：管芯连接件；
520：中介物；
524：内连线结构；
526：导电穿孔；
527：导电垫；
528：导电连接件；
530：绝缘包封体；
1000、1000’：第一封装组件；
1000e、2000e：边缘；
1201H、1201H’、1202H、1202H’、H1、H1’、H2、H2’、H3’、H4’：最大高度；
1201P、1201p’、1202P、1202p’：端点；
2000：第二封装组件；
AD1、AD2、OD1、OD1’、OD2、OD2’、OD3、PD1、PD2：侧向尺寸；
BL1、BL2：增层；
C：中心；
CL：核心层；
D0：直径；
D1：最大直径；
D1’、D4’：所得的直径；
D4：最小直径；
F1、F1’、F2、F2’：差值；
IF1、IF2：界面；
I-I’：线；
P1、P1’、P2、P2’、P3’、P4’、PD1’、PD4’：接触垫；
TH：镀穿孔；
UF1、UF2：底胶；
Z1、Z2、Z3、Z4：区；
S1：第一侧；
S2：第二侧。

Claims (10)

1.一种半导体结构的制造方法，包括：
将多个导电球放置在电路衬底上方，其中所述导电球中的每一个放置在多个接触垫中的任一个的接触面积上，所述接触面积被经图案化的掩模层以可触及的方式显露出来；以及
回焊所述导电球以形成连接到所述电路衬底的所述接触垫的具有不同的高度的多个外部端子，其中形成在所述电路衬底的第一区中的所述外部端子的第一外部端子和形成在所述电路衬底的第二区中的所述的外部端子的第二外部端子是非共面的。
2.根据权利要求1所述半导体结构的制造方法，还包括：
在所述电路衬底上形成所述经图案化的掩模层，其中所述经图案化的掩模层包括具有不同开口尺寸的多个开口以可触及的方式显露出来具有不同的尺寸所述接触垫的所述接触面积；
将所述导电球中的每一个放置在所述经图案化的掩模层的所述开口中的任一个中；以及
回焊所述导电球以填充所述经图案化的掩模层的所述开口，其中所述开口的第一开口的第一侧向尺寸大于所述开口的第二开口的第二侧向尺寸，形成在所述第一开口中的所述第一外部端子具有第一最大高度，所述第一最大高度小于形成在所述第二开口中的所述第二外部端子的第二最大高度。
3.根据权利要求1所述的半导体结构的制造方法，还包括：
在所述电路衬底上形成所述经图案化的掩模层，其中所述经图案化的掩模层包括尺寸大致上均一的多个开口；以及
将具有不同体积的所述导电球放置在所述经图案化的掩模层的所述开口中。
4.根据权利要求1所述的半导体结构的制造方法，其中在室温下所述第一外部端子和所述第二外部端子之间的第一非共面性小于在加热操作温度下所述第一外部端子和所述第二外部端子之间的第二非共面性，形成所述外部端子包括：
在所述电路衬底的角落形成具有第一最大高度的所述第一外部端子，在所述电路衬底的中心形成具有第二最大高度的所述第二外部端子，其中所述第一最大高度小于所述第二最大高度。
5.根据权利要求1所述的半导体结构的制造方法，其中在室温下所述第一外部端子和所述第二外部端子之间的第一非共面性大于在温度高于所述室温下所述第一外部端子和所述第二外部端子之间的第二非共面性，形成所述外部端子包括：
在所述电路衬底的角落形成具有第一最大高度的所述第一外部端子，在所述电路衬底的中心形成具有第二最大高度的所述第二外部端子，其中所述第一最大高度大于所述第二最大高度。
6.一种半导体结构的制造方法，包括：
获得关系式，所述关系式是随后形成在电路衬底上方的经图案化的掩模层上的多个外部端子的临界尺寸与距离中性点之间的关系，其中所述距离中性点是所述外部端子到所述电路衬底的中心的距离；
基于所述关系式，在所述电路衬底上形成具有多个开口的所述经图案化的掩模层；
执行植球工艺以将多个导电球放置在所述经图案化的掩模层上，其中所述导电球中的每一个被放置于所述开口中的任一个中；以及
对所述导电球执行回焊工艺以形成耦合到所述电路衬底的所述外部端子，其中所述外部端子的高度不均。
7.根据权利要求6所述的半导体结构的制造方法，其中：
形成所述经图案化的掩模层包括形成具有第一侧向尺寸的第一开口与具有第二侧向尺寸的第二开口，所述第二侧向尺寸小于所述第一侧向尺寸；以及
执行所述植球工艺包括提供体积大致上均一的所述导电球，其中在所述回焊工艺之后，形成在所述第一开口中的所述外部端子中的第一外部端子具有第一最大高度，所述第一最大高度小于形成在所述第二开口中的所述外部端子中的第二外部端子的第二最大高度。
8.根据权利要求6所述的半导体结构的制造方法，其中形成所述外部端子包括：
形成具有第一最大高度和第一曲率半径的第一外部端子在所述电路衬底的中央区中；
形成具有第二最大高度和第二曲率半径的第二外部端子在所述电路衬底的外围区中，其中所述第一最大高度大于所述第二最大高度，所述第一曲率半径小于所述第二曲率半径，并且在室温下所述外部端子的非共面性降低到小于规定允许的非共面性。
9.根据权利要求6所述的半导体结构的制造方法，其中形成所述外部端子包括：
形成具有第一最大高度和第一曲率半径的第一外部端子在所述电路衬底的中央区中；
形成具有第二最大高度和第二曲率半径的第二外部端子在所述电路衬底的外围区中，其中所述第一最大高度小于所述第二最大高度，所述第一曲率半径大于所述第二曲率半径，并且在比室温高的加热操作温度下，所述外部端子的非共面性降低到小于规定允许的非共面性。
10.一种半导体结构，包括：
电路衬底，包括多个接触垫；
阻焊层，设置在所述电路衬底上并部分覆盖所述接触垫；以及
多个外部端子，设置在所述阻焊层上并延伸穿过所述阻焊层以与所述接触垫接触，其中：
所述外部端子的第一外部端子的第一最大高度大于所述外部端子的第二外部端子的第二最大高度，以及
所述第一外部端子和在所述第一外部端子下面的所述接触垫中的相应的一个之间的第一界面小于所述第二外部端子和在所述第二外部端子下面的所述接触垫中的相应的另一个之间的第二界面。
CN202210067037.0A 2021-08-12 2022-01-20 半导体结构及其制造方法 Pending CN115440596A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/401,265 US20230050785A1 (en) 2021-08-12 2021-08-12 Semiconductor structure and manufacturing method thereof
US17/401,265 2021-08-12

Publications (1)

Publication Number Publication Date
CN115440596A true CN115440596A (zh) 2022-12-06

Family

ID=84240929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210067037.0A Pending CN115440596A (zh) 2021-08-12 2022-01-20 半导体结构及其制造方法

Country Status (3)

Country Link
US (2) US20230050785A1 (zh)
CN (1) CN115440596A (zh)
TW (1) TW202307982A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11961808B2 (en) * 2021-10-14 2024-04-16 Advanced Semiconductor Engineering, Inc. Electronic package structure with reinforcement element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100192766B1 (ko) * 1995-07-05 1999-06-15 황인길 솔더볼을 입출력 단자로 사용하는 볼그리드 어레이 반도체 패키지의 솔더볼 평탄화 방법 및 그 기판구조
TWI245402B (en) * 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US8604614B2 (en) * 2010-03-26 2013-12-10 Samsung Electronics Co., Ltd. Semiconductor packages having warpage compensation
US10522440B2 (en) * 2017-11-07 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of manufacturing the same
US10700030B2 (en) * 2018-08-14 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package having varying conductive pad sizes
US11380620B2 (en) * 2019-06-14 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package including cavity-mounted device

Also Published As

Publication number Publication date
TW202307982A (zh) 2023-02-16
US20230050785A1 (en) 2023-02-16
US20230386985A1 (en) 2023-11-30

Similar Documents

Publication Publication Date Title
US7528491B2 (en) Semiconductor components and assemblies including vias of varying lateral dimensions
KR101423388B1 (ko) 패키지 온 패키지 소자와, 반도체 다이를 패키징하는 방법
US10600709B2 (en) Bump-on-trace packaging structure and method for forming the same
US6528349B1 (en) Monolithically-fabricated compliant wafer-level package with wafer level reliability and functionality testability
CN108878296B (zh) 一种三维微凸点的制备方法
US20080230925A1 (en) Solder-bumping structures produced by a solder bumping method
US20230335502A1 (en) Three-dimensional integrated circuit structures and methods of forming the same
KR20150030722A (ko) 패드 인터커넥트 구조체 상의 필러, 이러한 인터커넥트 구조체를 포함하는 반도체 다이 및 다이 조립체, 및 관련 방법
US20230386985A1 (en) Semiconductor structure and manufacturing method thereof
US20220359458A1 (en) Joint structure in semiconductor package and manufacturing method thereof
US9877386B2 (en) Substrate structure and method of manufacturing the same
US11887957B2 (en) Semiconductor device
US10867928B2 (en) Semiconductor device and manufacturing method thereof
KR101827608B1 (ko) 패키지 구조체에서 가변적인 상호 연결 조인트
US20130081862A1 (en) Wiring substrate and method of manufacturing the same
US11810847B2 (en) Package structure and method of fabricating the same
JP4741201B2 (ja) 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
TW202410338A (zh) 半導體封裝、其形成方法及中介層模組
Lau Flip Chip Technology
US7504726B2 (en) Chip and manufacturing method and application thereof
KR20000021056A (ko) 솔더 범프 형성 방법
JP2010219239A (ja) 半導体装置
JP2012195418A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication