JP2002280484A - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents

半導体パッケージおよび半導体パッケージの製造方法

Info

Publication number
JP2002280484A
JP2002280484A JP2001079536A JP2001079536A JP2002280484A JP 2002280484 A JP2002280484 A JP 2002280484A JP 2001079536 A JP2001079536 A JP 2001079536A JP 2001079536 A JP2001079536 A JP 2001079536A JP 2002280484 A JP2002280484 A JP 2002280484A
Authority
JP
Japan
Prior art keywords
layer
conductive layer
post
forming
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001079536A
Other languages
English (en)
Other versions
JP4361222B2 (ja
Inventor
Masatoshi Inaba
正俊 稲葉
Toshiaki Inoue
俊明 井上
Takanao Suzuki
孝直 鈴木
Nobuyuki Sadakata
伸行 定方
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2001079536A priority Critical patent/JP4361222B2/ja
Publication of JP2002280484A publication Critical patent/JP2002280484A/ja
Application granted granted Critical
Publication of JP4361222B2 publication Critical patent/JP4361222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • H01L2224/05557Shape in side view comprising protrusions or indentations

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 配線基板(インタポーザ)を使用しないウェ
ハレベルCSP(ChipSize/Scale Package)等の半導体
パッケージ、半導体装置にあっては、メタルポスト等の
端子に形成された半田バンプの接合強度が、回路基板等
に接続する際に作用する応力に対して不足すると、剥
離、抵抗増大等を生じる可能があるため、これを確実に
防止できる技術の開発が求められていた。 【解決手段】 樹脂製突部4に導電層160を被覆形成
することで、樹脂製突部4の変形性能により応力を分
散、吸収できる構成のポスト7を採用し、さらに、ポス
ト頂部7aに形成された凹凸によって半田バンプ11の
接合強度が向上されている半導体パッケージ20、その
製造方法を提供する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板(インタ
ポーザ)を使用しないウェハレベルCSP(ChipSize/S
cale Package)等の半導体パッケージおよび半導体パッ
ケージの製造方法に係り、特に、接続時にポストに働く
応力の影響を緩和して信頼性を向上できる半導体パッケ
ージおよび半導体パッケージの製造方法に関するもので
ある。
【0002】
【従来の技術】近年、半導体装置の小型化が促進されて
おり、これに伴ってそのパッケージの小型化が注目され
ている。例えば、日経マイクロデバイス1998年8月
号及び1999年2月号等に種々の半導体パッケージが
提案されている。その中でも、特にCSPと呼ばれる半
導体パッケージによるウェハレベルCSPは、パッケー
ジの小型化及びコストの低減に高い効果を示す。このC
SPは、ウェハごと樹脂封止されたパッケージである。
図15は従来のCSPの構成を示す断面図である。な
お、図15は回路基板へ搭載される状態を示しており、
以下の説明では図15とは上下関係が逆になっている。
【0003】従来のCSPにおいては、ウェハ51上に
複数個のAlパッド52が形成されている。また、ウェ
ハ51の全面にAlパッド52を覆うSiN層53及び
ポリイミド層54が形成されている。SiN層53及び
ポリイミド層54には、その表面からAlパッド52ま
で達するビアホールが形成されている。そして、ビアホ
ール内に導体層55が埋め込まれている。更に、ポリイ
ミド層54上には、導体層55に接続された再配線層5
6が形成されている。再配線層56は、例えばCuから
なる。そして、ポリイミド層54の全面に再配線層56
を覆う封止樹脂層57が設けられている。封止樹脂層5
7の内部には、その表面から再配線層56まで達するメ
タルポストとしてCuポスト58が形成されている。C
uポスト58上には、バリアメタル層59が形成されて
おり、このバリアメタル層59上に半田等のソルダボー
ル60が形成されている。
【0004】次に、上述のような従来のCSPの製造方
法について説明する。図16(a)〜(e)は従来のC
SPの製造方法を工程順に示す断面図である。なお、図
16(a)〜(e)においては、再配線層及びポリイミ
ド層等は省略している。まず、図16(a)に示すよう
に、表面が平坦なウェハ61を準備する。そして、図1
6(b)に示すように、ウェハ61上に複数個のCuポ
スト等のメタルポスト62をめっきにより形成する。次
いで、図16(c)に示すように、全てのメタルポスト
62を覆うように樹脂封止を行い、樹脂封止層63を形
成する。その後、図16(d)に示すように、封止樹脂
層63の表面を研磨することにより、各メタルポスト6
2を露出させる。そして、図16(e)に示すように、
メタルポスト62上に半田等のソルダボール64を搭載
する。このようにして、前述のようなCSPが形成され
る。このCSPは、その後、所定の大きさにダイジング
される。
【0005】
【発明が解決しようとする課題】ところで、一般に、半
導体パッケージと回路基板等との熱膨張率は相違してい
るので、この熱膨張率の相違に基づく応力が半導体パッ
ケージの端子(Cuポスト等のメタルポスト)に集中す
る。前述のようなCSPにおいても半田接続を用いるか
ら、半導体パッケージと回路基板等との熱膨張率の相違
に基づく応力が半導体パッケージの端子に集中しやす
く、この端子に集中する応力による歪みが大きくなる
と、電極剥離、抵抗値の増大等の問題が生じてくる。半
導体パッケージの端子と半田バンプとの間の接合強度が
不充分であると、前記端子に働く応力によって、半田バ
ンプの剥離、抵抗値の増大等の問題が生じやすくなる。
このような問題を回避するには、例えば、半導体パッケ
ージのウェハと基板とを直接接続せず、間に入れた緩衝
部材を介して接続すること等により応力緩和を図ってい
る。しかしながら、前記緩衝部材を利用した応力緩和で
は、半導体パッケージと回路基板とを接続した後の厚さ
寸法が大きくなるし、構造の複雑化、コストの上昇等を
回避できない。また、ポストを大型化(通常、回路基板
等の接触部分の接触面積の大型化には限界があるから、
高さの大型化になる)して、応力を分散、吸収すること
も考えられるが、これでは、目的の高さのメタルポスト
を形成するためのめっき時間が非常に長くなり、半導体
パッケージの製造能率を低下させてしまうため、問題を
解決できない。なお、前述の半田バンプの剥離、抵抗値
の増大等の問題は、前述のようなメタルポストを有する
CSPに限定されるものでは無く、インタポーザ、BG
A基板、フリップチップ等でも、半田バンプを有する構
造体では、半田バンプの接合強度に起因して同様に発生
する。このため、構造体の導電体(前述のCSPの端子
等)と半田バンプとの間の接合強度を向上できる具体的
な技術の開発が求められていた。
【0006】本発明は、前述の課題に鑑みてなされたも
ので、(1)樹脂製突部を有するポスト(端子)の変形
によって、回路基板等の接続に伴う応力集中を効率良く
緩和できる、(2)しかも、ポストの頂部に形成した凹
凸によって、ポストと半田バンプとの間の接合強度を向
上でき、ポストの変形による前記応力集中の緩和を、よ
り効果的に確実に行える、半導体パッケージおよび半導
体パッケージの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】請求項1記載の半導体パ
ッケージは、電極が設けられたウェハ上に形成された絶
縁層と、この絶縁層の前記電極に整合する領域に形成さ
れた開口部を介して前記電極に接続された再配線層と、
前記ウェハ、前記絶縁層及び前記再配線層を封止する封
止樹脂層と、この封止樹脂層を貫通し頂部に半田バンプ
が形成されたポストとを有し、前記ポストは、前記絶縁
層上に形成された樹脂製突部と、この樹脂製突部の頂部
を含んで前記樹脂製突部を被覆して前記再配線層と前記
半田バンプとに接続された導電層とを有し、該ポストの
頂部には凹凸が形成されていることを特徴とする。請求
項2記載の発明は、請求項1記載の半導体パッケージに
おいて、前記ポスト頂部の凹凸が、前記樹脂製突部頂部
の凹凸に沿って被覆された導電層によって形成されてい
ることを特徴とする。請求項3記載の発明は、請求項1
記載の半導体パッケージにおいて、前記ポストの頂部に
は、前記導電層が形成されていない導電層被覆除外部が
前記導電層を穴状あるいは溝状に切り欠いた形状に確保
され、この導電層被覆除外部と前記導電層とによって、
前記ポスト頂部の凹凸が形成されていることを特徴とす
る。
【0008】この発明では、回路基板等が半田バンプを
介して接続されるポストが、樹脂製突部に導電層を形成
したものであるため、接続時にポストに発生した応力を
樹脂製突部の変形(圧縮、曲げ等の変形)によって分
散、吸収できる。この構成により、緩衝部材を設けて接
続時の厚さ寸法を増大させたり、ポストの大型化により
ポストの形成時間の長時間化、半導体パッケージの製造
能率の低下を生じさせること無く、接続時に発生する応
力を効率良く分散、吸収することができる。本発明で
は、さらに、ポストの頂部に形成された凹凸によって、
ポストと半田バンプとの接合強度を充分に確保できる点
が重要である。半田バンプは、ポストの頂部に形成され
た凹凸に一部入り込むようにして形成されたり、回路基
板等との接続時に溶融された際にポスト上部の凹凸に一
部入り込むことで、ポストとの接合強度が確保される。
この構成により、回路基板等と半導体パッケージとの間
に発生した応力をポストに確実に伝達して、ポストによ
って確実に分散、吸収させることができる。接合強度の
向上によって、半田バンプの剥離等の不都合を確実に防
止できる。
【0009】請求項4記載の半導体パッケージの製造方
法は、電極が設けられたウェハ上に、前記電極に整合す
る領域に開口部が設けられた絶縁層を形成する工程と、
前記絶縁層上に樹脂製突部を形成する工程と、前記開口
部を介して前記電極に接続された再配線層を形成する工
程と、前記樹脂製突部の頂部に凹凸を形成する工程と、
前記樹脂製突部の頂部を含んで前記樹脂製突部を被覆す
る導電層を前記再配線層に接続させて形成する工程と、
前記導電層上に半田バンプを形成する工程とを有し、前
記樹脂製突部に前記導電層を形成するにあたって、前記
樹脂製突部の頂部では、前記頂部の凹凸に沿わせて前記
導電層を被覆形成することで、該導電層に前記樹脂製突
部の頂部の凹凸に沿った凹凸の表面形状を得ることを特
徴とする。請求項5記載の半導体パッケージの製造方法
は、電極が設けられたウェハ上に、前記電極に整合する
領域に開口部が設けられた絶縁層を形成する工程と、前
記絶縁層上に樹脂製突部を形成する工程と、前記開口部
を介して前記電極に接続された再配線層を形成する工程
と、前記樹脂製突部をその頂部を含んで被覆する導電層
を前記再配線層に接続させて形成し、前記樹脂製突部の
頂部には、前記導電層が形成されていない導電層被覆除
外部を前記導電層を穴状あるいは溝状に切り欠いた形状
に確保して前記導電層を形成する工程と、前記樹脂製突
部の頂部を被覆する導電層上に半田バンプを形成する工
程とを有することを特徴とする。請求項6記載の半導体
パッケージの製造方法は、電極が設けられたウェハ上
に、前記電極に整合する領域に開口部が設けられた絶縁
層を形成する工程と、前記絶縁層上に樹脂製突部を形成
する工程と、前記開口部を介して前記電極に接続された
再配線層を形成する工程と、前記樹脂製突部をその頂部
を含んで被覆する導電層を前記再配線層に接続させて形
成する工程と、前記樹脂製突部の頂部を被覆する導電層
を粗面化する工程と、前記樹脂製突部の頂部を被覆する
導電層上に半田バンプを形成する工程とを有することを
特徴とする。
【0010】本発明に係る半導体パッケージの製造方法
は、半田バンプとポストとの間の接合強度の確保のため
に、頂部に凹凸を有するポストを形成するものである。
樹脂製突部に被覆した導電層は、樹脂製突部表面に沿っ
た形状の層を形成するため、本発明に係る製造方法で
は、樹脂製突部の外形にほぼ沿った外形のポストが形成
される。樹脂製突部への導電層の被覆は、例えば、めっ
き、蒸着、スパッタ等が採用可能である。半田バンプの
形成は、ボールマウント、めっき、ディスペンスなどに
よってポスト頂部に設けた半田の再溶融(リフロー)等
によって行う。この再溶融によって、ポスト頂部の凹凸
に半田が入り込むようにして接合することで、ポストと
半田バンプとの間に優れた接合強度を確保できる。ま
た、請求項4から6記載の製造方法では、例えば、樹脂
製突部を形成する工程と樹脂製突部に導電層を形成する
工程との間に、アンダーバンプメタルとして働く金属層
をシード層として樹脂製突部に被覆する工程を有してい
たり、導電層の形成後に少なくとも樹脂製突部の頂部に
位置する導電層上に前記シード層を被覆する工程を追加
することも可能である。
【0011】請求項4記載の製造方法では、樹脂製突部
の頂部に形成した凹凸に沿った凹凸形状に被覆形成され
た導電層によって、ポスト頂部に凹凸が形成される。樹
脂製突部の頂部への凹凸の形成には、ウェットエッチン
グ、プラズマエッチングに代表されるドライエッチン
グ、レーザ加工等による一部除去等の手法が採用され
る。また、樹脂製突部の頂部への凹凸の形成は、樹脂製
突部の頂部の一部除去に限定されず、樹脂製突部頂部に
樹脂等からなる小突起を形成することなどによっても可
能である。なお、この製造方法では、樹脂製突部へのめ
っきにより導電層を被覆する場合、光沢浴(光沢剤を用
いた光沢めっき)を用いることが好ましい。これによ
り、より安定膜厚の導電層が形成されるから、樹脂製突
部頂部の凹凸に沿った凹凸形状の導電層を安定膜厚で形
成することができ、ポスト頂部の凹凸が確実に得られ
る。
【0012】請求項5記載の発明は、樹脂製突部の頂部
上に導電層被覆除外部を確保して導電層を形成すること
で、ポスト頂部の凹凸を形成するものである。樹脂製突
部の頂部に、導電層と、該導電層の一部切り欠いた形状
の導電層被覆除外部とを形成する手法としては、例えば
以下のものが採用可能である。 フォトリソグラフィ技術を利用して、前記導電層被覆
除外部を確保するレジスト膜をパタン形成し、めっき、
スパッタ、蒸着等により導電層の金属層を形成する、 形成した導電層をウェットエッチング、プラズマ加工
等のドライエッチング、レーザ加工等により、一部を切
り取るようにして除去して導電層被覆除外部を形成す
る。 のめっきによる導電層の形成では、無光沢浴を用いる
ことが好ましい。すなわち、光沢浴を用いた場合はめっ
きによって形成される導電層の膜厚が安定するが、無光
沢浴では、光沢剤による膜厚安定化が作用しない分、凹
凸の大きいめっき表面が得られる。
【0013】請求項6記載の製造方法は、樹脂製突部頂
部を被覆する導電層の粗面化によりポスト頂部の凹凸を
形成するものである。導電層の粗面化は、例えば、回路
基板製造等において用いられている公知の表面粗化エッ
チングや、レーザ加工等により行うことができる。前記
表面粗化エッチングは、回路基板製造等において、銅層
の表面を粗して絶縁層との密着性を向上すること等に用
いられている。
【0014】また、請求項4から6記載の発明では、ウ
ェハ、絶縁層及び再配線層を封止し、前記樹脂製突部に
前記導電層が被覆されたポストを露出させる開口部を有
する封止樹脂層を形成する工程を備えていても良い。こ
の場合、前記封止樹脂層の開口部において前記導電層上
に半田バンプを形成する。
【0015】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。
【0016】(第1実施形態)図1は本発明に係る第1
実施形態の半導体パッケージ20を示す断面図、図2は
図1の半導体パッケージ20のポスト7を示す斜視図で
ある。なお、図1等では、後述するパッシベーション膜
9等の図示を省略している。
【0017】図1、図2に示すように、半導体パッケー
ジ20は、電極2が設けられたウェハ1上に形成された
絶縁層3と、この絶縁層3の前記電極2に整合する領域
に形成された開口部3aと、この開口部3aを介して前
記電極2に接続された導電層である再配線層6aと、前
記ウェハ1、前記絶縁層3及び前記再配線層6aを封止
する封止樹脂層8と、この封止樹脂層8を貫通し頂部7
aに半田バンプ11が形成されたポスト7とを有してい
る。ここでは、ウェハ1として、シリコンウェハを採用
しており、以下「Siウェハ1」と称する場合がある。
電極2としては、各種導電性材料が採用可能であるが、
ここではアルミニウム製パッドを採用している。
【0018】前記ポスト7は、前記絶縁層3上に形成さ
れた樹脂製突部4と、この樹脂製突部4を被覆して、前
記再配線層6a及び前記半田バンプ11に接続された導
電層160とを有している。樹脂製突部4に形成された
前記導電層160は、再配線層6aと半田バンプ11と
の間を電気的に接続する機能を果たす。このポスト7
は、具体的には、円錐台状の樹脂製突部4に導電層16
0を被覆形成したものであり、樹脂製突部4の外形に沿
った円錐台状の外形を有する。ポスト7の頂部7aと
は、樹脂製突部4の頂部4aの上面4b上に導電層16
0が形成された部分である。前記樹脂製突部上面4bに
は凹凸が形成されており(図1、図2では凹部4dによ
って凹凸が形成。ここでは凹部4dは溝)、この樹脂製
突部上面4bの凹凸に沿って導電層160が凹凸形状に
被覆形成されて、ポスト頂部7aの上面7cに凹凸(凹
部7b)が形成されている。半田バンプ11は、ポスト
7の頂部7aの上面7cに設けた半田ボールの再溶融、
前記ポスト上面7cへの金属めっき等によって、一部
が、ポスト上面7cの凹部7bに入り込んだ状態に形成
されるため、ポスト7(詳細にはポスト上面7c)との
間の接合強度を向上できる。
【0019】図1、図2では、半田バンプ11が形成さ
れるポスト上面7cに一本の直線状の溝状の凹部7bが
形成された構成を例示しているが、これに限定されず、
例えば、図3、図4(図4はポスト上面7cを示す平面
図)に示すように、半田バンプ11が形成されるポスト
上面7cに複数本の直線状の溝である凹部7bを形成す
れば、半田バンプ11とポスト7との間の接合強度を一
層高めることができる。また、図5(a)に示すよう
に、ポスト上面7cに円形の溝状の凹部7dを形成した
り、図5(b)に示すように、穴状の凹部7eを形成す
ること等によっても、ポスト上面7cの凹凸を形成でき
る。これら凹部7b、7d、7eはいずれも、樹脂製突
部上面4bを被覆する導電層が、樹脂製突部上面4bに
形成された凹凸に沿った凹凸形状に形成されることで形
成される。なお、ポスト上面における直線あるいは円形
の溝状の凹部7b、7dや穴状の凹部7eの形成数、大
きさ、形状等は、図示したものに限定されず、適宜変更
可能であることは言うまでも無い。溝状の凹部は、平面
視形状(ポストを頂部側から見た形状)が、例えば、波
形に湾曲された形状、屈曲箇所を複数有する形状等、各
種形状が採用可能である。
【0020】次に、半導体パッケージ20の製造方法の
一例を図面を参照して具体的に説明する。図6(a)〜
(d)、図7(a)〜(c)は、本発明に係る半導体パ
ッケージ20の製造方法を工程順に示す断面図である。
【0021】まず、図6(a)に示すように、集積回路
(図示せず)及びその電極、例えば、電極2が設けられ
たSiウェハ1の全面(上面1aの全面。以下もウェハ
1の「全面」とは、上面1a全面のことを指す)にSi
Nなどのパッシベーション膜9を直接形成したものを準
備し、このパッシベーション膜9の電極2に整合する位
置に開口部を形成し、電極2を露出させる。
【0022】次に、図6(b)に示すように、電極2に
整合する位置に開口部3aを有する樹脂製の絶縁層3を
形成する。絶縁層3は、例えばポリイミド、エポキシ樹
脂又はシリコーン樹脂等からなり、その厚さは、例えば
5〜50μm程度である。また、絶縁層3は、例えば回
転塗布法、印刷法、ラミネート法等により形成すること
ができる。開口部3aは、例えば、樹脂層3を構成する
ポリイミド等の膜をウェハ1全面に成膜した後に、フォ
トリソグラフィ技術を利用してパターニングすることに
より形成できる。
【0023】次に、図6(c)に示すように、ウェハ1
上において電極とは離れた位置に、絶縁層3上に樹脂か
らなる樹脂製突部4を形成する。この樹脂製突部4は、
絶縁層3上に隆起した突起状であり、断面が台形状ある
いは半円状等の、絶縁層3からの突出寸法が最も大きい
部分である頂部4aを有する形状に形成されるものであ
り、ここでは円錐の頂部付近を除いて平坦な上面4bを
形成した形状(円錐台状)である。樹脂製突部4は、例
えばポリイミド、エポキシ樹脂、シリコーン樹脂等から
なり、その厚さは、例えば25〜100μm程度であ
る。また、樹脂製突部4は前述のポリイミド等の樹脂を
用いた、回転塗布法(スピンコート)、印刷法、ラミネ
ート法等により形成することができる。
【0024】図6(d)に示すように、樹脂製突部4の
上面4bには、凹凸を形成する。この凹凸は、例えば、
フォトリソグラフィ技術で形成したパタンを用いたエッ
チング等により樹脂製突部4の上面4bに形成すること
ができる。プラズマエッチングを代表とするドライエッ
チング、レーザ加工等も採用可能である。
【0025】次に、図7(a)に示すように、電解めっ
き用の薄いシード層5をウェハ1の全面又は必要領域
(後述の導電層6を形成する領域)に形成する。ここ
で、シード層5は、樹脂製突部4の表面に沿った形状に
被覆形成されるため、樹脂製突部4の頂部4aでは、樹
脂製突部上面4bの凹凸に適合する凹凸形状に形成され
る。このシード層5は、Cu、Cr、Ti、Ni、W、
Ta、Mg、Au等をそれぞれ単独に用いた金属層ある
いは合金層であり、具体的には、例えばスパッタ法によ
り形成されたCu層及びCr層の積層体又はCu層及び
Ti層の積層体等として形成される。また、無電解Cu
めっき層であっても良く、蒸着法、塗布法又は化学気相
成長(CVD)法等により形成された金属薄膜層であっ
てもよく、これらを組み合わせても良い。
【0026】次に、前記シード層5上にレジスト膜(図
示略)を形成し、図7(b)に示すように、このレジス
ト膜をマスクとして露出したシード層5上に、めっき、
スパッタ、蒸着等により導電層6である金属層を形成す
る。この導電層6の形成によって、ポスト7の導電層1
60や、絶縁層3上の再配線層6aが形成される。樹脂
製突部4に目的形状の導電層160が被覆形成されるこ
とで、ポスト7が形成される。ポスト7の導電層160
は、樹脂製突部4の表面に沿った形状(詳細にはシード
層5の表面に沿った形状)に形成される。ポスト7の頂
部7aでは、樹脂製突部上面4bの凹凸に沿った凹凸形
状に導電層160が形成される。つまり、ここでは、樹
脂製突部上面4bの凹部4dに対応して、導電層160
にも凹部7bが形成される。これにより、ポスト上面7
cの凹凸が形成される。
【0027】導電層6である金属層としては、樹脂製突
部4に対する被覆膜厚の安定や、被着性、膜強度等の点
では、めっきにより形成されたCuめっき層等が適切で
あるが、これに限定されず、Cu以外の金属のめっきに
よる金属めっき層、スパッタ、蒸着等により形成された
各種金属層であっても良い。この工程により、Siウェ
ハ1上に導電層6からなる回路パタンが形成される(再
配線層6aを含む)。導電層6の厚さは、例えば5〜5
0μm程度である。その後、導電層6上に、例えばNi
めっき層及びAuめっき層(いずれも図示略)を形成し
て、後の工程で形成する半田バンプの濡れ性の向上を図
ること等も可能である。導電層6の形成後、レジスト膜
を除去し、ウェハ1面上に露出している不要なシード層
5をエッチング等により除去して導電層6以外の部分に
絶縁層3を露出させる。
【0028】レジスト膜には、開口部3a、樹脂製突部
4及びこれらを含む領域における導電層6の形成位置に
整合する開口部が、フォトリソグラフィ技術により形成
される。また、レジスト膜は、例えばフィルムレジスト
をラミネートする方法、液体レジストを回転塗布する方
法等により形成することができる。
【0029】絶縁層3上に形成される再配線層6aや、
樹脂製突部4に被覆、形成される導電層160は、この
工程により形成された導電層6の一部分である。但し、
再配線層6aは、導電層6の形成工程に従って目的の回
路パタンに形成されるものの、樹脂製突部4に被覆、形
成する導電層は、必ずしも導電層6の形成と同時に目的
の形状に形成することに限定されない。例えば、樹脂製
突部4の一部又は全部を覆うようにして形成した導電層
6の一部を除去することで、ポスト側面に樹脂製突部を
露出させる露出部を有する形状等の、目的の形状に形成
しても良い。このことは、後述する第2〜第4実施形態
についても同様である。ポスト側面の一部に樹脂製突部
を露出させる形状の導電層は、後述する第2〜第4実施
形態についても採用可能である。目的形状の導電層16
0の形成が完了することで、目的のポスト7がウェハ1
上に形成される。
【0030】ポスト側面に樹脂製突部を露出させる露出
部を有する形状に形成された導電層の一例を図8
(a)、(b)に示す。なお、この導電層も、前述の図
7(b)に示される工程により形成される導電層6の一
部として樹脂製突部4に被覆される導電層160である
が、説明の便宜上、符号161を付して区別することと
する。図8(a)、(b)に示す導電層161は、樹脂
製突部4の頂部4a(具体的には樹脂製突部上面4b)
に形成された頂部導電層6cと、この頂部導電層6cか
ら複数方向に放射状に延びるようにして前記樹脂製突部
4の側面4c上に線状に被覆された複数本の側面導電層
6dとを有している。前記側面導電層6dは、樹脂製突
部4の上面4bと略一致する円形の頂部導電層6cの周
方向の4箇所にほぼ均等配置して形成されている。導電
層161の側面導電層6dは、樹脂製突部4の周囲を取
り囲むようにして絶縁層3上にリング状に形成された再
配線層6aである突部囲繞部6bと接続されており、こ
れにより、半田バンプ11と接続される頂部導電層6c
と再配線層6aとの間を接続する。
【0031】前述の導電層6の形成工程に従えば、例え
ば、感光性のレジスト膜を用い、フォトリソグラフィ技
術により、ポストの導電層の形成位置に整合するパタン
を形成し、Cu等の金属めっき等により導電層6を形成
することで、再配線層6aとともにポストの導電層16
0をも目的形状に形成する方法が採用される。樹脂製突
部4に形成した導電層6の一部を除去することで目的の
形状に形成する方法としては、まず、樹脂製突部4の全
体を覆うように導電層6を形成した後、この導電層6の
一部を、エキシマレーザ、炭酸ガスレーザ、UV−YA
Gレーザ等の加工用レーザを用いて除去したり、樹脂製
突部4の全体を覆うように形成した導電層6にフォトリ
ソグラフィ技術によりパタンを形成し、ウェットエッチ
ング、プラズマ加工等のドライエッチングにより、前記
導電層6の一部を除去する方法等が採用される。
【0032】次に、図1に示すように、厚さ10〜15
0μm程度の表面保護用の封止樹脂層8を、少なくとも
ポスト7の中央部を露出(平面視で、ポスト7の頂部7
a上の平坦な上面の中央部が露出)するようにしてウェ
ハ1上に形成する。封止樹脂層8としては、ポリイミド
樹脂、エポキシ樹脂、シリコーン樹脂等が好適に用いら
れる。なお、ここでは、封止樹脂層8の具体的構成を、
図1、図9、図10に例示しているが、説明の便宜上、
区別のため、図1に示すものを封止樹脂層8a、図9に
示すものを封止樹脂層8b、図10に示すものを封止樹
脂層8cとして説明する。
【0033】図1では、ポスト7よりも高く盛り上げる
ようにして形成した封止樹脂層8aを、ポスト7の上面
(頂部7aの上面7c)の周縁部上にまで形成し、その
内側である開口部10にポスト7の頂部7a上面の少な
くとも中央部が露出されるようにしている。封止樹脂層
8aの円形の開口部10の面積は、ポスト7の円形の頂
部7aの面積よりも小さくなっている。
【0034】ポスト7を露出させる開口部を有する封止
樹脂層8(具体的には封止樹脂層8a〜8c)を形成す
る工程は、例えば、封止樹脂層8を感光性ポリイミド樹
脂等の感光性樹脂から構成し、これをフォトリソグラフ
ィ技術によりパターニングすること等が採用可能である
が、これに限定されず、各種方法が採用可能である。
【0035】図1等に示す半導体パッケージ20に適用
可能な封止樹脂層8としては、図1の封止樹脂層8aに
限定されず、図8、図9に示した封止樹脂層8b、8c
も採用可能である。図9、図10に示す封止樹脂層8
b、8cは、いずれも、ポスト7の頂部7aが露出され
るようにしてウェハ1上を覆って封止するものである。
図9に示す封止樹脂層8bはポスト7の周囲に溝を形成
した形状であり、この封止樹脂層8bには、ポスト7の
外側にポスト7の円形の頂部7aの外側に同心円状に、
前記ポスト頂部7aよりも面積が大きい円形の開口部1
0aが形成されている。封止樹脂層8bの開口部10a
は、外側から内側に向かって落ち込んで、ポスト7の周
囲を取り囲むようなリング状の溝を形成している。図1
0に示す封止樹脂層8cは、ポスト7の頂部7a付近を
除く部分を埋設、封止した形状になっている。この封止
樹脂層8cの開口部10bは、ポスト7を取り囲むよう
になっているため、その開口面積は、ポスト7の頂部7
aよりも大きいことは言うまでも無い。また、この封止
樹脂層8cは、ポスト7の下部を上面として形成されて
おり、ポスト7の傾斜された側面(樹脂製突部4の外形
に対応してポスト7の側面も傾斜されている)に乗り上
げた形状の薄肉部8dによってポスト7の側面下部及び
その周囲を封止するようになっている。但し、封止樹脂
層8cでは、ポスト7の側面下部及びその周囲を変形容
易な薄肉部8dで封止してポスト7の変形を容易にする
ことが重要であり、ポスト7から離れた所では、その上
面位置等は自由であり、例えば、上面位置がポスト7の
頂部7aよりも高くなる厚さで形成することも可能であ
る。
【0036】封止樹脂層を形成したら、次に、ポスト7
上に半田バンプ11を形成する。この半田バンプ11の
形成方法としては、めっき法、印刷法、メタルジェット
法、ボールマウント等により、ポスト上面7a上に半田
を設け、この半田を再溶融(リフロー)する。再溶融さ
れた半田がポスト上面7aの凹凸の凹部に入り込むた
め、これにより形成された半田バンプ11のポスト7に
対する接合強度が充分に確保される。ここで、半田バン
プ11と樹脂製突部4の中心同士が、平面視(ウェハ1
上から見た方向)で一致していることが、応力分散の点
で好ましい。具体的には、平面視で円形の半田バンプ1
1と、円形の樹脂製突部4の中心位置とが一致すること
が好ましい。
【0037】このようにして製造された半導体パッケー
ジのポスト7は、例えば、高さが30μm程度の円錐台
状の樹脂製突部4を覆うようにして、シード層5と厚さ
20μm程度の導電層160が形成され、全体として高
さが50μm程度の突起状に形成される。シード層5及
びウェハ1上に形成した導電層6は、半田バンプ11と
電極2との間を接続する機能を果たす。
【0038】前記半導体パッケージ20では、回路基板
等に対する接続、実装時に生じた応力を、柔軟性を有す
る樹脂製の突部4により分散するため、ウェハ1に与え
る歪みを緩和できる。したがって、例えば、ウェハ上に
形成した非常に厚い導電層によってポストを形成して応
力分散する場合に比べて、短時間でポスト7を形成する
ことができ、半導体パッケージの製造能率の向上、低コ
スト化を実現できる。また、ポスト7の高さは、樹脂製
突部4の高さによって簡単に調整できるといった利点も
ある。さらに、この半導体パッケージ20では、ポスト
上面7aの凹凸によって、ポスト7と半田バンプ11と
の間の接合強度を向上できるため、回路基板等に対する
接続、実装時に生じた応力を突部4に確実に伝達して、
ポスト7の変形により効果的に分散することができると
いった利点があり、半田バンプ11の剥離、抵抗値の増
大等の不都合を確実に防止できる。なお、図8(a)、
(b)に例示したように、ポストの導電層が、樹脂製突
部の側面の一部のみを被覆する形状であると、ポストが
より変形しやすくなるため、回路基板等の接続時の応力
を、非常に効率良く分散、吸収することができる。
【0039】また、ポスト7の応力分散、吸収性能は、
ウェハ1上を封止する封止樹脂層の形状によっても左右
される。例えば、図9に示す封止樹脂層8bは、ポスト
7の上部を除く部分を覆うようにして形成されているた
め、特にポスト7上部の変形が封止樹脂層8によって拘
束されず、図1に示す封止樹脂層8aに比べてポスト7
が変形しやすくなっているため、ポスト7による応力分
散、吸収性能を向上できる。図10に示す封止樹脂層8
cでは、ポスト7の側面に乗り上げるようにして形成さ
れた薄肉部8dによってポスト7側面を覆う形状であ
り、図1の封止樹脂層8aに比べて、ポスト7が変形し
やすくなっており、この形状の封止樹脂層8cを採用す
ることで、ポスト7の応力分散、吸収性能を向上でき
る。しかも、この封止樹脂層8cでは、薄肉部8dによ
ってポスト7側面全体を覆ってポスト7近傍の封止を確
実にすることが可能であり、また、その場合でも、変形
容易な薄肉部8dによってポスト7の変形を拘束しない
から、ポスト7に優れた応力分散、吸収性能を確保でき
る。
【0040】上面位置をポスト7の頂部7aよりも低く
形成した封止樹脂層8cでは、ポスト7の頂部7aを確
実に露出させることができ、回路基板等に対するポスト
7の接続状態、電気導通を確実に確保でき、信頼性を向
上できる等の利点がある。なお、図1、図9、図10に
示す封止樹脂層8a、8b、8cは、後述する各実施形
態の半導体パッケージ等、本発明に係る各種半導体パッ
ケージに適用できる。
【0041】(第2実施形態)次に、本発明の第2実施
形態を、図11、図12(a)、(b)を参照して説明
する。図11に示すように、第2実施形態の半導体パッ
ケージ30は、第1実施形態の半導体パッケージ20の
ポスト7と異なるポスト37を備えたものである。この
半導体パッケージ30の他の部分の構成は、第1実施形
態の半導体パッケージ20と同様である。この半導体パ
ッケージ30のポスト37は、頂部4aに平坦な上面4
bを有する円錐台状の樹脂製突部4にシード層5及び導
電層160が被覆されたものである点は第1実施形態の
ポスト7と同様であるが、その頂部37aには、前記導
電層160と、該導電層160が形成されずに前記導電
層160を穴状あるいは溝状に切り欠いた形状に確保さ
れた導電層被覆除外部31とが形成され、前記導電層被
覆除外部31及び前記導電層160によって、凹凸を有
する上面37bが形成されている。
【0042】この半導体パッケージ30の製造方法は、
ポスト37の形成に係る工程のみが第1実施形態の半導
体パッケージ20の製造方法と異なっており、ウェハ1
上に絶縁層3を形成し、この絶縁層3上に樹脂製突部4
を形成する工程(図6(c)に示される工程)までは、
第1実施形態の半導体パッケージ20の製造方法と同様
に行うことができる。図6(c)に示される工程によっ
て、平坦な上面4bを有する樹脂製突部4が形成された
なら、この上面4bに凹凸を形成することなく、電解め
っき用の薄いシード層5をウェハ1の全面又は必要領域
(ポスト37の導電層160や、絶縁層3上の再配線層
6a等を形成する領域)に形成する(図12(a)参
照)。シード層5の材質、形成手法等は、第1実施形態
にて説明したものと同様である。シード層5は樹脂製突
部4の表面に沿った形状に被覆形成されるが、ここで
は、樹脂製突部上面4bには凹凸を形成していないの
で、樹脂製突部上面4b上に形成されるシード層5は、
平坦な樹脂製突部上面4bに対応する平坦形状に形成さ
れる。
【0043】次いで、このシード層5上に形成したレジ
スト膜(図示略)をマスクとして露出したシード層5上
に、ポスト37の導電層160や再配線層6a等となる
導電層6である金属層を銅めっき、あるいは銅、ニッケ
ル、金の三層めっきにより形成する。前記レジスト膜に
よって、導電層被覆除外部31(図11参照)が確保さ
れる。これにより、図12(b)に示すように、ポスト
上面37bの位置に、所望の形状の導電層被覆除外部3
1を確保して、導電層160が形成される。導電層16
0や再配線層6a等である導電層6の形成が完了した
ら、めっきに用いたレジスト膜を除去し、導電層被覆除
外部31に露出したシード層5等の必要なシード層5を
保護膜で保護して、不要なシード層5をエッチングによ
り除去した後、前記保護膜の除去等を行うことで、ポス
ト37が完成される。ポスト37が形成されたなら、封
止樹脂層8や半田バンプ11の形成を、第1実施形態と
同様に行うことで、半導体パッケージ30を形成するこ
とができる。
【0044】この半導体パッケージ30でも、柔軟性を
有する樹脂製の突部4を内蔵するポスト37を有するこ
とによる効果、すなわち、回路基板等に対する接続、実
装時に生じた応力の分散によってウェハ1に与える歪み
を緩和できること、特にポストのめっき時間の短縮によ
って短時間かつ低コストでポスト37を形成できること
等は、第1実施形態と同様である。また、ポスト上面3
7aの凹凸によって、ポスト37と半田バンプ11との
間の接合強度を向上できるため、回路基板等に対する接
続、実装時に生じた応力を突部4に確実に伝達して、ポ
スト37により効果的に分散できることも、第1実施形
態と同様である。この半導体パッケージ30の製造方法
では、樹脂製突部上面4bへの凹凸の形成ではなく、樹
脂製突部4への導電層160のめっき工程において導電
層被覆除外部31を確保することで、ポスト上面37b
の凹凸を形成できるため、ポスト37の形成に掛かる時
間の短縮が容易である(図6(d)の樹脂製突部上面4
bに凹凸を形成する工程が不要)。また、この半導体パ
ッケージ30では、導電層被覆除外部31に露出するシ
ード層5が、半田バンプ11と樹脂製突部4との界面に
残り、半田バンプ11の密着性の向上と金属拡散の防止
のためのアンダーバンプメタル(UBM)層として機能
するため、ポスト37に対する半田バンプ11の接合強
度の一層の向上や、一層の長期信頼性の確保を実現でき
る。
【0045】(第3実施形態)本発明の第3実施形態
を、図13(a)〜(d)を参照して説明する。この第
3実施形態では、前述の第2実施形態の製造方法と同様
の手順で、樹脂製突部4を被覆(詳細には樹脂製突部4
を被覆するシード層5上を被覆)する導電層160を形
成(図13(a)参照。導電層6による形成)した後、
導電層被覆除外部31に露出するシード層5を含めて不
要なシード層5をエッチングにより除去する(図13
(b)参照)。次いで、図13(c)に示すように、ウ
ェハ、絶縁層及び再配線層を封止するとともに導電層1
60が被覆された樹脂製突部4の頂部を露出させる開口
部43を有する封止樹脂層8を第1実施形態と同様に形
成し、前記開口部43の内側の領域にアンダーバンプメ
タル層42(以下「UBM層42」と略称する場合があ
る)を被覆することでポスト41を形成する(図13
(d)参照)。そして、半田バンプ11(図示略)をポ
スト41の頂部41a上に形成することで、半導体パッ
ケージが形成される。ポスト41の頂部41aでは、導
電層160の表面や前記導電層被覆除外部31に露出す
る樹脂製突部4(あるいは樹脂製突部4上に形成された
保護層)上に被覆されて凹凸形状に形成されたUBM層
42によって、ポスト頂部41aの上面41bに凹凸が
形成されているから、ポスト41に対する半田バンプ1
1の接合強度を向上できる。この実施形態の半導体パッ
ケージでは、ポスト上面41bがUBM層42によって
被覆されるため、半田バンプ11の接合状態等の長期信
頼性を向上できるといった利点もある。また、この実施
形態の半導体パッケージの製造方法では、UBM層42
を被覆する工程を、封止樹脂層8の形成後に、この封止
樹脂層8をマスクとして行えるため、別途、レジスト膜
を形成する必要が無く、工程数を減少できるといった利
点もある。
【0046】第2、第3実施形態では、樹脂製突部4に
導電層を被覆する工程を、無光沢浴を用いて、低電流密
度でのめっきで行うことで、樹脂製突部上面4bに被覆
される導電層160と導電層被覆除外部31とによって
形成される凹凸をより大きくすることができるため、半
田バンプ11とポストとの間の接合強度の向上の点でよ
り好ましい。
【0047】(第4実施形態)次に、本発明の第4実施
形態を図14を参照して説明する。この第4実施形態で
は、第1実施形態と同様の手順で、樹脂製突部4を被覆
する導電層160を形成(導電層6の形成)した後、樹
脂製突部頂部4aを被覆する導電層160の上面を公知
の表面粗化エッチング(回路基板製造等において、銅層
の表面を粗して絶縁層との密着性を向上すること等に用
いられている表面粗化エッチング)、レーザ加工等によ
り粗面化して(粗面化領域72の形成)、頂部の上面7
1に凹凸を有するポスト70を形成し、このポスト70
の上面71上の粗面化領域72を含む領域に半田バンプ
11を形成する。この実施形態でも、ポスト頂部(詳細
には上面71)の凹凸によって、ポスト70と半田バン
プ11との間の接合強度を向上でき、回路基板等の接続
時の応力分散、吸収を効果的に行える。
【0048】本発明に係る半導体パッケージは、ウェハ
1上の導電層6(再配線層6a)上に積層回路を形成す
ることで、これ自体で半導体装置を構成することができ
る。また、この半導体パッケージは、半田バンプを回路
基板に接続して、例えば電子装置に組み込まれる。電子
装置とは、前記回路基板と周辺機器を組み合わせたもの
であり、例えば、モービルホンやパーソナルコンピュー
タ等である。
【0049】第2、第3実施形態のポスト頂部の導電層
被覆除外部は、ポスト頂部の凹凸を形成する凹部として
機能するものであり、具体的形状としては、例えば第1
実施形態と同様に、図2、図4、図5(a)、(b)に
例示したような溝状、穴状である。
【0050】なお、本発明は、前記実施の形態に限定さ
れず、各種変更が可能である。例えば、ウェハ上に形成
するポストは、樹脂製突部外形にしたがったほぼ円錐台
状のものに限定されず、例えば円柱状、角錐台状等、各
種形状が採用可能であるが、いずれの形状のポストであ
っても、その頂部の凹凸によって、半田バンプとの接合
強度を向上できる。樹脂製突部の頂部に、該頂部の凹凸
に沿った凹凸の表面形状を有する導電層を被覆形成する
場合、導電層の凹凸の表面形状は、樹脂製突部の頂部の
凹凸と精密に一致されている必要は無く、樹脂製突部の
頂部の凹凸形状に概略沿った凹凸になっていれば良い。
つまり、樹脂製突部の頂部の凹凸に沿った凹凸形状の導
電層表面は、半田バンプとの接触面積の増大、凹凸の凹
部に入り込んだ半田バンプの半田の引き抜き抵抗等によ
って、半田バンプとの接合強度を高めるものであり、導
電層表面の凹凸の形状の詳細は半田バンプとの接合強度
を高められるものであれば良く、各種形状が採用可能で
ある。また、ポスト頂部の凹凸の形成は、樹脂製突部の
頂部の凹凸を利用して凹凸の表面形状を有する導電層を
形成することに限定されず、樹脂製突部頂部に被覆され
た導電層の表面粗化エッチング、一部除去、樹脂製突部
頂部への導電層の被覆形成時に導電層が形成されない導
電層被覆除外部を確保すること、等の手法によっても形
成可能であるが、いずれの手法でも、ポスト頂部の凹凸
の形状は、半田バンプとの接触面積の増大や、凹凸の凹
部に入り込んだ半田バンプの半田の引き抜き抵抗等によ
って半田バンプとの接合強度を高めるものであれば良
く、各種形状が採用可能である。前記「各種形状」の凹
凸とは、例えば図4、図5等に例示したようにポスト上
面に規則的に形成された凹凸のみを意味するものでは無
く、ポスト上面上に不規則に配置されたものや、ポスト
上面に樹枝状になっているもの、溝や穴の断面(深さ方
向に沿った断面)が樹枝状になっているもの等も、本発
明における凹凸に含まれる。
【0051】
【発明の効果】以上説明したように、本発明の半導体パ
ッケージによれば、回路基板等が接続されるポストが、
樹脂製突部に導電層を形成したものであるため、接続時
にポストに発生した応力を柔軟性を有する樹脂製突部に
よって分散、吸収できる。しかも、ポストの頂部に形成
された凹凸によって、ポストと半田バンプとの接合強度
を充分に確保できるため、回路基板等と半導体パッケー
ジとの間に発生した応力をポストに確実に伝達でき、ポ
ストによって効果的に分散、吸収させることができる。
また、この接合強度の向上によって、半田バンプの剥
離、抵抗値の増大等の不都合を確実に防止でき、信頼性
を向上できる。この構成により、回路基板等の接続時に
発生する応力の吸収用の緩衝部材を設けたり、ポストを
大型化する必要が無くなるから、半導体パッケージの回
路基板との接続時の厚さ寸法の縮小、低コスト化が可能
であり、この半導体パッケージのウェハに積層回路が形
成されている半導体装置、この半導体パッケージの半田
バンプに回路基板を接続した電子装置等も、小型化、低
コスト化できる。また、本発明に係る半導体パッケージ
の製造方法では、樹脂製突部に導電層を被覆することで
ポストを形成するので、金属めっきにより大型のポスト
を形成することに比べて、短時間かつ低コストでポスト
を形成でき、半導体パッケージの製造能率の向上、低コ
スト化を実現できる。
【図面の簡単な説明】
【図1】 本発明の第1実施形態の半導体パッケージを
示す断面図である。
【図2】 図1の半導体パッケージのポストを示す斜視
図である。
【図3】 第1実施形態の半導体パッケージのポスト上
面の凹凸形状の別態様を示す断面図である。
【図4】 図3の半導体パッケージのポスト上面を示す
平面図である。
【図5】 (a)、(b)は、第1実施形態の半導体パ
ッケージのポスト上面の凹凸形状の別態様を示す平面図
である。
【図6】 (a)〜(d)は第1実施形態の半導体パッ
ケージの製造方法を工程順に示す断面図である。
【図7】 (a)〜(c)は第1実施形態の半導体パッ
ケージの製造方法の図6以降の工程を工程順に示す断面
図である。
【図8】 第1実施形態の半導体パッケージのポストの
導電層として、該ポストの頂部上面を被覆する頂部導電
層と、該ポストの側面の一部を被覆する側面導電層とを
有する導電層を形成した例を示す図であって、(a)は
断面図、(b)はポストとその近傍を示す平面図であ
る。
【図9】 本発明に係る半導体パッケージのウェハ上に
形成する封止樹脂層の別態様を示す断面図である。
【図10】 本発明に係る半導体パッケージのウェハ上
に形成する封止樹脂層の別態様を示す断面図である。
【図11】 本発明の第2実施形態の半導体パッケージ
を示す断面図である。
【図12】 第2実施形態の半導体パッケージの製造方
法を示す図であって、(a)は平坦な上面を有する樹脂
製突部にUBM層を被覆した状態を示す断面図、(b)
は(a)の樹脂製突部上面上のUBM層上に導電層被覆
除外部を確保して導電層を被覆した状態を示す断面図で
ある。
【図13】 (a)〜(d)は第3実施形態の半導体パ
ッケージの製造方法を工程順に示す断面図である。
【図14】 本発明の第4実施形態の半導体パッケージ
を示す断面図である。
【図15】 従来例のCSPを示す断面図である。
【図16】 (a)〜(e)は、図15のCSPの製造
方法を工程順に示す断面図である。
【符号の説明】
1…ウェハ(Siウェハ)、2…電極(Alパッド)、
3…絶縁層、3a…開口部、4…樹脂製突部、4a…頂
部、6a…再配線層、7,37,41,70…ポスト、
7a,37a,41a…頂部、7b,7d,7e…凹
部、7c,37b,41b,71…上面、8,8a,8
b,8c…封止樹脂層、11,86,95…半田バン
プ、20,30…半導体パッケージ、31…導電層被覆
除外部、72…粗面化領域、160,161…導電層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 孝直 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内 (72)発明者 定方 伸行 千葉県佐倉市六崎1440番地 株式会社フジ クラ佐倉事業所内

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 電極(2)が設けられたウェハ(1)上
    に形成された絶縁層(3)と、この絶縁層の前記電極に
    整合する領域に形成された開口部(3a)を介して前記
    電極に接続された再配線層(6a)と、前記ウェハ、前
    記絶縁層及び前記再配線層を封止する封止樹脂層(8、
    8a、8b、8c)と、この封止樹脂層を貫通し頂部
    (7a、37a、41a)に半田バンプ(11)が形成
    されたポスト(7、37、41、70)とを有し、 前記ポストは、前記絶縁層上に形成された樹脂製突部
    (4)と、この樹脂製突部の頂部(4a)を含んで前記
    樹脂製突部を被覆して前記再配線層と前記半田バンプと
    に接続された導電層(160、161)とを有し、該ポ
    ストの頂部には凹凸が形成されていることを特徴とする
    半導体パッケージ(20、30)。
  2. 【請求項2】 前記ポスト頂部の凹凸が、前記樹脂製突
    部頂部の凹凸に沿って被覆された導電層によって形成さ
    れていることを特徴とする請求項1記載の半導体パッケ
    ージ。
  3. 【請求項3】 前記ポストの頂部には、前記導電層が形
    成されていない導電層被覆除外部(31)が前記導電層
    を穴状あるいは溝状に切り欠いた形状に確保され、この
    導電層被覆除外部と前記導電層とによって、前記ポスト
    頂部の凹凸が形成されていることを特徴とする請求項1
    記載の半導体パッケージ。
  4. 【請求項4】 電極(2)が設けられたウェハ(1)上
    に、前記電極に整合する領域に開口部(3a)が設けら
    れた絶縁層(3)を形成する工程と、前記絶縁層上に樹
    脂製突部(4)を形成する工程と、前記開口部を介して
    前記電極に接続された再配線層(6a)を形成する工程
    と、前記樹脂製突部の頂部(4a)に凹凸を形成する工
    程と、前記樹脂製突部の頂部を含んで前記樹脂製突部を
    被覆する導電層(160、161)を前記再配線層に接
    続させて形成する工程と、前記導電層上に半田バンプ
    (11)を形成する工程とを有し、 前記樹脂製突部に前記導電層を形成するにあたって、前
    記樹脂製突部の頂部では、該頂部の凹凸に沿った凹凸の
    表面形状を有する導電層を前記頂部の凹凸に沿わせて被
    覆形成することを特徴とする半導体パッケージの製造方
    法。
  5. 【請求項5】 電極(2)が設けられたウェハ(1)上
    に、前記電極に整合する領域に開口部(3a)が設けら
    れた絶縁層(3)を形成する工程と、前記絶縁層上に樹
    脂製突部(4)を形成する工程と、前記開口部を介して
    前記電極に接続された再配線層(6a)を形成する工程
    と、前記樹脂製突部をその頂部を含んで被覆する導電層
    を前記再配線層に接続させて形成し、前記樹脂製突部の
    頂部には、前記導電層が形成されていない導電層被覆除
    外部(31)を前記導電層を穴状あるいは溝状に切り欠
    いた形状に確保して前記導電層を形成する工程と、前記
    樹脂製突部の頂部を被覆する導電層上に半田バンプ(1
    1)を形成する工程とを有することを特徴とする半導体
    パッケージの製造方法。
  6. 【請求項6】 電極(2)が設けられたウェハ(1)上
    に、前記電極に整合する領域に開口部(3a)が設けら
    れた絶縁層(3)を形成する工程と、前記絶縁層上に樹
    脂製突部(4)を形成する工程と、前記開口部を介して
    前記電極に接続された再配線層(6a)を形成する工程
    と、前記樹脂製突部をその頂部を含んで被覆する導電層
    を前記再配線層に接続させて形成する工程と、前記樹脂
    製突部の頂部を被覆する導電層を粗面化する工程と、前
    記樹脂製突部の頂部を被覆する導電層上に半田バンプ
    (11)を形成する工程とを有することを特徴とする半
    導体パッケージの製造方法。
JP2001079536A 2001-03-19 2001-03-19 半導体パッケージおよび半導体パッケージの製造方法 Expired - Fee Related JP4361222B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001079536A JP4361222B2 (ja) 2001-03-19 2001-03-19 半導体パッケージおよび半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001079536A JP4361222B2 (ja) 2001-03-19 2001-03-19 半導体パッケージおよび半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2002280484A true JP2002280484A (ja) 2002-09-27
JP4361222B2 JP4361222B2 (ja) 2009-11-11

Family

ID=18935968

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001079536A Expired - Fee Related JP4361222B2 (ja) 2001-03-19 2001-03-19 半導体パッケージおよび半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP4361222B2 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
JP2005347460A (ja) * 2004-06-02 2005-12-15 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2006228940A (ja) * 2005-02-17 2006-08-31 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP2007129272A (ja) * 2007-02-16 2007-05-24 Seiko Epson Corp 半導体装置、回路基板、電気光学装置および電子機器
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2008135762A (ja) * 2007-12-17 2008-06-12 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2009004544A (ja) * 2007-06-21 2009-01-08 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子装置
KR100927507B1 (ko) * 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법
US7893533B2 (en) 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
JP2013026367A (ja) * 2011-07-20 2013-02-04 Teramikros Inc 半導体装置及びその製造方法
US8872306B2 (en) 2012-06-13 2014-10-28 Samsung Electronics Co., Ltd. Electrical interconnection structures including stress buffer layers
KR101530090B1 (ko) * 2007-08-21 2015-06-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841853B2 (en) 2002-05-31 2005-01-11 Oki Electronic Industry Co., Ltd. Semiconductor device having grooves to relieve stress between external electrodes and conductive patterns
JP2005347460A (ja) * 2004-06-02 2005-12-15 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
US7741712B2 (en) 2004-06-14 2010-06-22 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7276792B2 (en) 2004-06-14 2007-10-02 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
US7888799B2 (en) 2004-06-14 2011-02-15 Seiko Epson Corporation Semiconductor device, circuit substrate, electro-optic device and electronic appliance
JP2006228940A (ja) * 2005-02-17 2006-08-31 Fujikura Ltd 半導体装置及びそれを備えた電子機器並びに半導体装置の製造方法
JP4503462B2 (ja) * 2005-02-17 2010-07-14 株式会社フジクラ 半導体装置の製造方法
US7893533B2 (en) 2006-10-25 2011-02-22 Epson Imaging Devices Corporation Semiconductor device, mounting structure, electro-optical apparatus, electronic system, and method for manufacturing electronic component
KR100927507B1 (ko) * 2006-10-25 2009-11-17 엡슨 이미징 디바이스 가부시키가이샤 반도체 장치, 실장 구조체, 전기 광학 장치, 전자기기 및전자 부품의 제조 방법
JP2007129272A (ja) * 2007-02-16 2007-05-24 Seiko Epson Corp 半導体装置、回路基板、電気光学装置および電子機器
JP4655052B2 (ja) * 2007-02-16 2011-03-23 セイコーエプソン株式会社 半導体装置、回路基板、電気光学装置および電子機器
JP2009004544A (ja) * 2007-06-21 2009-01-08 Shinko Electric Ind Co Ltd 電子装置の製造方法及び電子装置
JP4708399B2 (ja) * 2007-06-21 2011-06-22 新光電気工業株式会社 電子装置の製造方法及び電子装置
KR101530090B1 (ko) * 2007-08-21 2015-06-18 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법
JP2008135762A (ja) * 2007-12-17 2008-06-12 Fujikura Ltd 半導体装置とその製造方法及び電子装置
JP2013026367A (ja) * 2011-07-20 2013-02-04 Teramikros Inc 半導体装置及びその製造方法
US8872306B2 (en) 2012-06-13 2014-10-28 Samsung Electronics Co., Ltd. Electrical interconnection structures including stress buffer layers
CN109887890A (zh) * 2019-01-30 2019-06-14 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法
CN109887890B (zh) * 2019-01-30 2024-02-06 杭州晶通科技有限公司 一种扇出型倒置封装结构及其制备方法

Also Published As

Publication number Publication date
JP4361222B2 (ja) 2009-11-11

Similar Documents

Publication Publication Date Title
US11037897B2 (en) Semiconductor device
JP3651597B2 (ja) 半導体パッケージ、半導体装置、電子装置及び半導体パッケージの製造方法
US6787903B2 (en) Semiconductor device with under bump metallurgy and method for fabricating the same
US7981722B2 (en) Semiconductor device and fabrication method thereof
JP4313520B2 (ja) 半導体パッケージ
JP4698125B2 (ja) バンプおよびポリマー層を有しない、基板アセンブリのためのフリップチップ
US20060286791A1 (en) Semiconductor wafer package and manufacturing method thereof
US9607957B2 (en) Semiconductor device
US20130026658A1 (en) Wafer level chip scale package for wire-bonding connection
JP4361222B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP3678239B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3866073B2 (ja) 半導体パッケージ
JP2004281898A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4361223B2 (ja) 半導体パッケージ
JP2000164617A (ja) チップサイズパッケージおよびその製造方法
JP2006303036A (ja) 半導体装置
JP4462664B2 (ja) チップサイズパッケージ型の半導体装置
JP4444560B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4812673B2 (ja) 半導体装置
JP4156205B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4536757B2 (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
JP2000164622A (ja) チップサイズパッケージおよびその製造方法
JP2011040471A (ja) 半導体装置及び電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090804

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090812

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees