JP2015159197A5 - - Google Patents

Download PDF

Info

Publication number
JP2015159197A5
JP2015159197A5 JP2014033379A JP2014033379A JP2015159197A5 JP 2015159197 A5 JP2015159197 A5 JP 2015159197A5 JP 2014033379 A JP2014033379 A JP 2014033379A JP 2014033379 A JP2014033379 A JP 2014033379A JP 2015159197 A5 JP2015159197 A5 JP 2015159197A5
Authority
JP
Japan
Prior art keywords
layer
metal layer
forming
solder resist
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014033379A
Other languages
English (en)
Other versions
JP2015159197A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2014033379A priority Critical patent/JP2015159197A/ja
Priority claimed from JP2014033379A external-priority patent/JP2015159197A/ja
Priority to US14/583,230 priority patent/US9334576B2/en
Publication of JP2015159197A publication Critical patent/JP2015159197A/ja
Publication of JP2015159197A5 publication Critical patent/JP2015159197A5/ja
Pending legal-status Critical Current

Links

Description

本配線基板は、絶縁層と、前記絶縁層上に形成された配線層と、前記配線層上の一部に形成された第1金属層と、前記配線層及び前記第1金属層を覆い、前記第1金属層の上面の一部を露出する開口部を備えたソルダーレジスト層と、前記開口部内に露出する前記第1金属層の上面に形成された第2金属層と、前記第2金属層上に形成された第3金属層と、を有し、前記ソルダーレジスト層は、前記第1金属層の上面の外周部を被覆し、前記開口部内に前記第1金属層の上面の一部を露出し、前記第2金属層の上面は、前記ソルダーレジスト層の上面と面一であるか、又は、前記ソルダーレジスト層の上面から突出していることを要件とする。

Claims (10)

  1. 絶縁層と、
    前記絶縁層上に形成された配線層と、
    前記配線層上の一部に形成された第1金属層と、
    前記配線層及び前記第1金属層を覆い、前記第1金属層の上面の一部を露出する開口部を備えたソルダーレジスト層と、
    前記開口部内に露出する前記第1金属層の上面に形成された第2金属層と、
    前記第2金属層上に形成された第3金属層と、を有し、
    前記ソルダーレジスト層は、前記第1金属層の上面の外周部を被覆し、前記開口部内に前記第1金属層の上面の一部を露出し、
    前記第2金属層の上面は、前記ソルダーレジスト層の上面と面一であるか、又は、前記ソルダーレジスト層の上面から突出している配線基板。
  2. 前記第2金属層の上面は、前記ソルダーレジスト層の上面から突出し、
    前記第2金属層の突出部の外周側は、前記開口部の周囲の前記ソルダーレジスト層の上面に環状に延在している請求項1記載の配線基板。
  3. 前記第3金属層は、前記第2金属層の突出部の上面及び側面を覆っている請求項2記載の配線基板。
  4. 前記第1金属層は銅から形成され、前記第2金属層はニッケルから形成されている請求項1乃至3の何れか一項記載の配線基板。
  5. 前記第3金属層は、単一層又は複数層から構成され、前記単一層又は前記複数層中の最外層は金から形成されている請求項1乃至4の何れか一項記載の配線基板。
  6. 前記第1金属層は、半導体チップと電気的に接続されるパッドとなる請求項1乃至5の何れか一項記載の配線基板。
  7. 絶縁層上に配線層を形成する工程と、
    前記配線層上の一部に第1金属層を積層形成する工程と、
    前記絶縁層上に、前記配線層及び前記第1金属層を覆うようにソルダーレジスト層を形成する工程と、
    前記ソルダーレジスト層に、前記第1金属層の上面の一部を露出する開口部を形成する工程と、
    前記開口部内に露出する前記第1金属層の上面に第2金属層を形成する工程と、
    前記第2金属層上に第3金属層を形成する工程と、を有し、
    前記開口部を形成する工程では、前記ソルダーレジスト層が、前記第1金属層の上面の外周部を被覆し、前記開口部内に前記第1金属層の上面の一部を露出し、
    前記第2金属層を形成する工程では、前記第2金属層の上面が、前記ソルダーレジスト層の上面と面一であるか、又は、前記ソルダーレジスト層の上面から突出する配線基板の製造方法。
  8. 前記積層形成する工程は、
    前記絶縁層上にシード層を形成する工程と、
    前記シード層を給電層とする電解めっき法により前記シード層上に前記配線層の一部となる電解めっき層を選択的に形成する工程と、
    前記シード層を給電層とする電解めっき法により前記電解めっき層上に前記第1金属層を選択的に形成する工程と、
    前記電解めっき層に覆われていない部分の前記シード層を除去する工程と、を含む請求項7記載の配線基板の製造方法。
  9. 前記第1金属層を選択的に形成する工程は、
    前記シード層上及び前記電解めっき層上に、前記第1金属層に対応する開口部を備えたレジスト層を形成する工程と、
    前記シード層を給電層に利用した電解めっき法により、前記レジスト層の開口部内に露出する前記電解めっき層上に前記第1金属層を形成する工程と、
    前記レジスト層を除去する工程と、を含む請求項8記載の配線基板の製造方法。
  10. 前記第2金属層を形成する工程では、等方的に成長するめっきにより、前記第2金属層の上面を前記ソルダーレジスト層の上面から突出させ、前記第2金属層の突出部の外周側を前記開口部の周囲の前記ソルダーレジスト層の上面に環状に延在させる請求項7乃至9の何れか一項記載の配線基板の製造方法。
JP2014033379A 2014-02-24 2014-02-24 配線基板及びその製造方法 Pending JP2015159197A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014033379A JP2015159197A (ja) 2014-02-24 2014-02-24 配線基板及びその製造方法
US14/583,230 US9334576B2 (en) 2014-02-24 2014-12-26 Wiring substrate and method of manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014033379A JP2015159197A (ja) 2014-02-24 2014-02-24 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015159197A JP2015159197A (ja) 2015-09-03
JP2015159197A5 true JP2015159197A5 (ja) 2017-01-26

Family

ID=53883636

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014033379A Pending JP2015159197A (ja) 2014-02-24 2014-02-24 配線基板及びその製造方法

Country Status (2)

Country Link
US (1) US9334576B2 (ja)
JP (1) JP2015159197A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611036A (zh) * 2016-07-12 2018-01-19 碁鼎科技秦皇岛有限公司 封装基板及其制作方法、封装结构
DE102017101185B4 (de) * 2017-01-23 2020-07-16 Infineon Technologies Ag Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) * 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board
CN110783728A (zh) * 2018-11-09 2020-02-11 广州方邦电子股份有限公司 一种柔性连接器及制作方法
JP7238712B2 (ja) * 2019-09-18 2023-03-14 トヨタ自動車株式会社 配線基板の製造方法および配線基板
US11227823B2 (en) * 2020-04-20 2022-01-18 Advanced Semiconductor Engineering, Inc. Wiring structure
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3865989B2 (ja) * 2000-01-13 2007-01-10 新光電気工業株式会社 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
JP2003008228A (ja) * 2001-06-22 2003-01-10 Ibiden Co Ltd 多層プリント配線板およびその製造方法
JP2004281937A (ja) * 2003-03-18 2004-10-07 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4185499B2 (ja) * 2005-02-18 2008-11-26 富士通マイクロエレクトロニクス株式会社 半導体装置
JP4687183B2 (ja) * 2005-03-29 2011-05-25 セイコーエプソン株式会社 液滴吐出ヘッドの製造方法
TWI290375B (en) * 2005-07-15 2007-11-21 Via Tech Inc Die pad arrangement and bumpless chip package applying the same
JP4891578B2 (ja) * 2005-08-10 2012-03-07 京セラSlcテクノロジー株式会社 配線基板およびその製造方法
JP5279180B2 (ja) * 2005-10-03 2013-09-04 ローム株式会社 半導体装置
JP4769056B2 (ja) 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP2007184381A (ja) * 2006-01-06 2007-07-19 Matsushita Electric Ind Co Ltd フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法
JP2007234660A (ja) * 2006-02-27 2007-09-13 Kyocera Corp 配線基板および配線基板の製造方法
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
JP2010040936A (ja) * 2008-08-07 2010-02-18 Kyocer Slc Technologies Corp 配線基板およびその製造方法
JP5563785B2 (ja) * 2009-05-14 2014-07-30 新光電気工業株式会社 半導体パッケージ及びその製造方法
US9018758B2 (en) * 2010-06-02 2015-04-28 Taiwan Semiconductor Manufacturing Company, Ltd. Cu pillar bump with non-metal sidewall spacer and metal top cap

Similar Documents

Publication Publication Date Title
JP2015159197A5 (ja)
JP2008263125A5 (ja)
JP2015070007A5 (ja)
JP2013073994A5 (ja)
JP2013026625A5 (ja)
JP2012109350A5 (ja)
JP2017505999A5 (ja)
JP2015026722A5 (ja)
JP2013118255A5 (ja)
JP2016072493A5 (ja)
JP2016207957A5 (ja)
JP2010267805A5 (ja)
JP2010015550A5 (ja)
JP2016096292A5 (ja)
TWI584387B (zh) 封裝結構之製法
JP2009105311A5 (ja)
JP2011061116A5 (ja)
JP2016072492A5 (ja)
JP2015072996A5 (ja)
JP2015133388A5 (ja)
JP2014107427A5 (ja)
JP2011028829A5 (ja)
JP2015179730A5 (ja)
JP2015050342A5 (ja)
JP2017228720A5 (ja)