JP2017505999A5 - - Google Patents

Download PDF

Info

Publication number
JP2017505999A5
JP2017505999A5 JP2016549269A JP2016549269A JP2017505999A5 JP 2017505999 A5 JP2017505999 A5 JP 2017505999A5 JP 2016549269 A JP2016549269 A JP 2016549269A JP 2016549269 A JP2016549269 A JP 2016549269A JP 2017505999 A5 JP2017505999 A5 JP 2017505999A5
Authority
JP
Japan
Prior art keywords
die
layer
substrate
forming
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016549269A
Other languages
English (en)
Other versions
JP2017505999A (ja
Filing date
Publication date
Priority claimed from US14/254,494 external-priority patent/US10971476B2/en
Application filed filed Critical
Publication of JP2017505999A publication Critical patent/JP2017505999A/ja
Publication of JP2017505999A5 publication Critical patent/JP2017505999A5/ja
Pending legal-status Critical Current

Links

Claims (15)

  1. 基板と、
    ダイ側再配線層と、
    前記ダイ側再配線層上のシード層と、
    前記シード層を通じて前記ダイ側再配線層に電気的に結合するように構成された、複数のダイ相互接続と、
    前記シード層を通じて前記ダイ側再配線層に電気的に結合するように構成された、複数の金属ポストと、
    前記基板の中を延在する複数の基板貫通ビアと、
    前記基板のボード対向面に隣接するボード対向再配線層と
    を備え、前記基板貫通ビアのうちの少なくともサブセットが、前記ダイ側再配線層を前記ボード対向再配線層に電気的に結合させる、パッケージ。
  2. 前記複数のダイ相互接続のうちの少なくともサブセットに電気的に結合された、少なくとも1つのダイをさらに備える、請求項1に記載のパッケージ。
  3. 前記基板が、ガラスインターポーザを備え、前記少なくとも1つのダイが、複数のダイを備え、各ダイが、前記ダイ相互接続のうちの対応するサブセットに電気的に結合される、請求項2に記載のパッケージ。
  4. 前記複数のダイを少なくとも部分的に封止するモールドコンパウンドをさらに備え、前記ダイ相互接続と前記金属ポストの両方が、銅およびニッケルからなる群から選択された金属を含む、請求項3に記載のパッケージ。
  5. 前記複数の金属ポストに電気的に結合された上部パッケージをさらに備える、請求項2に記載のパッケージ。
  6. 前記ダイ相互接続が、複数のはんだバンプを備え、および/または、前記ダイ相互接続が、複数のはんだピラーを備える、請求項1に記載のパッケージ。
  7. 前記基板の前記ボード対向面に隣接する複数のはんだボールをさらに備え、前記複数のはんだボールが、前記ボード対向再配線層に電気的に結合され、および/または、前記ダイ側再配線層および前記ボード対向再配線層がそれぞれ、パターン形成された銅金属層を備える、請求項に記載のパッケージ。
  8. ダイ側再配線層を基板のダイ対向面に隣接して形成するステップと、
    ボード対向再配線層を前記基板のボード対向面に隣接して形成するステップと、
    前記基板の中を延在する複数の基板貫通ビアを、前記基板貫通ビアが前記ダイ側再配線層と前記ボード対向再配線層との間を電気的に結合するように形成するステップと、
    前記ダイ側再配線層に隣接する誘電体層の中に、複数のダイ相互接続開口を形成するステップと、
    前記誘電体層の中に、複数の金属ポスト開口を形成するステップと、
    前記ダイ相互接続開口内に、ダイ相互接続を形成するステップと、
    前記金属ポスト開口内に、金属ポストを形成するステップであって、前記金属ポストがインサイチュで前記基板上にある、形成するステップと
    を含む、方法。
  9. 前記再配線層上にシード層を堆積させるステップをさらに含み、前記ダイ相互接続を形成するステップが、前記シード層の、前記ダイ相互接続開口内に露出した部分の上に、前記ダイ相互接続をめっきするステップを含み、前記金属ポストを形成するステップが、前記シード層の、前記金属ポスト開口内に露出した部分の上に、前記金属ポストをめっきするステップを含み、前記ダイ相互接続をめっきするステップ、および前記金属ポストをめっきするステップが、好ましくは、銅およびニッケルからなる群から選択された金属をめっきするステップを含む、請求項に記載の方法。
  10. 少なくとも1つのダイを、前記ダイ相互接続のうちの少なくともサブセットに取り付けるステップ、より好ましくは、複数のダイを前記複数のダイ相互接続に取り付けるステップをさらに含む、請求項に記載の方法。
  11. ダイをモールドコンパウンドで少なくとも部分的に封止するステップをさらに含む、請求項10に記載の方法。
  12. 前記ダイ相互接続をめっきするステップが、前記誘電体層上に第1のマスク層を堆積させるステップと、前記第1のマスク層を、前記ダイ相互接続開口を露出させるようにパターン形成するステップと、前記露出したダイ相互接続開口内に、前記ダイ相互接続をめっきするステップとを含み、前記金属ポストをめっきするステップが、好ましくは、前記誘電体層上に第2のマスク層を堆積させるステップと、前記第2のマスク層を、前記金属ポスト開口を露出させるようにパターン形成するステップと、前記露出した金属ポスト開口内に、前記金属ポストをめっきするステップとを含む、請求項に記載の方法。
  13. ンターポーザが、ガラスインターポーザまたは半導体インターポーザを備える、請求項に記載のパッケージ。
  14. 前記パッケージが、セル電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、およびビデオプレーヤのうちの少なくとも1つに組み込まれる、請求項に記載のパッケージ。
  15. ード層を原子層堆積を通じて堆積させるステップをさらに含む、請求項に記載の方法。
JP2016549269A 2014-02-18 2015-02-06 金属ポスト相互接続部を備えた下部パッケージ Pending JP2017505999A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201461941345P 2014-02-18 2014-02-18
US61/941,345 2014-02-18
US14/254,494 2014-04-16
US14/254,494 US10971476B2 (en) 2014-02-18 2014-04-16 Bottom package with metal post interconnections
PCT/US2015/014870 WO2015126638A1 (en) 2014-02-18 2015-02-06 Bottom package with metal post interconnections

Publications (2)

Publication Number Publication Date
JP2017505999A JP2017505999A (ja) 2017-02-23
JP2017505999A5 true JP2017505999A5 (ja) 2018-03-01

Family

ID=53798778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016549269A Pending JP2017505999A (ja) 2014-02-18 2015-02-06 金属ポスト相互接続部を備えた下部パッケージ

Country Status (5)

Country Link
US (1) US10971476B2 (ja)
EP (1) EP3108499B1 (ja)
JP (1) JP2017505999A (ja)
CN (1) CN106030791A (ja)
WO (1) WO2015126638A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7405888B2 (ja) 2021-03-19 2023-12-26 ナントン アクセス セミコンダクター シーオー.,エルティーディー 埋め込みパッケージ構造及びその製造方法
JP7498819B2 (ja) 2023-03-10 2024-06-12 ローム株式会社 半導体モジュール

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318452B2 (en) 2014-03-21 2016-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9735129B2 (en) * 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9478521B2 (en) 2014-09-25 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package Structure
US9443799B2 (en) 2014-12-16 2016-09-13 International Business Machines Corporation Interposer with lattice construction and embedded conductive metal structures
US10515884B2 (en) * 2015-02-17 2019-12-24 Advanced Semiconductor Engineering, Inc. Substrate having a conductive structure within photo-sensitive resin
KR20160122020A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 기판 및 이를 구비하는 반도체 패키지
US9437536B1 (en) 2015-05-08 2016-09-06 Invensas Corporation Reversed build-up substrate for 2.5D
US10211160B2 (en) * 2015-09-08 2019-02-19 Invensas Corporation Microelectronic assembly with redistribution structure formed on carrier
US10438881B2 (en) * 2015-10-29 2019-10-08 Marvell World Trade Ltd. Packaging arrangements including high density interconnect bridge
US10707171B2 (en) 2015-12-22 2020-07-07 Intel Corporation Ultra small molded module integrated with die by module-on-wafer assembly
US9865566B1 (en) * 2016-06-15 2018-01-09 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US9960328B2 (en) 2016-09-06 2018-05-01 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
KR101942727B1 (ko) * 2016-09-12 2019-01-28 삼성전기 주식회사 팬-아웃 반도체 패키지
US10729000B2 (en) * 2016-09-28 2020-07-28 Intel Corporation Thermal conductivity for integrated circuit packaging
US10249552B2 (en) * 2017-02-22 2019-04-02 Jmj Korea Co., Ltd. Semiconductor package having double-sided heat dissipation structure
CN211858622U (zh) * 2017-06-16 2020-11-03 株式会社村田制作所 电路基板及电路模块
US10504854B2 (en) * 2017-12-07 2019-12-10 Intel Corporation Through-stiffener inerconnects for package-on-package apparatus and methods of assembling same
CN109962152A (zh) * 2017-12-25 2019-07-02 北京万应科技有限公司 热电冷却基板及封装方法、集成电路芯片及封装方法
US10468339B2 (en) * 2018-01-19 2019-11-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterogeneous fan-out structure and method of manufacture
KR102063470B1 (ko) * 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
CN109216298A (zh) * 2018-08-10 2019-01-15 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片封装结构及其制造方法
CN109300882A (zh) * 2018-09-20 2019-02-01 蔡亲佳 堆叠嵌入式封装结构及其制作方法
CN109994438B (zh) * 2019-03-29 2021-04-02 上海中航光电子有限公司 芯片封装结构及其封装方法
US10930592B2 (en) * 2019-05-07 2021-02-23 Google Llc Wafer level fan-out application specific integrated circuit bridge memory stack
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11581262B2 (en) * 2019-10-02 2023-02-14 Qualcomm Incorporated Package comprising a die and die side redistribution layers (RDL)
US11282756B2 (en) * 2020-08-17 2022-03-22 Taiwan Semiconductor Manufacturing Company Limited Organic interposer including stress-resistant bonding structures and methods of forming the same
US20220216171A1 (en) * 2021-01-06 2022-07-07 Huawei Technologies Co., Ltd. Chip package structure, preparation method, and electronic device
US11682607B2 (en) * 2021-02-01 2023-06-20 Qualcomm Incorporated Package having a substrate comprising surface interconnects aligned with a surface of the substrate
US20220406752A1 (en) * 2021-06-17 2022-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor die with tapered sidewall in package and fabricating method thereof
TWI825975B (zh) * 2021-09-10 2023-12-11 美商愛玻索立克公司 已清洗的封裝用基板的製造方法以及已清洗的封裝用基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3798620B2 (ja) 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
JP4056854B2 (ja) 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
JP3975194B2 (ja) 2003-12-02 2007-09-12 株式会社フジクラ パッケージの製造方法
JP4498991B2 (ja) * 2005-07-15 2010-07-07 新光電気工業株式会社 半導体装置及び電子装置
US20080023805A1 (en) 2006-07-26 2008-01-31 Texas Instruments Incorporated Array-Processed Stacked Semiconductor Packages
JP2008091795A (ja) 2006-10-04 2008-04-17 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
FR2932004B1 (fr) 2008-06-03 2011-08-05 Commissariat Energie Atomique Dispositif electronique empile et procede de realisation d'un tel dispositif electronique
US8587129B2 (en) 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US20110147908A1 (en) 2009-12-17 2011-06-23 Peng Sun Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
KR20120007839A (ko) 2010-07-15 2012-01-25 삼성전자주식회사 적층형 반도체 패키지의 제조방법
JP2012079734A (ja) 2010-09-30 2012-04-19 Teramikros Inc 半導体装置及び半導体デバイス並びにそれらの製造方法
US20120080787A1 (en) 2010-10-05 2012-04-05 Qualcomm Incorporated Electronic Package and Method of Making an Electronic Package
KR20120048991A (ko) * 2010-11-08 2012-05-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8941222B2 (en) * 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US20130181359A1 (en) 2012-01-13 2013-07-18 TW Semiconductor Manufacturing Company, Ltd. Methods and Apparatus for Thinner Package on Package Structures
US9412689B2 (en) 2012-01-24 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packaging structure and method
TWI508249B (zh) 2012-04-02 2015-11-11 矽品精密工業股份有限公司 封裝件、半導體封裝結構及其製法
JP6038517B2 (ja) 2012-07-13 2016-12-07 新光電気工業株式会社 配線基板及びその製造方法
US9735087B2 (en) * 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US9252065B2 (en) * 2013-11-22 2016-02-02 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming package structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7405888B2 (ja) 2021-03-19 2023-12-26 ナントン アクセス セミコンダクター シーオー.,エルティーディー 埋め込みパッケージ構造及びその製造方法
JP7498819B2 (ja) 2023-03-10 2024-06-12 ローム株式会社 半導体モジュール

Similar Documents

Publication Publication Date Title
JP2017505999A5 (ja)
US10971476B2 (en) Bottom package with metal post interconnections
US11069573B2 (en) Wafer level package structure and method of forming same
US10079200B2 (en) Packaging devices and methods
US8476770B2 (en) Apparatus and methods for forming through vias
TWI445144B (zh) 堆疊晶圓級封裝與相關製造方法
US11282761B2 (en) Semiconductor packages and methods of manufacturing the same
US11251142B2 (en) Method of fabricating package structure
US10319607B2 (en) Package-on-package structure with organic interposer
US9059107B2 (en) Packaging methods and packaged devices
US20150171006A1 (en) 3DIC Package and Methods of Forming the Same
JP2009194144A5 (ja)
TWI721038B (zh) 封裝結構、疊層封裝元件及其形成方法
TWI553807B (zh) 封裝結構
US10930586B2 (en) Integrated fan-out package and method of fabricating the same
US8658528B2 (en) Bumping process and structure thereof
JP2015159197A5 (ja)
JP2017050310A5 (ja)
US20160118312A1 (en) Molding compound supported rdl for ic package
US8628636B2 (en) Method of manufacturing a package substrate
TWI520278B (zh) 嵌埋有晶片之封裝結構的製法
JP2017510063A5 (ja)
TWI622147B (zh) 半導體封裝