JP2017510063A5 - - Google Patents

Claims (13)

1. 第１の相互接続および複数の残りの相互接続が実装されたダイと、
   前記ダイ内であって、前記第１の相互接続および前記複数の残りの相互接続の上に配設されたインダクタであって、
   前記ダイに電気的かつ機械的に結合される第１の端子と、
   前記第１の相互接続を通じて前記ダイに電気的かつ機械的に結合される第２の端子と、
   前記複数の残りの相互接続に機械的に結合されるが、前記複数の残りの相互接続に電気的に結合されない前記インダクタの残りの部分と
   を備えるインダクタとを備えた、装置。
2. 前記第１の相互接続が、アンダーバンプメタライゼーション（ＵＢＭ）層を通じて前記ダイに電気的に結合された、請求項１に記載の装置。
3. ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、およびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）のうちの少なくとも１つの中に一体化された、請求項１に記載の装置。
4. 前記インダクタが前記ダイ上の単一の層内に配設された、請求項１に記載の装置。
5. 前記インダクタが２次元である、請求項１に記載の装置。
6. 装置を製造する方法であって、
   第１の相互接続および複数の残りの相互接続が実装されたダイを設けるステップと、
   前記ダイ内であって、前記第１の相互接続および前記複数の残りの相互接続の上にインダクタを配設するステップであって、
   前記インダクタの第１の端子を形成し、前記ダイに前記第１の端子を電気的かつ機械的に結合するステップと、
   前記インダクタの第２の端子を形成し、前記第１の相互接続を通じて前記ダイに前記第２の端子を電気的かつ機械的に結合するステップと、
   前記インダクタの残りの部分を形成し、前記複数の残りの相互接続に前記インダクタの前記残りの部分を機械的に結合するが、前記複数の残りの相互接続に前記インダクタの前記残りの部分を電気的に結合しないステップと
   を含むステップとを含む、方法。
7. 前記第１の相互接続が、アンダーバンプメタライゼーション（ＵＢＭ）層を通じて前記ダイに電気的に結合される、請求項６に記載の装置を製造する方法。
8. ウェハレベルパッケージ（ＷＬＰ）、フリップチップボールグリッドアレイ（ＦＣＢＧＡ）パッケージ、パッケージオンパッケージ（ＰｏＰ）パッケージ、およびフリップチップチップスケールパッケージ（ＦＣＣＳＰ）のうちの少なくとも１つの中に前記装置を一体化するステップをさらに含む、請求項６に記載の装置を製造する方法。
9. 前記ダイ内に配設された前記インダクタを設けるステップが、前記ダイ上の単一の層内に前記インダクタを配設するステップを含む、請求項６に記載の装置を製造する方法。
10. 前記インダクタが２次元である、請求項６に記載の装置を製造する方法。
11. 前記ダイ内に金属層を設けるステップと、
    前記金属層上に銅再分配層を設けるステップと、
    前記銅再分配層上にポリイミド層を設けるステップと、
    前記ポリイミド層上に部分的に配設され、前記銅再分配層上に部分的に配設されるアンダーバンプメタライゼーション（ＵＢＭ）層を設けるステップとをさらに含む、請求項６に記載の装置を製造する方法。
12. 前記ダイ内の金属層と、
    前記金属層上の銅再分配層と、
    前記銅再分配層上のポリイミド層と、
    前記ポリイミド層上に部分的に配設され、前記銅再分配層上に部分的に配設されるアンダーバンプメタライゼーション（ＵＢＭ）層とをさらに備える、請求項１に記載の装置。
13. データを含むコンピュータ可読媒体であって、前記データが、マシンによってアクセスされるとき、装置を製造するための請求項６から１１のいずれか一項に記載の方法に従う動作を前記マシンに実施させる、コンピュータ可読媒体。