CN106030790B - 晶片级封装(wlp)的浮置ubm焊球上的电感器设计 - Google Patents

晶片级封装(wlp)的浮置ubm焊球上的电感器设计 Download PDF

Info

Publication number
CN106030790B
CN106030790B CN201580008222.0A CN201580008222A CN106030790B CN 106030790 B CN106030790 B CN 106030790B CN 201580008222 A CN201580008222 A CN 201580008222A CN 106030790 B CN106030790 B CN 106030790B
Authority
CN
China
Prior art keywords
inductor
tube core
layer
semiconductor devices
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580008222.0A
Other languages
English (en)
Other versions
CN106030790A (zh
Inventor
Y·K·宋
Y·朴
X·张
R·D·莱恩
A·哈德吉克里斯托斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN106030790A publication Critical patent/CN106030790A/zh
Application granted granted Critical
Publication of CN106030790B publication Critical patent/CN106030790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种晶片级封装(WLP)上的电感器设计无需削减管芯上的焊球，因为这些焊球形成了电感器的一部分。该电感器上的一个端子耦合至该管芯，另一个端子耦合至该管芯上的单个焊球，并且机械接触该电感器的其余焊球保持电浮置。结果所得的器件具有更好的电感、直流(DC)电阻、板级可靠性(BLR)和品质因数(Q)。

Description

晶片级封装(WLP)的浮置UBM焊球上的电感器设计
公开领域
本公开的各方面一般涉及半导体封装，尤其涉及实现针对晶片级封装的电感器设计以及改善的板级可靠性的半导体封装。
背景技术
无线设备(例如，蜂窝电话或智能电话)可包括耦合至天线以支持双向或多向通信的发射机和接收机。发射机可用语音和/或数据来调制射频(RF)载波信号以获得经调制信号，使用一个或多个功率放大器来放大经调制信号以获得具有恰当输出功率电平的输出RF信号，并经由天线将该输出RF信号发射到基站。
电感器是用于无线通信的功率放大器的整合部分。例如，电感器可用在储能电路中、用作扼流圈等。在将电感器集成到设备中时，板级可靠性是主要关注的问题。例如，已引起关于焊接空洞、温度循环、机械振动、电迁移等对板级可靠性的可能影响的关注。
一种传统解决方案是使用表面安装技术(SMT)在芯片上实现一个或多个电感器。然而，这种解决方案要求将电感器安装在芯片外部。这种解决方案的一种结果是功率放大器中的扼流电感器被移除并用SMT电感器代替。用SMT电感器代替扼流电感器导致功率放大器具有减小的噪声边际。
另一种传统解决方案是将电感器嵌入到封装基板中。这种解决方案也有挑战性。例如，将电感器嵌入到封装基板中导致增加的封装成本。另外，将电感器嵌入到封装基板中导致较大的封装，因为电感器需要额外空间。
又一种传统解决方案是使用面栅阵列(LGA)技术在层压基板上实现电感器。这种实现使用通过利用基板上的焊球来嵌入到基板中的螺旋电感器。图1描绘了形成用于实现电感器的管芯102的常规基板。管芯102包括若干焊球104a-104z。当在管芯102上实现电感器时，必须削减一些焊球。例如，图1(使用虚线)示出了必须削减焊球104k、104l、104p和104q以实现电感器的最优性能。然而，如果削减一些焊球，则可能违反焊球的密度要求。例如，为满足板级可靠性标准，在管芯102与印刷电路板(PCB)之间的焊料连接较少时必须满足热要求和/或机械要求。
替换方案是保留管芯102上的所有焊球。如果不从管芯102削减焊球104k、104l、104p和104q，则焊球104k、104l、104p和104q被称为是“浮置的”，因为它们在电感器被集成到管芯102上时未电耦合至管芯102。遗憾的是，浮置焊球导致高涡流，这会导致电感器的降低的电感、电感器的较高直流(DC)电阻(Rdc)、以及电感器的低品质因数(Q)。
而且，L、Rdc和Q的值遭受因工艺变动而引起的改变。如果电感值改变，则需要一种补偿这些变化的方式，诸如通过在封装中包括可变电容来补偿。所添加的此组件使物料清单增加，使制造成本增加，并使封装大小增大。
由此，需要用于例如在功率放大器中实现电感器的改进的装置和方法。
概述
本文所描述的示例实现涉及用于晶片级封装(WLP)的浮置焊球上的电感器设计的装置、系统、方法和计算机可读介质。此电感器设计的特征在于该电感器设计与板级可靠性标准兼容，不涉及削减焊球，并且仍维持电感器的电感和品质因数(Q)。
在一个或多个实现中，一种半导体器件包括管芯，其填充有第一互连和多个其余互连。该半导体器件还包括布置在该管芯中的电感器。该电感器包括第一端子，其电且机械耦合至该管芯。该电感器还包括第二端子，其使用第一互连电且机械耦合至该管芯。该电感器包括机械耦合至该多个其余互连但未电耦合至该多个其余互连的其余部分。
在一些实现中，第一互连可以是使用凸块下金属化(UBM)层电耦合至该管芯的焊球，该半导体器件被集成到晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装和倒装芯片规模封装(FCCSP)中的至少一者中，该电感器布置在该管芯上的单层中，并且该电感器是二维的。
在另一实现中，一种半导体器件包括管芯，其填充有第一互连和多个其余互连。该半导体器件还包括印刷电路板(PCB)。该半导体器件进一步包括布置在该管芯中的电感器。该电感器包括：第一端子，其电且机械耦合至该管芯；以及第二端子，其使用第一互连电且机械耦合至该印刷电路板(PCB)。该电感器的其余部分机械耦合至该多个其余互连但未电耦合至该多个其余互连。
在进一步实现中，一种半导体器件包括管芯，其填充有第一互连和多个其余互连。该半导体器件还包括印刷电路板(PCB)。该半导体器件进一步包括布置在该印刷电路板中的电感器。该电感器包括第一端子，其使用第一互连电且机械耦合至该印刷电路板。该电感器还包括第二端子，其电且机械耦合至该管芯。该电感器包括机械耦合至该多个其余互连但未电耦合至该多个其余互连的其余部分。
在又一实现中，一种制造半导体器件的方法包括提供填充有第一互连和多个其余互连的管芯。此制造半导体器件的方法还包括在该管芯中布置电感器。该电感器包括：第一端子，其电且机械耦合至该管芯；以及第二端子，其使用第一互连电且机械耦合至该管芯。该电感器还包括机械耦合至该多个其余互连但未电耦合至该多个其余互连的其余部分。
在再一实现中，一种半导体器件包括用于提供填充有第一互连和多个其余互连的管芯的装置和用于在该管芯中布置电感器的装置。用于在该管芯中布置电感器的装置包括用于形成第一端子的装置，用于将第一端子电且机械耦合至该管芯的装置，用于形成第二端子的装置，用于使用第一互连将第二端子电且机械耦合至该管芯的装置，用于形成该电感器的其余部分的装置，以及用于将该电感器的其余部分机械耦合至该多个其余互连但不将该电感器的其余部分电耦合至该多个其余互连的装置。
一种非瞬态计算机可读介质可实现本文所描述的方法中的一种或多种方法。而且，可在有线或无线设备中实现此半导体器件/组装件。
以上是与本文所描述的一个或多个实现相关的简化概述。如此，该概述既不应被视为与所有构想的方面和/或实现相关的详尽纵览，该概述也不应被认为标识与所有构想的方面和/或实现相关的关键性或决定性要素或描绘与任何特定方面和/或实现相关联的范围。相应地，该概述仅有的目的是在以下给出的详细描述之前以简化形式呈现与本文所公开的机制相关的一个或多个方面和/或实现有关的某些概念。
附图简述
给出附图以帮助描述本文所描述的技术，并且提供这些附图仅仅是为了解说各实现而非对其进行限定。
图1是用于实现电感器的常规基板的俯视图。
图2是根据本文所描述的技术的一个或多个实现的其中布置有电感器的基板的俯视图。
图3是根据本文所描述的技术的一个或多个实现的半导体组装件的横截面视图。
图4是根据本文所描述的技术的一个或多个实现的半导体器件的横截面视图。
图5是根据本文所描述的实现的制作半导体器件的方法的流程图。
图6是根据本文所描述的实现的其中可部署本文所公开的技术的无线网络。
详细描述
一般而言，本文所公开的主题内容涉及用于晶片级封装(WLP)的浮置互连和/或焊球上的电感器设计的系统、方法、装置和计算机可读介质。在一个或多个实现中，此电感器设计不涉及削减晶片/管芯上的焊球。这些浮置焊球形成电感器的一部分。
本文所描述的技术的一个特征是电感器中存在较低直流(DC)电阻。这是因为使用电感器的凸块下金属化(UBM)焊盘，有较大电流穿过该电感器。
本文所描述的技术的另一特征是电感器存在增大的电感。这是因为浮置焊球是电感器的一部分且允许螺旋电感器中多一匝。
本文所描述的技术的另一特征是达成高品质因数(Q)而不削减焊球104k、104l、104p和104q。例如，电感器的品质因数(Q)可通过以下公式得到：
其中ω为角工作频率，L为电感器的电感，并且R为电感器的有效串联电阻，且乘积ωL为电感器的感抗。因此，本文所描述的电感器可达成较高的品质因数(Q)，因为存在较低的有效串联电阻(R)和较高的电感(L)。
本文所描述的技术的另一特征是其在实现此电感器的功率放大器中实现更大的电压净空。例如，使用根据本文所描述的技术实现的电感器，该电感器中存在较低的寄生电阻。在寄生电阻较低的情况下，欧姆定律(V＝I*R，其中V为电压，I为电流，且R为电阻)强制电感器将投放更多的电压。由此，该电感器存在较大的电压净空。
本文所描述的技术的另一特征是功率放大器可达成更高的功率增加效率(PAE)和功率放大器增益。例如，电感器中较低的寄生电阻导致较低的功率损耗。较低的功率损耗导致较高的功率增加效率(PAE)。
本文所描述的技术的又一特征是由于集成到封装中的电感器是二维而不是三维的，因此减小或消除了涡流。即，电感器被布置在封装上的单层中。这也导致更高的板级可靠性(BLR)。
图2是具有用焊球104a-104z完全填充的管芯102的半导体器件200的俯视图。尽管被解说为具有焊球104a-104z，但是管芯102可填充有任何合适的互连。
在一个或多个实现中，与层叠封装基板不同，半导体器件200为晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装、或倒装芯片规模封装(FCCSP)。
电感器202布置在焊球104a-104z的一部分上。在所解说的实现中，电感器202布置在焊球104k、104l、104p和104q上。由此，未从管芯102削减焊球104a-104z中的任一者以容适电感器202。留下的焊球104k、104p和104q被电“浮置”。留下填充有布置在其上的电感器202的焊球104k、104p和104q允许焊球104k、104l、104p和104q为为电感器202提供在层压基板上的传统电感器实现中不提供的机械支持。留下填充有布置在其上的电感器202的焊球104k、104l、104p和104q还允许焊球104k、104l、104p和104q形成电感器202的一部分。
在所解说的实现中，电感器202包括第一端子204、第二端子206和其余部分208a-208c。第一端子204使用金属迹线(未示出)电且机械耦合至管芯102。第二端子206使用耦合至凸块下金属化(UBM)层(未示出)的焊球104l电且机械耦合至管芯102，电感器202的其余部分208a-208c机械耦合至焊球104k、104p和104q，但未电耦合至管芯102或焊球104k、104p和104q。焊球104k、104p和104q是电浮置的。
图3是根据本文所描述的技术的一个或多个实现的实现在半导体组装件300中的半导体器件200的一部分的横截面视图。所解说的实现描绘了管芯102，其具有较低层金属叠层302和布置在较低层金属叠层302上的顶部金属层(MA层)304。
钝化层306也布置在较低层金属叠层302和MA层304上。钝化层可以是任何合适的氧化物。第一聚酰亚胺层308布置在钝化层306和MA层304上。
铜重分布层(CuRDL)310布置在MA层304和聚酰亚胺层(PM1)308上以形成电感器202。铜重分布层(CuRDL)310可以是采取从一个电感器202端子到另一个电感器202端子的圆形匝的螺旋设计。一个电感器202端子可耦合至聚酰亚胺层(PM1)308上的焊盘，而另一电感器202端子可耦合至MA层304。
在所解说的实现中，端子206经由聚酰亚胺层(PM1)308上的一个或多个焊盘耦合至铜重分布层(CuRDL)310。同样在所解说的实现中，端子204经由MA层304上的一个或多个焊盘耦合至铜重分布层(CuRDL)310。
在替换实现中，端子204经由聚酰亚胺层(PM1)308上的一个或多个焊盘耦合至铜重分布层(CuRDL)310且端子206经由MA层304上的一个或多个焊盘耦合至铜重分布层(CuRDL)310。铜重分布层(CuRDL)310可以是任何合适的导电带。
第二聚酰亚胺层(PM2)312布置在聚酰亚胺层(PM1)308和铜重分布层(CuRDL)310上。凸块下金属化(UBM)层314布置在第二聚酰亚胺层(PM2)312和铜重分布层(CuRDL)310上。焊球104l布置在凸块下金属化(UBM)层314上。印刷电路板(PCB)316布置在焊球104l上。
在所解说的实现中，铜重分布层(CuRDL)310形成电感器202的至少一部分。例如，耦合至MA层304的铜重分布层(CuRDL)310部分可以是电感器202的第一端子204，并且耦合至凸块下金属化(UBM)层314的铜重分布层(CuRDL)310部分可以是电感器202的第二端子206。铜重分布层(CuRDL)310的其余部分使用钝化层306和第二聚酰亚胺层(PM2)312来保持与管芯102电隔离。
在一个或多个实现中，电感器302的较低直流(DC)电阻(Rdc)是通过使较宽铜重分布层(CuRDL)310耦合至第一聚酰亚胺层(PM1)308上的较大铜重分布层(CuRDL)310焊盘来完成的。电感器202的较低直流(DC)电阻(Rdc)还因未削减焊球104k、104l、104p和104q而完成。而且，使焊球104k、104l、104p和104q形成电感器202的一部分减小了直流(DC)电阻(Rdc)且提高了电感器202的板级可靠性。而且，使电感器202采取自第一聚酰亚胺层(PM1)308焊盘的圆形匝提高了该组装件的磁通量，这提高了电感器202的电感。
通常情况下，如果削减焊球104k、104l、104p和104q，则存在干扰磁场传播的涡流，从而导致电感降级。不必从管芯102削减焊球104k、104l、104p和104q消除了由于这种所谓的“焊球效应”导致的降级。
图4是根据本文所描述的技术的一个或多个替换实现的实现在半导体组装件400中的半导体器件200的一部分的横截面视图。所解说的此实现类似于半导体组装件300之处在于其包括管芯102，该管芯102具有较低层金属叠层302、MA层304、钝化层306、第一聚酰亚胺层(PM1)308、铜重分布层(CuRDL)310、聚酰亚胺层(PM2)312、凸块下金属化(UBM)层314、焊球104l和印刷电路板(PCB)416。
然而，在图4所解说的实现中，耦合至MA层304的铜重分布层(CuRDL)310部分可以是电感器202的第二端子206，并且耦合至凸块下金属化(UBM)层314的铜重分布层(CuRDL)310部分可以是电感器202的第一端子204。铜重分布层(CuRDL)310的其余部分使用钝化层306和第二聚酰亚胺层(PM2)312来保持与管芯102电隔离。
图5是解说根据本文所描述的技术的一个或多个实现的制作半导体器件200的方法500的流程图。
在框502，方法500提供填充有焊球的管芯。在一个或多个实现中，方法500提供填充有焊球104a-104z的管芯102。可使用已知技术(诸如沉积、光刻、蚀刻、化学机械平坦化(CMP)等)来制造管芯102。可使用已知技术(诸如植球系统、利用合金焊膏的丝网印刷等)来用焊球填充管芯102。
在框504，方法500在该管芯中(或在该管芯上)提供电感器。在一个或多个实现中，电感器202布置在管芯102中(或管芯102上)，并且以围绕焊球104k、104l、104p和104q的圆形图案形成。电感器202的第一端子204可电且机械耦合至管芯102，其中铜重分布层(CuRDL)310与MA层304接合。电感器202的第二端子206可电且机械耦合至管芯102，其中铜重分布层(CuRDL)310与凸块下金属化(UBM)层314接合。
在替换实现中，可颠倒端子连接。结果所得的组装件具有改善的机械稳定性，因为未削减这些焊球中的任一者。
图6是根据本文所描述的技术的一示例实现的宽带无线网络600的框图，其中可实现电感器202、半导体组装件300和/或半导体组装件400。无线网络600包括用户设备602和基站604。
在所解说的此实现中，用户设备602包括处理器606、数据源608、发射(TX)数据处理器610、接收(RX)数据处理器612、发射(TX)多输入多输出(MIMO)处理器614、存储器616、解调器(DEMOD)618、若干收发机620A到620T、和若干天线622A到622T。
在所解说的此实现中，用户设备602包括数据源624、处理器626、接收数据处理器628、发射数据处理器630、存储器632、调制器634、若干收发机636A到636T、若干天线638A到638T、和消息控制模块640。
所解说的用户设备602可包括、被实现为、或被称为用户装备、订户站、订户单元、移动站、移动台、移动节点、远程站、远程终端、用户终端、用户代理、用户设备、或其他某个术语。在一些实现中，用户设备602可以是蜂窝电话、无绳电话、会话发起协议(SIP)电话、无线本地环路(WLL)站、个人数字助理(PDA)、具有无线连接能力的手持式设备、或连接到无线调制解调器的其他某种合适的处理设备。相应地，本文中所教导的一个或多个方面可被纳入到电话(例如，蜂窝电话或智能电话)、计算机(例如，膝上型设备)、便携式通信设备、便携式计算设备(例如，个人数据助理)、娱乐设备(例如，音乐设备、视频设备、或卫星无线电)、全球定位系统设备、或被配置为经由无线介质通信的任何其他合适的设备中。
所解说的基站604可包括、被实现为、或被称为B节点、演进型B节点、无线电网络控制器(RNC)、基站(BS)、无线电基站(RBS)、基站控制器(BSC)、基收发机站(BTS)、收发机功能(TF)、无线电收发机、无线电路由器、基本服务集(BSS)、扩展服务集(ESS)、宏蜂窝小区、宏节点、家用演进型B节点(HeNB)、毫微微蜂窝小区、毫微微节点、微微节点、或其他某个类似术语。
所解说的数据源608向发射(TX)数据处理器610提供数个数据流的话务。
发射(TX)数据处理器610基于为每个数据流选择的特定编码方案来对该数据流的话务数据进行格式化、编码、和交织以提供经编码数据。每个数据流的经编码数据可使用OFDM技术来与导频数据复用。
导频数据通常是以已知方式处理的已知数据码型，并且可在接收机系统处用于估计信道响应。随后基于为每个数据流选定的特定调制方案(例如，BPSK、QPSK、M-PSK或M-QAM)来调制(即，码元映射)该数据流的经复用的导频和经编码数据以提供调制码元。
每个数据流的数据率、编码、和调制可由处理器610执行的指令来确定。存储器616可存储由处理器610或用户设备602的其他组件使用的程序代码、数据、以及其他信息。
所有数据流的调制码元随后被提供给TX MIMO处理器614，其可进一步处理这些调制码元(例如，针对OFDM)。TX MIMO处理器614随后将NT个调制码元流提供给NT个收发机(XCVR)620A到620T。在一些实现中，TX MIMO处理器614将波束成形权重应用于这些数据流的码元并应用于正藉以发射该码元的天线。
每个收发机(XCVR)620A到620T接收并处理各自的码元流以提供一个或多个模拟信号，并进一步调理(例如，放大、滤波、和上变频)该模拟信号以提供适于在MIMO信道上传送的经调制信号。来自收发机(XCVR)620A到620T的NT个经调制信号随后分别从NT个天线622A到622T被发射。
在基站604处，所发射的经调制信号被NR个天线638A到638R接收，并且从每个天线638A到638R接收的信号被提供给各自相应的收发机(XCVR)636A到636R。每个收发机(XCVR)636A到636R调理(例如，滤波、放大以及下变频)各自的收到信号，数字化经调理的信号以提供采样，以及进一步处理这些采样以提供相应的“收到”码元流。
接收(RX)数据处理器628随后接收并基于特定的接收机处理技术来处理来自NR个收发机(XCVR)636A到636R的NR个收到码元流以提供NT个“检出”码元流。接收(RX)数据处理器628随后解调、解交织、和解码每个检出码元流以恢复该数据流的话务数据。由接收(RX)数据处理器628所进行的处理与由用户设备602处的发射(TX)MIMO处理器614和发射(TX)数据处理器610所执行的处理互补。
处理器626周期性地确定要使用哪个预编码矩阵(以下讨论)。处理器626编制包括矩阵索引部分和秩值部分的反向链路消息。
数据存储器632可存储由处理器626或基站604的其他组件使用的程序代码、数据和其他信息。
该反向链路消息可包括关于通信链路和/或收到数据流的各种类型的信息。反向链路消息随后由TX数据处理器630——其还从数据源624接收数个数据流的话务数据——处理，由调制器634调制，由收发机(XCVR)636A到636R调理，并被传回给用户设备602。
在设备602处，来自基站604的经调制信号由天线622A到622T接收，由收发机(XCVR)620A到620R调理，由解调器(DEMOD)618解调，并由RX数据处理器612处理以提取由基站604传送的反向链路消息。处理器610随后确定要将哪个预编码矩阵用于确定波束成形权重并且随后处理提取出的消息。
应当领会，对于用户设备602和基站604，所描述的组件中的两个或更多个组件的功能性可由单个组件提供。例如，单个处理组件可提供消息控制组件640和处理器626的功能性。
还应当领会，无线节点可被配置成按非无线的方式(例如，经由有线连接)传送和/或接收信息。因此，如本文中所讨论的接收机和发射机可包括恰适的通信接口组件(例如，电或光学接口组件)以经由非无线介质来通信。
网络600可实现以下技术中的任何一种技术或其组合：码分多址(CDMA)系统、多载波CDMA(MCCDMA)、宽带CDMA(W-CDMA)、高速分组接入(HSPA、HSPA+)系统、时分多址(TDMA)系统、频分多址(FDMA)系统、单载波FDMA(SC-FDMA)系统、正交频分多址(OFDMA)系统、或者其他多址技术。采用本文的教导的无线通信系统可被设计成实现一种或多种标准，诸如IS-97、cdma2000、IS-876、W-CDMA、TDSCDMA、以及其他标准。
CDMA网络可实现诸如通用地面无线电接入(UTRA)、cdma2000、或其他某种技术的无线电技术。UTRA包括W-CDMA和低码片率(LCR)。cdma2000技术涵盖IS-2000、IS-97和IS-876标准。TDMA网络可实现诸如全球移动通信系统(GSM)之类的无线电技术。OFDMA网络可实现诸如演进UTRA(E-UTRA)、IEEE 802.11、IEEE 802.16、IEEE 802.20、之类的无线电技术。UTRA、E-UTRA和GSM是通用移动电信系统(UMTS)的一部分。
本文的教导可在3GPP长期演进(LTE)系统、超移动宽带(UMB)系统和其他类型的系统中实现。LTE是使用E-UTRA的UMTS版本。UTRA、E-UTRA、GSM、UMTS和LTE在来自名为“第3代伙伴项目”(3GPP)的组织的文献中描述，而cdma2000在来自名为“第3代伙伴项目2”(3GPP2)的组织的文献中描述。
尽管本公开的某些方面可能是使用3GPP术语来描述的，但是应当理解，本文中的教导可应用于3GPP(例如，Rel99、Rel5、Rel6、Rel7)技术以及3GPP2(例如，1xRTT，1xEV-DORel0、RevA、RevB)技术和其他技术。
本文所描述的技术的各方面在以下针对本文所描述的技术的具体实现的描述和有关附图中被公开。可设计替换实现而不脱离本文所描述的技术的范围。另外，本文所描述的技术的众所周知的元素将不被详细描述或将被省去以免混淆本文所描述的技术的相关细节。
措辞“示例性”在本文中用于表示“用作示例、实例或解说”。本文中描述为“示例性”的任何实现不必然被解释为优于或胜过其他实现。同样，术语“本文所描述的技术的实现”并不要求本文所描述的技术的所有实现都包括所讨论的特征、优点、或工作模式。
本文所使用的术语是仅出于描述特定实现的目的，而并不旨在限制本文所描述的技术的实现。如本文所使用的，单数形式的“一”、“某”和“该”旨在也包括复数形式，除非上下文另有明确指示并非如此。还将理解，术语“包括”、“具有”、“包含”和/或“含有”在本文中使用时指定所陈述的特征、整数、步骤、操作、要素、和/或组件的存在，但并不排除一个或多个其他特征、整数、步骤、操作、要素、组件和/或其群组的存在或添加。
此外，许多实现以将由例如计算设备的元件执行的动作序列的方式来描述。将认识到，本文描述的各种动作能由专用电路(例如，专用IC(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的这些动作序列可被认为是完全体现在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器执行本文所描述的功能性的相应计算机指令集。因此，本文描述的技术的各个方面可以用数种不同形式来实施，所有这些形式都已被构想成落在所要求保护的主题内容的范围内。另外，对于本文描述的每个实现，任何此类实现的对应形式可在本文中被描述为例如“被配置成执行所描述的动作的逻辑”。
本领域技术人员将领会，信息和信号可使用各种不同技术和技艺中的任何一种来表示。例如，贯穿上面描述始终可能被述及的数据、指令、命令、信息、信号、位(比特)、码元、和码片可由电压、电流、电磁波、磁场或磁粒子、光场或光粒子、或其任何组合来表示。
此外，本领域技术人员将领会，结合本文中所公开的实现描述的各种解说性逻辑块、模块、电路、和算法步骤可被实现为电子硬件、计算机软件、或两者的组合。为清楚地解说硬件与软件的这一可互换性，各种解说性组件、块、模块、电路、以及步骤在上面是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本文描述的本技术的范围。
结合本文所公开的实现描述的方法、序列和/或算法可直接在硬件中、在由处理器执行的软件模块中、或在这两者的组合中体现。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其他形式的存储介质中。示例性存储介质耦合到处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以被整合到处理器。
相应地，本文描述的技术的实现可包括实施制造半导体器件的方法的计算机可读介质。相应地，本文所描述的技术不限于所解说的示例，并且用于执行文本所描述的功能性的任何手段均被包括在本文所描述的技术的实现中。
尽管前面的公开示出了本文所描述的技术的解说性实现，但是应当注意，可在其中作出各种改变和修改而不会脱离如所附权利要求定义的本文所描述的技术的范围。根据本文所描述的技术的实现的方法权利要求中的功能、步骤和/或动作不一定要以任何特定次序执行。此外，尽管本文所描述的技术的要素可能是以单数来描述或主张权利的，但是复数也是已构想了的，除非显式地声明了限定于单数。

Claims (23)

1.一种半导体器件，包括：
管芯，其填充有第一互连和多个其余互连；以及
布置在所述管芯中的电感器，所述电感器包括：
第一端子，其电且机械耦合至所述管芯；
第二端子，其使用所述第一互连来电且机械耦合至所述管芯；以及
所述电感器的其余部分，所述其余部分机械耦合至所述多个其余互连但未电耦合至所述多个其余互连。
2.如权利要求1所述的半导体器件，其特征在于，所述第一互连使用凸块下金属化(UBM)层电耦合至所述管芯。
3.如权利要求1所述的半导体器件，其特征在于，所述半导体器件被集成到晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装和倒装芯片规模封装(FCCSP)中的至少一者中。
4.如权利要求1所述的半导体器件，其特征在于，所述电感器布置在所述管芯上的单层中。
5.如权利要求1所述的半导体器件，其特征在于，所述电感器是二维的。
6.一种制造半导体器件的方法，所述方法包括：
提供填充有第一互连和多个其余互连的管芯；以及
在所述管芯中布置电感器，其中在所述管芯中布置电感器包括：
形成所述电感器的第一端子并将所述第一端子电且机械耦合至所述管芯；
形成所述电感器的第二端子并使用所述第一互连将所述第二端子电且机械耦合至所述管芯；以及
形成所述电感器的其余部分并将所述电感器的所述其余部分机械耦合至所述多个其余互连但不将所述电感器的所述其余部分电耦合至所述多个其余互连。
7.如权利要求6所述的方法，其特征在于，所述第一互连使用凸块下金属化(UBM)层电耦合至所述管芯。
8.如权利要求6所述的方法，其特征在于，进一步包括将所述半导体器件集成到晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装、层叠(PoP)封装和倒装芯片规模封装(FCCSP)中的至少一者中。
9.如权利要求6所述的方法，其特征在于，提供布置在所述管芯中的电感器包括将所述电感器布置在所述管芯上的单层中。
10.如权利要求6所述的方法，其特征在于，所述电感器是二维的。
11.如权利要求6所述的方法，其特征在于，进一步包括：
在所述管芯中提供金属层；
在所述金属层上提供铜重分布层；
在所述铜重分布层上提供钝化层；以及
提供凸块下金属化(UBM)层，所述凸块下金属化(UBM)层部分地布置在聚酰亚胺层上且部分地布置在所述铜重分布层上。
12.一种半导体器件，包括：
用于提供填充有第一互连和多个其余互连的管芯的装置；以及
用于在所述管芯中布置电感器的装置，其中所述用于在所述管芯中布置电感器的装置包括：
用于形成第一端子的装置；
用于将所述第一端子电且机械耦合至所述管芯的装置；
用于形成第二端子的装置；
用于使用所述第一互连将所述第二端子电且机械耦合至所述管芯的装置；
用于形成所述电感器的其余部分的装置；以及
用于将所述电感器的所述其余部分机械耦合至所述多个其余互连但不将所述电感器的所述其余部分电耦合至所述多个其余互连的装置。
13.如权利要求12所述的半导体器件，其特征在于，所述用于将所述第一端子电且机械耦合至所述管芯的装置包括用于使用凸块下金属化(UBM)层将所述第一端子电耦合至所述管芯的装置。
14.如权利要求12所述的半导体器件，其特征在于，进一步包括用于将所述半导体器件集成到晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装、层叠(PoP)封装和倒装芯片规模封装(FCCSP)中的至少一者中的装置。
15.如权利要求12所述的半导体器件，其特征在于，所述用于在所述管芯中布置电感器的装置进一步包括用于在所述管芯上的单层中布置电感器的装置。
16.如权利要求12所述的半导体器件，其特征在于，所述用于在所述管芯中布置电感器的装置进一步包括用于在所述管芯中布置二维电感器的装置。
17.如权利要求12所述的半导体器件，其特征在于，进一步包括：
用于在所述管芯中提供金属层的装置；
用于在所述金属层上提供铜重分布层的装置；
用于在所述铜重分布层上提供钝化层的装置；以及
用于提供凸块下金属化(UBM)层的装置，所述凸块下金属化(UBM)层部分地布置在聚酰亚胺层上且部分地布置在所述铜重分布层上。
18.一种包括数据的非瞬态计算机可读存储介质，所述数据在由机器访问时使所述机器执行一种制造半导体器件的方法，所述方法包括：
提供填充有第一互连和多个其余互连的管芯；以及
在所述管芯中布置电感器，其中在所述管芯中布置电感器包括：
形成所述电感器的第一端子并将所述第一端子电且机械耦合至所述管芯；
形成所述电感器的第二端子并使用所述第一互连将所述第二端子电且机械耦合至所述管芯；以及
形成所述电感器的其余部分并将所述电感器的所述其余部分机械耦合至所述多个其余互连但不将所述电感器的所述其余部分电耦合至所述多个其余互连。
19.如权利要求18所述的非瞬态计算机可读存储介质，其特征在于，所述第一互连使用凸块下金属化(UBM)层电耦合至所述管芯。
20.如权利要求18所述的非瞬态计算机可读存储介质，其特征在于，所述方法进一步包括将所述半导体器件集成到晶片级封装(WLP)、倒装球栅阵列(FCBGA)封装、层叠(PoP)封装、以及倒装芯片规模封装(FCCSP)中的至少一者中。
21.如权利要求18所述的非瞬态计算机可读存储介质，其特征在于，提供布置在所述管芯中的电感器包括将所述电感器布置在所述管芯上的单层中。
22.如权利要求18所述的非瞬态计算机可读存储介质，其特征在于，所述电感器是二维的。
23.如权利要求18所述的非瞬态计算机可读存储介质，其特征在于，所述方法进一步包括：
在所述管芯中提供金属层；
在所述金属层上提供铜重分布层；
在所述铜重分布层上提供钝化层；以及
提供凸块下金属化(UBM)层，所述凸块下金属化(UBM)层部分地布置在聚酰亚胺层上且部分地布置在所述铜重分布层上。
CN201580008222.0A 2014-02-12 2015-02-11 晶片级封装(wlp)的浮置ubm焊球上的电感器设计 Active CN106030790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/179,202 2014-02-12
US14/179,202 US9245940B2 (en) 2014-02-12 2014-02-12 Inductor design on floating UBM balls for wafer level package (WLP)
PCT/US2015/015450 WO2015123321A1 (en) 2014-02-12 2015-02-11 Inductor design on floating ubm balls for wafer level package (wlp)

Publications (2)

Publication Number Publication Date
CN106030790A CN106030790A (zh) 2016-10-12
CN106030790B true CN106030790B (zh) 2019-08-20

Family

ID=52596604

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580008222.0A Active CN106030790B (zh) 2014-02-12 2015-02-11 晶片级封装(wlp)的浮置ubm焊球上的电感器设计

Country Status (7)

Country Link
US (1) US9245940B2 (zh)
EP (1) EP3105788A1 (zh)
JP (1) JP6440723B2 (zh)
KR (1) KR102389227B1 (zh)
CN (1) CN106030790B (zh)
BR (1) BR112016019464A2 (zh)
WO (1) WO2015123321A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210210449A1 (en) * 2020-01-03 2021-07-08 Qualcomm Incorporated Thermal compression flip chip bump
CN112366154A (zh) * 2020-11-06 2021-02-12 深圳市Tcl高新技术开发有限公司 芯片转移方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543674A (zh) * 2001-08-14 2004-11-03 �ƶ���ɭ��ϵͳ�ɷ����޹�˾ 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN101320726A (zh) * 2007-02-13 2008-12-10 卡西欧计算机株式会社 混入磁性体粉末的半导体装置及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3558595B2 (ja) * 2000-12-22 2004-08-25 松下電器産業株式会社 半導体チップ，半導体チップ群及びマルチチップモジュール
JP3871609B2 (ja) * 2002-05-27 2007-01-24 松下電器産業株式会社 半導体装置及びその製造方法
US6762495B1 (en) * 2003-01-30 2004-07-13 Qualcomm Incorporated Area array package with non-electrically connected solder balls
JP3983199B2 (ja) * 2003-05-26 2007-09-26 沖電気工業株式会社 半導体装置及びその製造方法
US7619296B2 (en) * 2005-02-03 2009-11-17 Nec Electronics Corporation Circuit board and semiconductor device
US8717137B2 (en) 2006-05-31 2014-05-06 Broadcom Corporation On-chip inductor using redistribution layer and dual-layer passivation
JP2008205422A (ja) * 2006-07-03 2008-09-04 Nec Electronics Corp 半導体装置
JP2008124363A (ja) * 2006-11-15 2008-05-29 Nec Electronics Corp 半導体装置
JP2008210828A (ja) * 2007-02-23 2008-09-11 Casio Comput Co Ltd 半導体装置およびその製造方法
KR101028258B1 (ko) * 2007-02-13 2011-04-11 가시오게산키 가부시키가이샤 자성체 분말을 혼입하는 반도체장치 및 그 제조방법
JP5103032B2 (ja) * 2007-03-01 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5536388B2 (ja) 2009-08-06 2014-07-02 株式会社テラプローブ 半導体装置およびその製造方法
US8471358B2 (en) 2010-06-01 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. 3D inductor and transformer
US8710658B2 (en) 2011-11-18 2014-04-29 Cambridge Silicon Radio Limited Under bump passive components in wafer level packaging
US9000876B2 (en) 2012-03-13 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor for post passivation interconnect

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1543674A (zh) * 2001-08-14 2004-11-03 �ƶ���ɭ��ϵͳ�ɷ����޹�˾ 带有埋设电感器的无引线芯片承载器的制造结构和方法
CN101320726A (zh) * 2007-02-13 2008-12-10 卡西欧计算机株式会社 混入磁性体粉末的半导体装置及其制造方法

Also Published As

Publication number Publication date
CN106030790A (zh) 2016-10-12
EP3105788A1 (en) 2016-12-21
JP2017510063A (ja) 2017-04-06
KR20160120303A (ko) 2016-10-17
WO2015123321A1 (en) 2015-08-20
BR112016019464A2 (pt) 2018-05-08
US9245940B2 (en) 2016-01-26
KR102389227B1 (ko) 2022-04-20
US20150228707A1 (en) 2015-08-13
JP6440723B2 (ja) 2018-12-19

Similar Documents

Publication Publication Date Title
KR102052185B1 (ko) 적어도 하나의 트랜지스터 및 적어도 하나의 기판 관통 비아를 포함하는 인터포저 디바이스
CN116798983A (zh) 具有通信网络的微电子组件
CN204927008U (zh) 三维磁芯设备及通信设备
CN112599958B (zh) 一种天线和通信装置
US8902873B2 (en) Efficient signaling for closed-loop transmit diversity
JP7243715B2 (ja) 電気機器及び通信方法
US9979451B2 (en) Method and apparatus for multilayer transmission and hybrid relaying with multiple out-of-band relays
CN106030790B (zh) 晶片级封装(wlp)的浮置ubm焊球上的电感器设计
CN101996682A (zh) 用于使用近场耦合的堆叠设备配置的高速无线串行通信链路
US10419085B2 (en) Joint channel coding and modulation in wireless systems
WO2018034746A1 (en) Bondable device including a hydrophilic layer
US20210313694A1 (en) Chip antenna
JP2007318003A (ja) 半導体装置
KR102007026B1 (ko) 반도체 어셈블리 및 반도체 어셈블리를 제조하는 방법
US20170280562A1 (en) Passive device assembly for accurate ground plane control
US20220319968A1 (en) Module having dual side mold with metal posts
WO2015099918A1 (en) High speed short reach input/output (i/o)
CN116325146A (zh) 混合焊盘尺寸和焊盘设计
Prashant et al. Integrated passive devices (IPD) integration with eWLB (embedded wafer level BGA) for high performance RF applications
CN115085857A (zh) 极化编码调制、解调译码的方法和装置
CN205508815U (zh) 一种频分复用无线通信系统
KR101431157B1 (ko) 솔리드 스테이트 드라이브
WO2023121524A1 (en) Thermal interconnect for integrated circuitry
TW202339155A (zh) 用於無焊盤堆疊通孔的凹部結構

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant