JP5536388B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5536388B2
JP5536388B2 JP2009183160A JP2009183160A JP5536388B2 JP 5536388 B2 JP5536388 B2 JP 5536388B2 JP 2009183160 A JP2009183160 A JP 2009183160A JP 2009183160 A JP2009183160 A JP 2009183160A JP 5536388 B2 JP5536388 B2 JP 5536388B2
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating film
connection pad
wiring
portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009183160A
Other languages
English (en)
Other versions
JP2011035349A (ja
Inventor
昭一 児谷
Original Assignee
株式会社テラプローブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社テラプローブ filed Critical 株式会社テラプローブ
Priority to JP2009183160A priority Critical patent/JP5536388B2/ja
Priority to US12/848,355 priority patent/US8421187B2/en
Priority to TW099125724A priority patent/TWI445145B/zh
Priority to KR1020100075294A priority patent/KR101159002B1/ko
Priority to CN2010102473641A priority patent/CN101996971A/zh
Publication of JP2011035349A publication Critical patent/JP2011035349A/ja
Application granted granted Critical
Publication of JP5536388B2 publication Critical patent/JP5536388B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02311—Additive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0383—Reworking, e.g. shaping
    • H01L2224/0384—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391—Forming a passivation layer after forming the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれるものが知られている（例えば、特許文献１参照）。この半導体装置は半導体基板を備えている。半導体基板の上面には第１の絶縁膜が設けられている。第１の絶縁膜の上面には複数の配線が設けられている。配線の接続パッド部上面には柱状電極が設けられている。配線の表面、柱状電極の外周面および第１の絶縁膜の上面には第２の絶縁膜が設けられている。柱状電極の外周面に設けられた第２の絶縁膜の周囲における第２の絶縁膜の上面には封止膜が設けられている。柱状電極の上面には半田ボールが設けられている。
この場合、第２の絶縁膜は、封止膜の材料であるエポキシ系樹脂よりも吸水率が小さい材料であるポリイミド系樹脂等によって形成され、配線相互間のエレクトロマイグレーションに起因するショートが発生しにくいようにするためのものである。すなわち、第２の絶縁膜を形成しない場合には、配線がエポキシ系樹脂からなる封止膜によって直接覆われるため、エレクトロマイグレーションの発生により、配線中の金属（銅）がイオン化して溶け出し、この溶け出したイオンが封止膜中に拡散し、配線相互間でショートが発生することがある。
そこで、封止膜の材料であるエポキシ系樹脂よりも吸水率が小さい材料であるポリイミド系樹脂等からなる第２の絶縁膜で配線を覆うと、エレクトロマイグレーションが発生しにくくなり、ひいては配線相互間のエレクトロマイグレーションに起因するショートが発生しにくいようにすることができる。
特開２００８−２４４３８３号公報
ところで、上記従来の半導体装置の製造方法では、ウエハ状態の半導体基板（以下、半導体ウエハという）上における配線の表面、柱状電極の外周面および第１の絶縁膜の上面全体に、スピンコート法等により、ポリイミド系樹脂等からなる第２の絶縁膜を形成しているので（特許文献１の第２０段落参照）、第２の絶縁膜の硬化に伴う収縮により、半導体ウエハに比較的大きな反りが発生し、それ以降の工程に半導体ウエハの反りに起因する支障を来たすことがあるという問題がある。
そこで、この発明は、第１の絶縁膜上に第２の絶縁膜を形成しても、半導体ウエハが反りにくいようにすることができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた複数の配線と、前記配線を含む前記第１の絶縁膜上の一部に設けられた第２の絶縁膜とを備え、複数の前記配線の接続パッド部はマトリクス状に配置され、内側に配置された接続パッド部を有する複数の前記配線の引き回し線部は互いに平行とされた状態で少なくとも最外周に配置された相隣接する２本の前記配線の接続パッド部間を通過して延出され、前記第２の絶縁膜は前記複数の配線の引き回し線部が互いに平行とされた部分およびその両側における、相隣接する２つの前記接続パッド部の周辺部を覆うように設けられ、前記複数の配線の引き回し線部が互いに平行とされた部分はそのうちの２本の引き回し線部が互いに平行とされた部分も含むことを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記第２の絶縁膜は帯状で直線状であることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記配線の接続パッド部は前記第１の絶縁膜上のみに設けられていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記封止膜はエポキシ系樹脂からなり、前記第２の絶縁膜は前記封止膜の材料であるエポキシ系樹脂よりも吸水率の小さい樹脂からなることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記第２の絶縁膜はポリイミド系樹脂からなることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、半導体ウエハ上に形成された第１の絶縁膜上に複数の配線を、その接続パッド部がマトリクス状に配置され、且つ、内側に配置された接続パッド部を有する複数の前記配線の引き回し線部が互いに平行とされた状態で少なくとも最外周に配置された相隣接する２本の前記配線の接続パッド部間を通過して延出されるように、形成する工程と、前記複数の配線の引き回し線部が互いに平行とされた部分およびその両側における、相隣接する２つの前記接続パッド部の周辺部を含む前記第１の絶縁膜上の一部に第２の絶縁膜を形成する工程と、少なくとも前記半導体ウエハを切断して半導体装置を複数個得る工程と、を有し、前記複数の配線の引き回し線部が互いに平行とされた部分はそのうちの２本の引き回し線部が互いに平行とされた部分も含むことを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記第２の絶縁膜は帯状で直線状に形成することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記第２の絶縁膜はインクジェット法またはスクリーン印刷法により形成することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記配線の接続パッド部は前記第１の絶縁膜上のみに配置することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記封止膜はエポキシ系樹脂によって形成し、前記第２の絶縁膜は前記封止膜の材料であるエポキシ系樹脂よりも吸水率の小さい樹脂によって形成することを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記第２の絶縁膜はポリイミド系樹脂によって形成することを特徴とするものである。
この発明によれば、第１の絶縁膜上の一部に第２の絶縁膜を形成しているので、第２の絶縁膜の形成領域を可及的に小さくすることができ、したがって第２の絶縁膜が硬化して収縮しても、半導体ウエハが反りにくいようにすることができる。
この発明の第１実施形態としての半導体装置の要部の平面図。 図１のII−II線にほぼ沿う部分の断面図。 図１および図２に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 この発明の第２実施形態としての半導体装置の要部の平面図。 図１４は図１３のXIV−XIV線にほぼ沿う部分の断面図。 図１３および図１４に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 この発明の第３実施形態としての半導体装置の要部の平面図。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の要部の平面図を示し、図２は図１のII−II線にほぼ沿う部分の断面図を示す。この場合、図１は、図２の封止膜１２および半田ボール１３を省略した状態の平面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が形成され、その上面周辺部には、上記集積回路の各素子に接続されたアルミニウム系金属等からなる複数の接続パッド２が設けられている。
シリコン基板１の周辺部および接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなるパッシベーション膜３が設けられ、接続パッド２の中央部はパッシベーション膜３に設けられた開口部４を介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂等からなる第１の保護膜（第１の絶縁膜）５が設けられている。パッシベーション膜３の開口部４に対応する部分における第１の保護膜５には開口部６が設けられている。
第１の保護膜５の上面には複数の配線７が設けられている。配線７は、第１の保護膜５の上面に設けられた銅等からなる下地金属層８と、下地金属層８の上面に設けられた銅からなる上部金属層９との２層構造となっている。配線７の一端部は、パッシベーション膜３および第１の保護膜５の開口部４、６を介して接続パッド２に接続されている。
ここで、配線７は、接続パッド２に接続された端部７ａと、後述する柱状電極１１の台座となる平面円形状の接続パッド部７ｂと、その間の引き回し線部７ｃとからなっている。そして、配線７の接続パッド部７ｂは第１の保護膜５の上面にマトリクス状に配置されている。このため、内側（図１では上側）に配置された接続パッド部７ｂを有する配線７の引き回し線部７ｃは、外側（図１では下側）に配置された相隣接する２本の配線７の接続パッド部７ｂ間を通過して延出されている。
特に、外側から一番目（最外周）および二番目に配置された相隣接する２つの接続パッド部７ｂ間においては、引き回し線部７ｃが可及的に多く、例えば５本通過して延出されている領域がある。また、この５本の引き回し線部７ｃは、互いに平行とされた状態で配置された部分を有し、外側から三番目、四番目および五番目に配置された接続パッド部７ｂにそれぞれ接続されている。
そして、当該５本の引き回し線部７ｃが互いに平行とされた領域においては、引き回し線部７ｃの間隔が最も小さくなる。このため、このような領域における引き回し線部７ｃ相互間においては、エレクトロマイグレーションに起因するショートが発生しやすい。そこで、この半導体装置では、当該５本の引き回し線部７ｃの互いに平行とされた部分およびその両側における相隣接する２つの接続パッド部７ｂの周辺部を含む第１の保護膜５の上面に第２の保護膜１０が帯状で直線状に設けられている。この場合、第２の保護膜１０は、後述する封止膜１２の材料であるエポキシ系樹脂よりも吸水率の小さい材料であるポリイミド系樹脂等からなっている。
これにより、当該５本の引き回し線部７ｃが互いに平行とされた部分は、そのうちの２本の引き回し線部７ｃが平行とされた部分も含めて、エレクトロマイグレーションに起因するショートが発生しにくいようにすることができる。当該５本の引き回し線部７ｃの互いに平行とされた部分が２箇所以上ある場合には、第２の保護膜１０も２箇所以上に配置されている。なお、当該５本の引き回し線部７ｃの互いに平行とされた部分およびその近傍における第１の保護膜５の上面のみに帯状で直線状の第２の保護膜１０を設けるようにしてもよい。
配線７の接続パッド部７ｂ上面には銅からなる平面円形状の柱状電極１１が設けられている。シリコン基板１の周辺部上面、配線７を含む第１の保護膜５の上面および第２の保護膜１０の上面において柱状電極１１の周囲にはエポキシ系樹脂からなる封止膜１２が設けられている。ここで、柱状電極１１は、その上面が封止膜１２の上面と面一乃至数μｍ低くなるように設けられている。柱状電極１１の上面には半田ボール１３が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図３に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる複数の接続パッド２、酸化シリコン等からなるパッシベーション膜３およびボリイミド系樹脂等からなる第１の保護膜５が形成され、接続パッド２の中央部がパッシベーション膜３および第１の保護膜５の開口部４、６を介して露出されたものを準備する。
この場合、半導体ウエハ２１の厚さは、図２に示すシリコン基板１の厚さよりも厚くなっている。なお、図３において、符号２２で示す領域はダイシングストリートである。そして、ダイシングストリート２２およびその両側に対応する部分におけるパッシベーション膜３および第１の保護膜５は除去されている。
次に、図４に示すように、パッシベーション膜３および第１の保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む第１の保護膜５の上面並びにダイシングストリート２２およびその両側に対応する部分における半導体ウエハ２１の上面に下地金属層８を形成する。この場合、下地金属層８は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、下地金属層８の上面にポジ型の液状レジストからなるメッキレジスト膜２３をパターン形成する。この場合、上部金属層９形成領域に対応する部分におけるメッキレジスト膜２３には開口部２４が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２３の開口部２４内の下地金属層８の上面に上部金属層９が形成される。次に、メッキレジスト膜２３を剥離する。
次に、図５に示すように、下地金属層８の上面にネガ型のドライフィルムレジストからなるメッキレジスト膜２５をパターン形成する。この場合、上部金属層９の接続パッド部（柱状電極１１形成領域）に対応する部分におけるメッキレジスト膜２５には開口部２６が形成されている。次に、下地金属層８をメッキ電流路とした銅の電解メッキを行なうと、メッキレジスト膜２５の開口部２６内の上部金属層９の接続パッド部上面に柱状電極１１が形成される。
次に、メッキレジスト膜２５を剥離し、次いで、上部金属層９をマスクとして該上部金属層９下以外の領域における下地金属層８をエッチングして除去すると、図６に示すように、上部金属層９下にのみ下地金属層８が残存される。この状態では、上部金属層９とその下に残存された下地金属層８とにより、２層構造の配線７が形成されている。
次に、図７に示すように、所定の相隣接する２本の配線７の接続パッド部７ｂ間に形成された５本の引き回し線部７ｃおよびその両側における相隣接する２つの接続パッド部７ｂの周辺部を含む第１の保護膜５の上面に、スクリーン印刷法やインクジェット法等により、ポリイミド系樹脂等からなる第２の保護膜１０を形成する。
この場合、図１を参照して説明すると、当該５本の引き回し線部７ｃの互いに平行とされた部分およびその両側における接続パッド部７ｂの周辺部を含む第１の保護膜５の上面に第２の保護膜１０を帯状で直線状に形成する。すなわち、当該５本の引き回し線部７ｃの互いに平行とされた部分がエレクトロマイグレーションに起因するショートが発生しやすい領域であるので、この領域のみを帯状で直線状の第２の保護膜１０で覆えば、当該領域でエレクトロマイグレーションに起因するショートが発生しにくいようにすることができる。
このように、エレクトロマイグレーションに起因するショートが発生しやすい領域のみに第２の保護膜１０を形成しているので、第２の保護膜１０の形成領域を可及的に小さくすることができる。したがって、ポリイミド系樹脂等からなる第２の保護膜１０が硬化して収縮しても、半導体ウエハ２１が反りにくいようにすることができ、ひいてはそれ以降の工程に半導体ウエハ２１の反りに起因する支障を来たしにくいようにすることができる。
次に、図８に示すように、ダイシングストリート２２およびその両側における半導体ウエハ２１の上面、配線７および柱状電極１１を含む第１の保護膜５の上面並びに第２の保護膜１０の上面にスピンコート法等によりエポキシ系樹脂からなる封止膜１２をその厚さが柱状電極１１の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１１の上面は封止膜１２によって覆われている。
次に、封止膜１２の上面側を適宜に研削し、図９に示すように、柱状電極１１の上面を露出させ、且つ、この露出された柱状電極１１の上面を含む封止膜１２の上面を平坦化する。次に、図１０に示すように、柱状電極１１の上面に半田ボール１３を形成する。次に、図１２に示すように、半導体ウエハ２１の下面側を適宜に研削し、半導体ウエハ２１の厚さを薄くする。次に、図１２に示すように、封止膜１２および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図２に示す半導体装置が複数個得られる。
（第２実施形態）
図１３はこの発明の第２実施形態としての半導体装置の要部の平面図を示し、図１４は図１３のXIV−XIV線にほぼ沿う部分の断面図を示す。この場合も、図１３は、図１４の封止膜１２および半田ボール１３を省略した状態の平面図を示す。この半導体装置では、第１の保護膜５の上面に銅等からなる渦巻き形状の薄膜誘導素子（下層配線）１４が設けられている。
薄膜誘導素子１４の全ておよびその近傍における第１の保護膜５の上面には第２の保護膜１０が設けられている。薄膜誘導素子１４の外端部および内端部に対応する部分における第２の保護膜１０には開口部１５、１６が設けられている。第１、第２の保護膜５、１０の上面には複数の配線７が設けられている。この場合、第２の保護膜１０の上面に設けられた配線７の一部は薄膜誘導素子１４と交差しているが、その間に第２の保護膜１０が存在することにより、ショートすることはない。
薄膜誘導素子１４の外端部には、第２の保護膜１０の開口部１５を介して所定の１本の配線７の一方の端部７ｄが接続されている。この所定の１本の配線７の他方の端部７ａは所定の１つの接続パッド２に接続されている。薄膜誘導素子１４の内端部には、第２の保護膜１０の開口部１６を介して所定の他の１本の配線７の一方の端部７ｅが接続されている。この所定の他の１本の配線７の他方の端部は接続パッド部７ｂとなっている。
配線７の接続パッド部７ｂ上面には柱状電極１１が設けられている。シリコン基板１の周辺部上面および配線７を含む第１、第２の保護膜５、１０の上面において柱状電極１１の周囲には封止膜１２が設けられている。柱状電極１１の上面には半田ボール１３が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図１５に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる複数の接続パッド２、酸化シリコン等からなるパッシベーション膜３およびボリイミド系樹脂等からなる第１の保護膜５が形成され、接続パッド２の中央部がパッシベーション膜３および第１の保護膜５の開口部４、６を介して露出されたものを準備する。
この場合も、半導体ウエハ２１の厚さは、図１４に示すシリコン基板１の厚さよりも厚くなっている。なお、図１５において、符号２２で示す領域はダイシングストリートである。そして、ダイシングストリート２２およびその両側に対応する部分におけるパッシベーション膜３および第１の保護膜５は除去されている。
次に、図１６に示すように、第１の保護膜５の上面に、スパッタ法等により成膜された銅等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、渦巻き形状の薄膜誘導素子１４を形成する。ここで、薄膜誘導素子１４を形成した状態では、パッシベーション膜３および第１の保護膜３の開口部４、５を介して接続パッド２が露出されるため、薄膜誘導素子１４は接続パッド２の材料と異なる材料によって形成し、薄膜誘導素子１４を形成するときのフォトリソグラフィ法により接続パッド２がエッチングされないようにする。
次に、図１７に示すように、薄膜誘導素子１４の上面およびその近傍における第１の保護膜５の上面に、スクリーン印刷法やインクジェット法等により、ポリイミド系樹脂等からなる第２の保護膜１０を形成する。この状態では、薄膜誘導素子１４の外端部および内端部に対応する部分における第２の保護膜１０には開口部１５、１６が形成されている。
この場合、薄膜誘導素子１４の上面およびその近傍における第１の保護膜５の上面のみに第２の保護膜１０を形成しているので、第２の保護膜１０の形成領域を可及的に小さくすることができる。したがって、ポリイミド系樹脂等からなる第２の保護膜１０が硬化して収縮しても、半導体ウエハ２１が反りにくいようにすることができ、ひいてはそれ以降の工程に半導体ウエハ２１の反りに起因する支障を来たしにくいようにすることができる。
以下、上記第１実施形態における製造方法の一例の場合と同様に、配線７および柱状電極１１を形成する工程、封止膜１２を形成する工程、半田ボール１３を形成する工程、半導体ウエハ２１を研削する工程およびダイシング工程を経ると、図１４に示す半導体装置が複数個得られる。
（第３実施形態）
図１８はこの発明の第３実施形態としての半導体装置の要部の平面図を示す。この半導体装置では、第１の保護膜５の上面にほぼＹ字形状の下層配線１７が設けられている。下層配線１７の全ておよびその近傍における第１の保護膜５の上面には第２の保護膜１０が設けられている。下層配線１７の３つの端部に対応する部分における第２の保護膜１０には開口部（図示せず）が設けられている。
第１、第２の保護膜５、１０の上面には複数の配線７が設けられている。この場合、第２の保護膜１０の上面に設けられた配線７の一部は下層配線１７と交差しているが、その間に第２の保護膜１０が存在することにより、ショートすることはない。
下層配線１７の一方側の２つの端部には、第２の保護膜１０の開口部を介して所定の２本の配線７の一方の端部７ｄが接続されている。この所定の２本の配線７の他方の端部７ａは所定の２つの接続パッド２に接続されている。下層配線１７の他方側の１つの端部には、第２の保護膜１０の開口部を介して所定の他の１本の配線７の一方の端部７ｅが接続されている。この所定の他の１本の配線７の他方の端部は接続パッド部７ｂとなっている。
この半導体装置の製造方法でも、第２の保護膜１０はスクリーン印刷法やインクジェット法等により形成する。この場合、下層配線１７の上面およびその近傍における第１の保護膜５の上面のみに第２の保護膜１０を形成すればよいので、第２の保護膜１０の形成領域を可及的に小さくすることができる。したがって、ポリイミド系樹脂等からなる第２の保護膜１０が硬化して収縮しても、半導体ウエハ２１が反りにくいようにすることができ、ひいてはそれ以降の工程に半導体ウエハ２１の反りに起因する支障を来たしにくいようにすることができる。
なお、上記では、下層配線１７がほぼＹ字形状である場合、すなわち、下層配線１７が１つの一方側の端部と該一方側の端部に共に接続された２つの他方側の端部とを有する場合について説明したが、これに限らず、下層配線１７は１つの一方側の端部と該一方側の端部に全て接続された３つ以上の他方側の端部とを有するものであってもよい。
１ シリコン基板
２ 接続パッド
３ パッシベーション膜
５ 第１の保護膜
７ 配線
７ａ 端部
７ｂ 接続パッド部
７ｃ 引き回し線部
１０ 第２の保護膜
１１ｃ 柱状電極
１２ 封止膜
１３ 半田ボール
１４ 薄膜誘導素子
１７ 下層配線

Claims (17)

  1. 半導体基板と、前記半導体基板上に設けられた第１の絶縁膜と、前記第１の絶縁膜上に設けられた複数の配線と、前記配線を含む前記第１の絶縁膜上の一部に設けられた第２の絶縁膜とを備え、複数の前記配線の接続パッド部はマトリクス状に配置され、内側に配置された接続パッド部を有する複数の前記配線の引き回し線部は互いに平行とされた状態で少なくとも最外周に配置された相隣接する２本の前記配線の接続パッド部間を通過して延出され、前記第２の絶縁膜は前記複数の配線の引き回し線部の互いに平行とされた部分およびその両側における、相隣接する２つの前記接続パッド部の周辺部を覆うように設けられ、前記複数の配線の引き回し線部の互いに平行とされた部分はそのうちの２本の引き回し線部の互いに平行とされた部分も含むことを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記第２の絶縁膜は帯状で直線状であることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記配線の接続パッド部は前記第１の絶縁膜上のみに設けられていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記配線の接続パッド部上に柱状電極が設けられていることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記柱状電極の周囲に封止膜が設けられていることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記柱状電極上に半田ボールが設けられていることを特徴とする半導体装置。
  7. 請求項６に記載の発明において、前記封止膜はエポキシ系樹脂からなり、前記第２の絶縁膜は前記封止膜の材料であるエポキシ系樹脂よりも吸水率の小さい樹脂からなることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記第２の絶縁膜はポリイミド系樹脂からなることを特徴とする半導体装置。
  9. 半導体ウエハ上に形成された第１の絶縁膜上に複数の配線を、その接続パッド部がマトリクス状に配置され、且つ、内側に配置された接続パッド部を有する複数の前記配線の引き回し線部が互いに平行とされた状態で少なくとも最外周に配置された相隣接する２本の前記配線の接続パッド部間を通過して延出されるように、形成する工程と、
    前記複数の配線の引き回し線部の互いに平行とされた部分およびその両側における、相隣接する２つの前記接続パッド部の周辺部を含む前記第１の絶縁膜上の一部に第２の絶縁膜を形成する工程と、
    少なくとも前記半導体ウエハを切断して半導体装置を複数個得る工程と、
    を有し、
    前記複数の配線の引き回し線部の互いに平行とされた部分はそのうちの２本の引き回し線部の互いに平行とされた部分も含むことを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記第２の絶縁膜は帯状で直線状に形成することを特徴とする半導体装置の製造方法。
  11. 請求項９に記載の発明において、前記第２の絶縁膜はインクジェット法またはスクリーン印刷法により形成することを特徴とする半導体装置の製造方法。
  12. 請求項９に記載の発明において、前記配線の接続パッド部は前記第１の絶縁膜上のみに配置することを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記配線の接続パッド部上に柱状電極を形成する工程を有することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記柱状電極の周囲に封止膜を形成する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記柱状電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。
  16. 請求項１４に記載の発明において、前記封止膜はエポキシ系樹脂によって形成し、前記第２の絶縁膜は前記封止膜の材料であるエポキシ系樹脂よりも吸水率の小さい樹脂によって形成することを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記第２の絶縁膜はポリイミド系樹脂によって形成することを特徴とする半導体装置の製造方法。
JP2009183160A 2009-08-06 2009-08-06 半導体装置およびその製造方法 Expired - Fee Related JP5536388B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009183160A JP5536388B2 (ja) 2009-08-06 2009-08-06 半導体装置およびその製造方法
US12/848,355 US8421187B2 (en) 2009-08-06 2010-08-02 Semiconductor device and manufacturing method thereof
TW099125724A TWI445145B (zh) 2009-08-06 2010-08-03 半導體裝置及其製造方法
KR1020100075294A KR101159002B1 (ko) 2009-08-06 2010-08-04 반도체 장치 및 그 제조방법
CN2010102473641A CN101996971A (zh) 2009-08-06 2010-08-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009183160A JP5536388B2 (ja) 2009-08-06 2009-08-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2011035349A JP2011035349A (ja) 2011-02-17
JP5536388B2 true JP5536388B2 (ja) 2014-07-02

Family

ID=43534178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009183160A Expired - Fee Related JP5536388B2 (ja) 2009-08-06 2009-08-06 半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US8421187B2 (ja)
JP (1) JP5536388B2 (ja)
KR (1) KR101159002B1 (ja)
CN (1) CN101996971A (ja)
TW (1) TWI445145B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245940B2 (en) * 2014-02-12 2016-01-26 Qualcomm Incorporated Inductor design on floating UBM balls for wafer level package (WLP)
KR20220052413A (ko) * 2020-10-20 2022-04-28 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644177U (ja) * 1992-11-18 1994-06-10 パロマ工業株式会社 プリント配線板
US6316735B1 (en) * 1996-11-08 2001-11-13 Ricoh Company, Ltd. Semiconductor chip mounting board and a semiconductor device using same board
JPH10270812A (ja) * 1997-03-28 1998-10-09 Denso Corp プリント配線基板
JP3916363B2 (ja) * 2000-03-03 2007-05-16 三井化学株式会社 金属ベース配線板の製造方法
JP3916364B2 (ja) * 2000-03-06 2007-05-16 三井化学株式会社 金属ベース配線板の製造方法
JP3642414B2 (ja) * 2001-02-08 2005-04-27 シャープ株式会社 半導体装置およびその製造方法
JP4206885B2 (ja) * 2003-09-26 2009-01-14 ソニー株式会社 半導体装置の製造方法
JP4747508B2 (ja) * 2004-04-21 2011-08-17 カシオ計算機株式会社 半導体装置
CN100452367C (zh) * 2004-09-17 2009-01-14 卡西欧计算机株式会社 具有密封膜的芯片尺寸的半导体装置及其制造方法
JP2007129182A (ja) * 2005-05-11 2007-05-24 Toshiba Corp 半導体装置
JP4572759B2 (ja) * 2005-07-06 2010-11-04 セイコーエプソン株式会社 半導体装置及び電子機器
JP2007150022A (ja) * 2005-11-29 2007-06-14 Seiko Epson Corp 電子基板、その製造方法および電子機器
KR101182302B1 (ko) * 2005-12-08 2012-09-20 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
JP2008003134A (ja) * 2006-06-20 2008-01-10 Mitsubishi Electric Corp 配線構造、及び表示装置
JP2008021789A (ja) * 2006-07-12 2008-01-31 Matsushita Electric Ind Co Ltd 半導体装置およびこれを用いた無線装置
US8749065B2 (en) * 2007-01-25 2014-06-10 Tera Probe, Inc. Semiconductor device comprising electromigration prevention film and manufacturing method thereof
JP2008244383A (ja) * 2007-03-29 2008-10-09 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4506767B2 (ja) * 2007-02-28 2010-07-21 カシオ計算機株式会社 半導体装置の製造方法
JP2009049306A (ja) * 2007-08-22 2009-03-05 Fujikura Ltd 半導体装置
US8587559B2 (en) * 2007-09-28 2013-11-19 Samsung Electronics Co., Ltd. Multipoint nanostructure-film touch screen

Also Published As

Publication number Publication date
JP2011035349A (ja) 2011-02-17
KR101159002B1 (ko) 2012-06-21
TWI445145B (zh) 2014-07-11
CN101996971A (zh) 2011-03-30
US20110031584A1 (en) 2011-02-10
TW201117334A (en) 2011-05-16
US8421187B2 (en) 2013-04-16
KR20110014962A (ko) 2011-02-14

Similar Documents

Publication Publication Date Title
JP5249080B2 (ja) 半導体装置
JP5536388B2 (ja) 半導体装置およびその製造方法
JP2010232230A (ja) 半導体装置およびその製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
JP2008210933A (ja) 半導体装置
JP4506767B2 (ja) 半導体装置の製造方法
JP5603191B2 (ja) 半導体装置の製造方法
KR20100093357A (ko) 웨이퍼 레벨 칩스케일 패키지
JP5137320B2 (ja) 半導体装置およびその製造方法
US20100052165A1 (en) Semiconductor device including columnar electrodes having planar size greater than that of connection pad portion of wiring line, and manufacturing method thereof
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
JP4747508B2 (ja) 半導体装置
JP3915670B2 (ja) 半導体装置およびその製造方法
JP2008210828A (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP4987910B2 (ja) 半導体素子の半田層の製造方法、半導体素子のマークの製造方法及び半導体素子のダイシング方法
JP2011199130A (ja) 半導体装置およびその製造方法
JP2011014843A (ja) 半導体装置およびその製造方法
JP2005093931A (ja) 半導体装置
JP5068830B2 (ja) 半導体装置
JP2011018750A (ja) 半導体装置およびその製造方法
JP2011119460A (ja) 半導体装置およびその製造方法
JP2011091432A (ja) 半導体装置の製造方法
JP2007208303A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120719

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121102

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20131126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20131127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140424

R150 Certificate of patent or registration of utility model

Ref document number: 5536388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees