JP2016513872A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2016513872A5 JP2016513872A5 JP2015561619A JP2015561619A JP2016513872A5 JP 2016513872 A5 JP2016513872 A5 JP 2016513872A5 JP 2015561619 A JP2015561619 A JP 2015561619A JP 2015561619 A JP2015561619 A JP 2015561619A JP 2016513872 A5 JP2016513872 A5 JP 2016513872A5
- Authority
- JP
- Japan
- Prior art keywords
- package
- integrated circuit
- die
- substrate
- tsvs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims 11
- 241000724291 Tobacco streak virus Species 0.000 claims 7
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 2
- 230000001413 cellular Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 claims 1
- 239000002356 single layer Substances 0.000 claims 1
Claims (12)
- 集積回路（３００；３５０）であって、
第１のパッケージ基板（３６０；５２０）および活性表面（５０１）を有する第１のパッケージダイ（３１０；５００）を含む第１のパッケージ（３１６；７００）であって、前記第１のパッケージダイ（３１０；５００）の前記活性表面（５０１）が前記第１のパッケージ基板（３６０；５２０）に搭載され、前記第１のパッケージダイ（３１０；５００）は複数の第１の基板貫通ビア（ＴＳＶ）（３２２）を含む第１のパッケージ（３１６；７００）と、
第２のパッケージ基板（３２０；８１０）および前記第２のパッケージ基板（３２０；８１０）の第１の表面上に搭載した少なくとも１つの第２のパッケージダイ（３２４）を含む第２のパッケージ（３１５；３８０）であって、前記第２のパッケージ基板（３２０；８１０）は複数の第１の相互接続体（３２５；８０５）を取り付けた第２の表面を有する第２のパッケージ（３１５；３８０）と、を含み、
前記複数の第１のＴＳＶ（３２２）は、前記少なくとも１つの第２のパッケージダイ（３２４）のためのすべての入力／出力信号が前記複数の第１のＴＳＶ（３２２）により伝導するように、前記複数の第１の相互接続体（３２５；８０５）を介して前記少なくとも１つの第２のパッケージダイ（３２４）に結合するように構成される集積回路（３００；３５０）。 - 前記第１のパッケージダイ（３１０；５００）と前記第２のパッケージ基板（３２０；８１０）との間に配列したインターポーザ（３０５；６００；９０５、９１０）をさらに含み、前記インターポーザ（３０５；６００；９０５、９１０）は複数の第２の相互接続体（３２５；８０５）を介して前記複数の第１のＴＳＶ（３２２）に結合した複数の第２のＴＳＶ（３２１）を含む請求項１に記載の集積回路（３００；３５０）。
- 前記第１のパッケージダイ（３１０；５００）はシリコンダイを含み、前記複数の第１のＴＳＶ（３２２）は複数の第１のシリコン貫通ビアを含み、
前記インターポーザ（３０５；６００；９０５、９１０）はシリコン基板を含み、前記複数の第２のＴＳＶ（３２１）は複数の第２のシリコン貫通ビアを含む請求項２に記載の集積回路（３００；３５０）。 - 前記少なくとも１つの第２のパッケージダイ（３２４）は複数の第２のパッケージダイ（３２４）を含む請求項１に記載の集積回路（３００；３５０）。
- 前記第２のパッケージダイ（３２４）は前記第２のパッケージ基板（３２０；８１０）の前記第１の表面にワイヤボンディングした請求項４に記載の集積回路（３００；３５０）。
- 前記第１のパッケージダイ（３１０；５００）の活性表面（５０１）は、複数の第２の相互接続体（３０９；５１０）を介して前記第１のパッケージ基板（３６０；５２０）の第１の表面に結合されている請求項１に記載の集積回路（３００；３５０）。
- 前記複数の第２の相互接続体（３０９；５１０）はフリップチップ相互接続体を含む請求項６に記載の集積回路（３００；３５０）。
- 前記インターポーザ（９０５、９１０）は複数の積層インターポーザ（９０５、９１０）を含む請求項２に記載の集積回路（３００；３５０）。
- 前記インターポーザ（９０５、９１０）は、前記第２のパッケージ基板（３２０；８１０）と前記第１のパッケージダイ（３１０；５００）との間の単一層内に平行に配列した複数のインターポーザ（９０５、９１０）を含む請求項２に記載の集積回路（３００；３５０）。
- 前記インターポーザ（９０５、９１０）は複数の能動デバイスを含む請求項２に記載の集積回路（３００；３５０）。
- 前記第１のパッケージダイ（３１０；５００）は、前記第１のパッケージダイ（３１０；５００）の反対側の第２の表面上に裏側再配分層を含む請求項６に記載の集積回路（３００；３５０）。
- 前記集積回路パッケージは、セルラー電話、ラップトップ、タブレット、音楽プレーヤ、通信デバイス、コンピュータ、および、ビデオプレーヤの少なくとも１つに組み込まれている請求項１に記載の集積回路（３００；３５０）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/791,223 | 2013-03-08 | ||
| US13/791,223 US20140252561A1 (en) | 2013-03-08 | 2013-03-08 | Via-enabled package-on-package |
| PCT/US2014/020868 WO2014138285A1 (en) | 2013-03-08 | 2014-03-05 | Via-enabled package-on-package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016513872A JP2016513872A (ja) | 2016-05-16 |
| JP2016513872A5 true JP2016513872A5 (ja) | 2017-03-23 |
Family
ID=50382674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015561619A Pending JP2016513872A (ja) | 2013-03-08 | 2014-03-05 | ビア使用パッケージオンパッケージ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20140252561A1 (ja) |
| EP (1) | EP2965357A1 (ja) |
| JP (1) | JP2016513872A (ja) |
| KR (1) | KR20150127162A (ja) |
| CN (1) | CN105027282A (ja) |
| WO (1) | WO2014138285A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9646894B2 (en) | 2013-03-15 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| US9070644B2 (en) | 2013-03-15 | 2015-06-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packaging mechanisms for dies with different sizes of connectors |
| KR102245770B1 (ko) * | 2013-10-29 | 2021-04-28 | 삼성전자주식회사 | 반도체 패키지 장치 |
| KR102198858B1 (ko) * | 2014-07-24 | 2021-01-05 | 삼성전자 주식회사 | 인터포저 기판을 갖는 반도체 패키지 적층 구조체 |
| US9859202B2 (en) * | 2015-06-24 | 2018-01-02 | Dyi-chung Hu | Spacer connector |
| CN106672888B (zh) * | 2015-11-11 | 2022-03-11 | 恩智浦美国有限公司 | 封装集成电路管芯的方法和器件 |
| KR102372300B1 (ko) * | 2015-11-26 | 2022-03-08 | 삼성전자주식회사 | 스택 패키지 및 그 제조 방법 |
| US10181456B2 (en) * | 2017-03-16 | 2019-01-15 | Intel Corporation | Multi-package integrated circuit assembly with package on package interconnects |
| US10438930B2 (en) * | 2017-06-30 | 2019-10-08 | Intel Corporation | Package on package thermal transfer systems and methods |
| CN107564900B (zh) * | 2017-08-29 | 2019-09-03 | 中国电子科技集团公司第五十八研究所 | 基于射频信号传输的扇出型封装结构及制造方法 |
| US10636774B2 (en) * | 2017-09-06 | 2020-04-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming a 3D integrated system-in-package module |
| KR102519571B1 (ko) | 2018-06-11 | 2023-04-10 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100817073B1 (ko) * | 2006-11-03 | 2008-03-26 | 삼성전자주식회사 | 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지 |
| US8063846B2 (en) * | 2006-12-28 | 2011-11-22 | Sanyo Electric Co., Ltd. | Semiconductor module and mobile apparatus |
| US8421244B2 (en) * | 2007-05-08 | 2013-04-16 | Samsung Electronics Co., Ltd. | Semiconductor package and method of forming the same |
| JP2009141169A (ja) * | 2007-12-07 | 2009-06-25 | Shinko Electric Ind Co Ltd | 半導体装置 |
| US8106520B2 (en) * | 2008-09-11 | 2012-01-31 | Micron Technology, Inc. | Signal delivery in stacked device |
| US9230898B2 (en) * | 2009-08-17 | 2016-01-05 | Stats Chippac Ltd. | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
| US8518752B2 (en) * | 2009-12-02 | 2013-08-27 | Stats Chippac Ltd. | Integrated circuit packaging system with stackable package and method of manufacture thereof |
| US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| KR101695846B1 (ko) * | 2010-03-02 | 2017-01-16 | 삼성전자 주식회사 | 적층형 반도체 패키지 |
| US8541872B2 (en) * | 2010-06-02 | 2013-09-24 | Stats Chippac Ltd. | Integrated circuit package system with package stacking and method of manufacture thereof |
| US8217502B2 (en) * | 2010-06-08 | 2012-07-10 | Stats Chippac Ltd. | Integrated circuit packaging system with multipart conductive pillars and method of manufacture thereof |
| US20120193785A1 (en) * | 2011-02-01 | 2012-08-02 | Megica Corporation | Multichip Packages |
| KR20120091691A (ko) * | 2011-02-09 | 2012-08-20 | 삼성전자주식회사 | 휨 방지용 접합패턴을 갖는 반도체 소자 및 그 제조방법 |
| US8716065B2 (en) * | 2011-09-23 | 2014-05-06 | Stats Chippac Ltd. | Integrated circuit packaging system with encapsulation and method of manufacture thereof |
| JP2013077711A (ja) * | 2011-09-30 | 2013-04-25 | Sony Corp | 半導体装置および半導体装置の製造方法 |
| TWI476888B (zh) * | 2011-10-31 | 2015-03-11 | Unimicron Technology Corp | 嵌埋穿孔中介層之封裝基板及其製法 |
| KR101818507B1 (ko) * | 2012-01-11 | 2018-01-15 | 삼성전자 주식회사 | 반도체 패키지 |
| US8809995B2 (en) * | 2012-02-29 | 2014-08-19 | International Business Machines Corporation | Through silicon via noise suppression using buried interface contacts |
| US9478474B2 (en) * | 2012-12-28 | 2016-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for forming package-on-packages |
-
2013
- 2013-03-08 US US13/791,223 patent/US20140252561A1/en not_active Abandoned
-
2014
- 2014-03-05 JP JP2015561619A patent/JP2016513872A/ja active Pending
- 2014-03-05 WO PCT/US2014/020868 patent/WO2014138285A1/en active Application Filing
- 2014-03-05 KR KR1020157027585A patent/KR20150127162A/ko not_active Application Discontinuation
- 2014-03-05 EP EP14712934.0A patent/EP2965357A1/en not_active Ceased
- 2014-03-05 CN CN201480012349.5A patent/CN105027282A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2016513872A5 (ja) | ||
| TWI732123B (zh) | 具有打線結合的多晶粒堆疊的積體電路封裝 | |
| JP2017507495A5 (ja) | ||
| US20150214191A1 (en) | Packages with Stacked Dies and Methods of Forming the Same | |
| JP2016513872A (ja) | ビア使用パッケージオンパッケージ | |
| GB2548070A (en) | Stacked semiconductor device package with improved interconnect bandwidth | |
| JP2016511552A5 (ja) | ||
| JP2018050042A (ja) | 集積回路デバイスおよびその組み立て方法 | |
| WO2015123426A3 (en) | Integrated device comprising stacked dies on redistribution layers | |
| US20150206866A1 (en) | Semiconductor Package and Methods of Forming Same | |
| MY178559A (en) | Package-on-package stacked microelectronic structures | |
| GB2492026B (en) | Method of forming a multi-chip stacked structure including a thin interposer chip having a face-to-back bonding with another chip | |
| JP2014523645A5 (ja) | ||
| JP2017506001A5 (ja) | ||
| KR20130007049A (ko) | 쓰루 실리콘 비아를 이용한 패키지 온 패키지 | |
| WO2014134758A1 (zh) | 多芯片系统级封装结构的制作方法 | |
| GB2523500A (en) | Landing structure for through-silicon via | |
| TW201622074A (zh) | 電子封裝件及其製法 | |
| TWI585931B (zh) | 用於多晶粒之封裝總成組態及相關技術 | |
| JP2016518730A5 (ja) | ||
| US20130313727A1 (en) | Multi-stacked bbul package | |
| JP2017501575A5 (ja) | ||
| TWI592360B (zh) | 集成有倒裝晶片之微機電系統感測器 | |
| US9508690B2 (en) | Semiconductor TSV device package for circuit board connection | |
| US20150364454A1 (en) | Reconfigured wide i/o memory modules and package architectures using same |