TWI585931B - 用於多晶粒之封裝總成組態及相關技術 - Google Patents

用於多晶粒之封裝總成組態及相關技術 Download PDF

Info

Publication number
TWI585931B
TWI585931B TW103122996A TW103122996A TWI585931B TW I585931 B TWI585931 B TW I585931B TW 103122996 A TW103122996 A TW 103122996A TW 103122996 A TW103122996 A TW 103122996A TW I585931 B TWI585931 B TW I585931B
Authority
TW
Taiwan
Prior art keywords
die
package
package substrate
level interconnect
electrical
Prior art date
Application number
TW103122996A
Other languages
English (en)
Other versions
TW201507088A (zh
Inventor
劉耀立
伊斯蘭 沙拉瑪
米赫Ｋ 羅伊
倫恩Ｓ 維斯瓦納斯
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201507088A publication Critical patent/TW201507088A/zh
Application granted granted Critical
Publication of TWI585931B publication Critical patent/TWI585931B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

用於多晶粒之封裝總成組態及相關技術 發明領域
本揭示內容的具體實施例大體有關於積體電路的領域，且更特別的是，有關於用於數種多晶粒之封裝總成組態及相關技術。
發明背景
人們一直在開發有更大功能、更小及更輕的電子裝置以回應客戶對於行動計算裝置的需求，例如，智慧型手機及平板電腦。目前，該等裝置可包括有數個晶粒相互堆疊的封裝件。不過，製造供堆疊晶粒用之電氣選路(electrical routing)的成本及複雜度仍然極高，因此可能不適合用於低成本的量產製造。另外，堆疊晶粒組態可能使得去除堆疊晶粒的熱更具挑戰性。
其他封裝組態可包括有晶粒各自裝在其中之一上的多個封裝基板，而不是使晶粒相互堆疊。例如，有晶粒裝在其上的基板可與有另一晶粒裝在其上的另一基板耦合。不過，此類組態可能具有太大的形式因子(例如，Z-高 度)，太高的重量及/或晶粒之間的連接可能有不良的電氣效能。
依據本發明之一實施例，係特地提出一種封裝總成，其係包括：一封裝基板具有第一面及與該第一面相對設置之第二面的一封裝基板；一第一晶粒安裝在該第一面上以及藉由一或更多第一晶粒級互連件與該封裝基板電氣耦合的第一晶粒；一第二晶粒安裝在該第二面上以及藉由一或更多第二晶粒級互連件與該封裝基板電氣耦合的第二晶粒；以及數個封裝級互連件結構，其係設置於該封裝基板之該第一面上，以及經組配成可路由電氣訊號於該第一晶粒與在該封裝基板外的一電氣裝置之間，以及於該第二晶粒與該外部裝置之間。
100‧‧‧封裝總成
102a‧‧‧第一晶粒
102b‧‧‧第二晶粒
104‧‧‧封裝基板
104a‧‧‧基板穿孔(TSubV)
106‧‧‧電路板
108‧‧‧晶粒級互連件
110‧‧‧封裝級互連件
110a、208a‧‧‧焊墊
110b‧‧‧焊球
110c‧‧‧柱體
110d‧‧‧可焊接材料
110e‧‧‧焊墊
200‧‧‧封裝總成
208b‧‧‧凸塊
208c‧‧‧焊墊
300‧‧‧方法
302-310‧‧‧步驟
400‧‧‧計算裝置
402‧‧‧主機板
404‧‧‧處理器
406‧‧‧通訊晶片
408‧‧‧殼體
A‧‧‧主動面
I‧‧‧非主動面
S1‧‧‧第一面
S2‧‧‧第二面
Z‧‧‧Z維
由以下結合附圖的詳述說明容易了解具體實施例。為了輔助說明，類似的結構元件用相同的元件符號表示。具體實施例均以實例圖解說明而不限於附圖中的圖形。
圖1根據一些具體實施例示意圖示示範積體電路(IC)封裝總成的橫截面側視圖。
圖2a至圖2d根據一些具體實施例示意圖示製造示範IC封裝總成的各種階段。
圖3根據一些具體實施例示意圖示IC封裝總成之製造方法的流程圖。
圖4根據一些具體實施例示意圖示包含如本文所述之IC封裝總成的計算裝置。
較佳實施例之詳細說明
本揭示內容的具體實施例描述數種用於多晶粒之封裝總成組態及相關技術。在以下說明中，會用熟諳此藝者常用的術語描述示範具體實作的各種方面以傳達工作內容給其他熟諳此藝者。不過，熟諳此藝者會明白，實施本揭示內容的具體實施例可只用所述方面中之一些。為了解釋，提出特定數字、材料及組態供徹底了解該等示範具體實作。不過，熟諳此藝者會明白，不用該等特定細節仍可實施本揭示內容的具體實施例。在其他情況下，省略或簡化眾所周知的特徵以免混淆該等示範具體實作。
在以下詳細說明中，會參考成為其中之一部份的附圖，其中類似的元件用相同的元件符號表示，以及用可實施本揭示內容之專利標的的具體實施例舉例說明。應瞭解，可使用其他具體實施例以及做出結構或邏輯改變而不脫離本揭示內容的範疇。因此，以下詳細說明沒有限制的意思，以及具體實施例的範疇是由隨附申請專利範圍及其等效陳述定義。
為了說明本揭示內容，片語「A及/或B」意指(A)、(B)或(A與B)。為了說明本揭示內容，片語「A、B及/或C」意指(A)、(B)、(C)、(A與B)、(A與C)、(B與C)或(A、B及C)。
說明內容可使用基於透視的描述，諸如頂部/底部、進/出、上方/下方及其類似者。此類描述僅用來促進討論而非旨在將本文所述具體實施例的應用限制在任何特定定向。
本描述使用片語「在一具體實施例中」、「在多個具體實施例中」或類似語言，其可各指一或多個相同或不同具體實施例。此外，如相對於本揭示內容之具體實施例所使用之術語「包括」、「包含」、「具有」及類似術語係同義的。
在此可使用術語「與...耦合」及其派生詞。「耦合」可意指以下說明中之一或更多者。「耦合」可意指兩個或更多元件直接物理或電氣接觸。不過，「耦合」也可意指兩個或更多元件間接相互接觸但是彼此仍有合作或相互作用，以及可意指一或更多其他元件耦合或連接於聲稱要相互耦合的元件之間。用語「直接耦合」可意指兩個或更多元件呈直接接觸。
在各種具體實施例中，片語「形成、沉積或以其他方式配置於第二特徵的第一特徵」可意指形成、沉積或配置第一特徵於第二特徵上面，以及第一特徵至少有一部份可與第二特徵之一部份直接接觸(例如，直接物理及/或電氣接觸)或間接接觸(例如，在第一特徵、第二特徵之間有一或更多其他特徵)。
如本文所使用的，用語「模組」可指含有特殊應用積體電路(ASIC)、電子電路、系統單晶片(SoC)、執行一 或更多軟體或韌體程式的處理器(共享、專用或群組)及/或記憶體(共享、專用或群組)、組合邏輯電路、及/或提供所述功能的其他適當組件，或含有彼等之一部份。
圖1根據一些具體實施例示意圖示示範積體電路(IC)封裝總成(以下稱為「封裝總成100」)的橫截面側視圖。在一些具體實施例中，封裝總成100包含裝在封裝基板104相反兩面上的第一晶粒102a與第二晶粒102b。例如，在圖示具體實施例中，封裝基板104有第一面S1及與第一面S1相對設置的第二面S2。第一晶粒102a裝在第一面S1上以及用一或更多晶粒級互連件108與封裝基板104電氣耦合。第二晶粒102b裝在第二面S2上以及用一或更多晶粒級互連件108與封裝基板104電氣耦合。
在圖示具體實施例中，晶粒級互連件108都包括凸塊，例如可控塌陷晶片連接(controlled collapse chip connection，C4)凸塊，如圖示，其係形成接點以及電氣連接於各自設置於第一晶粒102a及第二晶粒102b主動面A上的焊墊與設置於封裝基板104上的焊墊之間以提供覆晶組態。在一些具體實施例中，晶粒級互連件108包括該等焊墊。主動電路(例如，電晶體裝置)可形成於主動面A上。非主動面I於主動面A的反面，如圖示。
在其他具體實施例中，其他合適晶粒級互連件108可用來耦合第一晶粒102a及/或第二晶粒102b與封裝基板104。例如，跡線、柱體及其類似者可用來耦合晶粒102a、102b與封裝基板104。在其他具體實施例中，焊線可用來耦 合第一晶粒102a與第二晶粒102b中之一或兩者與封裝基板104。在打線接合組態(未圖示)中，晶粒的非主動面可用黏著劑與封裝基板104耦合以及晶粒的主動面可用焊線與封裝基板104上的焊墊或類似結構電氣耦合。其他合適習知晶粒級互連件結構(例如，第一級互連件(FLI))可用來提供晶粒級互連件108於晶粒102a、102b與根據各種具體實施例的封裝基板104之間。
在一些具體實施例中，封裝級互連件110可設置於封裝基板104的第一面S1上。封裝級互連件110(例如，第二級互連件(SLI))可經組配成可路由電氣訊號於晶粒102a、102b與封裝基板104外的電氣裝置之間，例如，電路板106，如圖示。電氣訊號可包括，例如，輸入/輸出(I/0)訊號及/或電力/接地。例如，封裝基板104可包括經組配成可路由電氣訊號於第一晶粒102a與第二晶粒102b中之每一個與封裝級互連件110之對應互連件之間的電氣選路特徵(未圖示)。電氣選路特徵可包括，例如，跡線、溝槽、穿孔、平台、焊墊或其他合適結構以及在一些具體實施例中可組配成扇出組態。如圖示，在一些具體實施例中，第一晶粒102a可設置於封裝基板104與電路板106之間。
在圖示具體實施例中，封裝級互連件110包括與各自設置於封裝基板104及電路板106上之焊墊形成接點的焊球，如圖示。在一些具體實施例中，封裝級互連件110包括該等焊墊。在一些具體實施例中，封裝級互連件110可配置成球狀柵格陣列(BGA)組態，平面柵格陣列(LGA)組態， 或其他習知組態。在其他具體實施例中，封裝級互連件110可包括其他合適類型的互連件結構，例如，包含如本文進一步所述的柱體。
在一些具體實施例中，封裝基板104可包括設置於第一面S1與第二面S2之間以及經組配成可使晶粒102a、102b相互電氣耦合的額外電氣選路特徵。在一些具體實施例中，電氣選路特徵可包括能通過封裝基板104電氣耦合晶粒102a、102b的基板穿孔(TSubV)104a。在一些具體實施例中，封裝基板104的塊材可包括或實質由聚合物(例如，有機材料，例如，環氧樹脂)、陶瓷、玻璃或半導體材料組成。在一具體實施例中，封裝基板104由矽構成以及一或更多TSubV 104a包括一或更多矽穿孔(TSV)。在其他具體實施例中，TSubV 104a可包括其他合適結構，例如，鍍通孔(PTH)或雷射通孔(LTH)，它可設置於封裝基板104中以路由電氣訊號於晶粒102a、102b之間。在其他具體實施例中，其他合適電氣選路特徵可用來電氣耦合晶粒102a、102b，例如，包括跡線、溝槽、穿孔、平台、焊墊或其他習知合適結構。
根據各種具體實施例，封裝基板104可為覆晶式球狀陣列(flip-chip ball-grid array，FCBGA)或覆晶晶片尺度(flip-chip chip scale，FCCSP)封裝件的基板。在其他具體實施例中，封裝基板104可適合各種其他習知封裝組態。
根據各種具體實施例，第一晶粒102a與第二晶粒102b可為各種各樣晶粒中之任一者。例如，在一些具體實施例中，第一晶粒102a及/或第二晶粒102b可為邏輯晶粒、 記憶體晶粒、處理器、ASIC、系統單晶片(SoC)或其他類型晶粒中之一或更多。在一些具體實施例中，第一晶粒102a與第二晶粒102b中之一者為處理器而第一晶粒102a與第二晶粒102b中之另一者為記憶體。處理器及記憶體可電氣耦合在一起以路由其間的電氣訊號。在一些具體實施例中，第一晶粒102a與第二晶粒102b中之一者為ASIC而第一晶粒102a與第二晶粒102b中之另一者為為現場可程式閘陣列(FPGA)，晶粒102a、102b可電氣耦合以路由其間的電氣訊號。在一些具體實施例中，第一晶粒102a與第二晶粒102b中之一或兩者為SoC或ASIC。在第一晶粒102a與第二晶粒102b均為SoC及/或ASIC的具體實施例中，晶粒102a、102b可能不相互電氣耦合。
電路板106可為由電絕緣材料構成的印刷電路板(PCB)，例如環氧樹脂薄片。例如，電路板106可包括由以下材料構成的電絕緣層，例如，聚四氟乙烯，酚醛棉紙材料，例如滯焰劑4(FR-4)，FR-1，棉紙及環氧樹脂材料，例如CEM-1或CEM-3，或用環氧樹脂預浸布材料層壓在一起的編織玻璃材料。諸如跡線、溝槽、穿孔之類的結構(未圖示)可通過該等電絕緣層形成以路由晶粒102a、102b的電氣訊號通過電路板106。在其他具體實施例中，電路板106可由其他合適材料構成。在一些具體實施例中，電路板106為主機板(例如，圖4的主機板402)。
提供有晶粒102a、102b各自裝在封裝基板104之相反兩面S1、S2上的封裝總成100可提供製造成本低於包含 堆疊晶粒(例如，相互堆疊的晶粒)之封裝總成的封裝總成。此類組態可進一步減少封裝總成相對於堆疊晶粒組態或封裝疊加(PoP)組態的Z維(例如，參考箭頭Z)，在此各個晶粒裝在各自的基板上以促進實作封裝總成於較小電子裝置內，例如行動計算裝置。相對於某些PoP組態，藉由排除晶粒102a、102b中之一者的基板，封裝基板104的雙面晶粒組態可進一步減少重量。另外，相對於其他封裝組態，藉由提供較短、較低電阻及/或改善晶粒102a、102b之電氣連接的矽效率，裝設晶粒102a、102b於基板104(例如，如封裝總成100所示)的相反兩面上可增加電氣效能。相對於晶粒的堆疊組態，此類組態可進一步促進晶粒102a、102b中之每一個的熱量排除。
封裝總成100可包括比圖示還多的晶粒。例如，在一些具體實施例中，封裝總成100可進一步包含：與封裝基板之第一面S1及/或第二面S2耦合而與晶粒102a、102b中之一或兩者形成並排組態的一或更多晶粒。在一些具體實施例中，封裝總成100可進一步包含堆疊於晶粒102a、102b中之一或兩者上以及用TSV與晶粒102a及/或102b耦合的一或更多晶粒。封裝總成100可包括與封裝基板104耦合而形成PoP組態的另一封裝基板。晶粒102a及/或102b中之一或更多可嵌入封裝基板104。封裝總成100可包括其他合適組態。
在其他具體實施例中，封裝總成100可包括其他額外組件及/或可組配成各種各樣的其他合適組態，例如， 包括覆晶及/或打線接合組態的適當組合，使用中介層(interposer)，包括系統化封裝(SiP)及/或PoP組態的多晶片封裝組態。封裝總成100可包括描述於本文之具體實施例的適當組合。
圖2a至圖2d根據一些具體實施例示意圖示製造示範IC封裝總成(以下稱為「封裝總成200」)的各種階段。封裝總成200可適合與封裝總成100有關的具體實施例。
圖2a圖示在形成晶粒級互連件結構於封裝基板104的第一面S1及第二面S2上以及形成封裝級互連件於封裝基板104的第一面S1上之後的封裝總成200。在圖示具體實施例中，該等晶粒級互連件結構包括設置於封裝基板104上的焊墊208a以及設置於焊墊208a上的凸塊208b，例如C4凸塊，如圖示。第一面S1上的晶粒級互連件結構可經組配成可含容第一晶粒(例如，圖2b的第一晶粒102a)的電氣連接，以及第二面S2上的晶粒級互連件結構可經組配成可含容第二晶粒(例如，圖2b的第二晶粒102b)的電氣連接。在其他具體實施例中，第一面S1及/或第二面S2上的晶粒級互連件結構可只包括焊墊208a，以及凸塊208b可形成於第一晶粒及/或第二晶粒上而不是封裝基板104上。在一些具體實施例中，焊墊208a可經組配成可含容打線接合連接或可為用作晶粒級互連件結構的其他結構，例如柱體。
第一面S1上的封裝級互連件結構可包括焊墊110a或經組配成可路由電氣訊號於晶粒級互連件結構與在封裝基板104外之電氣裝置之間的類似結構。焊墊110a經組 配成可含容焊球或柱體(例如，銅柱)或彼等之組合。該等晶粒級互連件結構及該等封裝級互連件結構可以任何順序及/或同時彼此獨立地形成。例如，在一些具體實施例中，可用任何適當技術同時形成焊墊208a及110a。用任何適當技術可沉積可焊接材料於焊墊208a上以形成凸塊208b。
圖2b圖示在各自用沉積於封裝基板104之第一面S1及第二面S2上的晶粒級互連件(例如，焊墊208a及/或凸塊208b)耦合第一晶粒102a與封裝基板104之第一面S1以及耦合第二晶粒102b與第二面S2之後的封裝總成200。
可用任何適當順序進行晶粒102a、102b的附接。例如，第一晶粒102a與第二晶粒102b中之一者可與封裝基板104耦合，隨後第一晶粒102a與第二晶粒102b中之另一者可與封裝基板104耦合。在圖示具體實施例中，晶粒102a、102b用回焊製程(solder reflow process)可附接至封裝基板104以形成在封裝基板104上之焊墊208a間之可焊接材料與晶粒102a、102b上之對應焊墊208c的接點。在其他具體實施例中，該等晶粒中之一者(例如，102a、102b)可用黏著劑附接至封裝基板104以耦合該(等)晶粒的非主動面與封裝基板104，以及可形成焊線以使在該(等)晶粒之主動面上之電氣接觸(例如，焊墊)與封裝基板104上之對應接觸(例如，焊墊)附接。
圖2c圖示在耦合焊球110b與焊墊110a之後的封裝總成200。焊球110b例如用回焊製程可與焊墊110a耦合以形成焊球110b與焊墊110a的接點。在一些具體實施例中， 與焊墊110a耦合的焊球110b可形成BGA結構。在其他具體實施例中，其他合適技術可用來形成其他習知結構，例如，LGA結構。
在一些具體實施例中，封裝總成200可備妥用任何適當表面安裝技術(SMT)表面安裝於電路板(例如，圖1的電路板106)上，例如主機板，以提供如圖1所示的封裝總成100。在其他具體實施例中，焊球110b可為沉積於焊墊110a上的可焊接材料以促進形成如以下在說明圖2d時所述的柱狀互連件結構。
圖2d圖示在形成數個柱狀互連件結構以耦合封裝基板104與電路板106之後的封裝總成200。例如，形成該等柱狀互連件結構可藉由安置與焊球110b之可焊接材料可焊接接觸的柱體110c(例如，銅柱或其他合適材料柱體)以及進行回焊製程以形成柱體110c與焊墊110a的接點。柱體110c可經定位成與設置於電路板106之焊墊110e上的可焊接材料110d可焊接接觸，以及可進行回焊製程以形成柱體110c與焊墊110e的接點。在一些具體實施例中，可進行多次回焊製程以形成該等柱狀互連件結構。其他合適技術可用來形成該等柱狀互連件結構。柱體110c的高度H經設計或選定成可在封裝基板104與電路板106之間提供一間隙以容納第一晶粒102a在Z維的尺寸。
圖3根據一些具體實施例示意圖示IC封裝總成之製造方法300的流程圖。方法300可適合與圖1至圖2有關的具體實施例。
在步驟302，方法300可包括提供有第一面(例如，圖2a的表面S1)及與該第一面相對設置之第二面(例如，圖2a的表面S2)的封裝基板(例如，圖2a的封裝基板104)。該封裝基板可包括在封裝基板之第一面及第二面之間的數個電氣選路特徵(例如，圖1的TSubV 104a)以路由電氣訊號於第一晶粒與第二晶粒之間。
在步驟304，方法300可包括用一或更多第一晶粒級互連件(例如，在圖2b之表面S1上的焊墊208a及/或凸塊208b)耦合第一晶粒(例如，圖2b的第一晶粒102a)與該第一面。形成該等第一晶粒級互連件可根據在說明圖2b時提及的技術，以及第一晶粒可用在說明圖2b時提及的技術與該第一面耦合。
在步驟306，方法300可包括用一或更多第二晶粒級互連件(例如，在圖2b之表面S2上的焊墊208a及/或凸塊208b)耦合第二晶粒(例如，圖2b的第二晶粒102b)與該第二面。形成該等第二晶粒級互連件可根據在說明圖2b時提及的技術，以及第二晶粒可用在說明圖2b時提及的技術與該第二面耦合。在一些具體實施例中，耦合第一晶粒的步驟304或耦合第二晶粒的步驟304可包括形成C4凸塊或打線連接(wirebond connection)。
在步驟308，方法300可包括形成數個封裝級互連件結構(例如，圖2c的焊墊110a及/或焊球110b)於封裝基板的第一面上。在一些具體實施例中，形成該等封裝級互連件結構的步驟可包括形成BGA或LGA結構。在其他具體實 施例中，形成該等封裝級互連件結構的步驟可包括形成數個柱狀互連件結構(例如，圖2d的柱體110c)。
在步驟310，該方法可包括用該等封裝級互連件結構耦合該封裝基板與一電路板(例如，圖1的電路板106)。例如，在封裝基板包含可焊接材料的具體實施例中，回焊製程可用來形成可焊接材料與在封裝基板及電路板上之焊墊的接點。
用最有助於了解所主張之專利標的的方式把各種操作依次描述成為多個離散操作。不過，描述的順序不應被視為暗指這些操作一定有順序相依性。例如，可用圖示以外的其他合適順序完成方法300的動作。
可用能按需要組配的任何適當硬體及/或軟體把本揭示內容的具體實施例實作成系統。圖4根據一些具體實施例示意圖示包含如本文所述之IC封裝總成(例如，圖1的封裝總成100)的計算裝置400。計算裝置400可收容板子，例如主機板402(例如，於殼體408中)。主機板402可包括許多組件，包括但不限於：處理器404與至少一通訊晶片406。處理器404可物理及電氣耦合至主機板402。在一些具體實作中，至少一通訊晶片406也可物理及電氣耦合至主機板402。在其他具體實作中，通訊晶片406可為處理器404之一部份。
取決於應用，計算裝置400可包括可能或不物理及電氣耦合至主機板402的其他組件。這些其他組件可包括但不限於：揮發性記憶體(例如，DRAM)、非揮發性記憶體 (例如，ROM)、快閃記憶體、圖形處理器、數位訊號處理器、密碼處理器、晶片組、天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速器、陀螺儀、揚聲器、相機、及大容量儲存裝置(例如，硬式磁碟機、光碟(CD)、數位光碟(DVD)等等)。
通訊晶片406可使得無線通訊可用來傳遞進出計算裝置400的資料。用語「無線」及其衍生詞可用來描述通過非實體媒介可用調變電磁輻射傳達資料的電路、裝置、系統、方法、技術、通訊通道等等。該用語並非意謂相關裝置不包含任何配線，然而在有些具體實施例中，可能不包含。通訊晶片406可實現許多無線標準或協定中之任一者，包括但不限於包括Wi-Fi(IEEE 802.11家族)的電氣及電子工程師學會(IEEE)標準、IEEE 802.16標準(例如，IEEE 802.16-2005補正)、長期演進(LTE)專案及任何補正、更新及/或修正(例如，先進LTE專案、超行動寬頻(UMB)專案(也被稱作「3GPP2」)等等)。IEEE 802.16相容BWA網路一般被稱作為全球互通微波存取之縮寫的WiMAX網路，其係產品通過IEEE 802.16標準之符合性及互運性測試的驗證標記。通訊晶片406的操作可根據全球行動通信系統(GSM)，通用封包無線電服務(GPRS)，通用移動電信系統(UMTS)，高速封包存取(HSPA)，演進HSPA(E-HSPA)，或LTE網路。通訊晶片406的操作可根據GSM演進的增強資料(EDGE)，GSM EDGE無線存取網路(GERAN)，適用陸地無線存取網路(UTRAN)，或演進UTRAN(E-UTRAN)。通訊晶片406的操作可根據分碼多重存取(CDMA)，分時多重存取(TDMA)，數位增強無線電信(DECT)，演進資料優化(EV-DO)，彼等之衍生物，以及指定為3G、4G、5G等的任何其他無線協定。 在其他具體實施例中，通訊晶片406的操作可根據其他無線協定。
計算裝置400可包括多個通訊晶片406。例如，第一通訊晶片406可專用於距離較短的無線通訊，例如Wi-Fi與藍芽，以及第二通訊晶片406可專用於距離較長的無線通訊，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他。
計算裝置400的處理器404可封裝於如本文所述的IC封裝總成(例如，圖1的封裝總成100)中。例如，圖1的電路板106可為主機板402以及處理器404可為裝在圖1之封裝基板104上的第一晶粒102a或第二晶粒102b。封裝基板104與主機板402可用封裝級互連件結構110耦合在一起。用語「處理器」可指處理來自暫存器及/或記憶體之電子資料以將該等電子資料轉換成可儲存於暫存器及/或記憶體之其他電子資料的任何裝置或裝置之一部份。
通訊晶片406也可包含可封裝於如本文所述之IC封裝總成(例如，圖1的封裝總成100)中的晶粒(例如，圖1的第一晶粒102a或第二晶粒102b)。在其他具體實作中，收容於計算裝置400內的另一組件(例如，記憶體裝置或其他 積體電路裝置)可包括可封裝於如本文所述之IC封裝總成(例如，圖1的封裝總成100)中的晶粒(例如，圖1的第一晶粒102a或第二晶粒102b)。
在各種具體實作中，計算裝置400可為膝上電腦、網路電腦、筆記型電腦、輕薄型筆記電腦、智慧型手機、平板電腦、個人數位助理(PDA)、超級移動電腦、行動電話、桌上電腦、伺服器、列表機、掃描機、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。在一些具體實施例中，計算裝置400可為行動計算裝置。在其他具體實作中，計算裝置400可為處理資料的任何其他電子裝置。
實施例
根據各種具體實施例，本揭示內容描述一種設備(例如，封裝總成)，其係包括：有第一面及與該第一面相對設置之第二面的一封裝基板，裝在該第一面上以及藉由一或更多第一晶粒級互連件與該封裝基板電氣耦合的第一晶粒，裝在該第二面上以及藉由一或更多第二晶粒級互連件與該封裝基板電氣耦合的第二晶粒，以及數個封裝級互連件結構，其係設置於該封裝基板之該第一面上，以及經組配成可路由電氣訊號於該第一晶粒與在該封裝基板外的一電氣裝置之間以及於該第二晶粒與該外部裝置之間。在一些具體實施例中，該封裝基板包括經組配成可路由電氣訊號於該第一晶粒與該第二晶粒之間的數個電氣選路特徵。
在一些具體實施例中，該封裝基板由一聚合物、 玻璃、半導體或陶瓷材料構成，以及該等電氣選路特徵包括一或更多基板穿孔(TSubV)。在一些具體實施例中，該封裝基板由矽構成，以及該一或更多TSubV包括一或更多矽穿孔(TSV)。在一些具體實施例中，該等第一晶粒級互連件及該等第二晶粒級互連件包含數個可控塌陷晶片連接(C4)凸塊。在一些具體實施例中，該封裝基板為一覆晶式球狀陣列(FCBGA)封裝件或一覆晶晶片尺度(FCCSP)封裝件的一基板，以及該第一晶粒與該第二晶粒中之至少一者為一系統單晶片(SoC)晶粒。在一些具體實施例中，該等封裝級互連件包括數個焊墊。在一些具體實施例中，該等封裝級互連件包括與該等焊墊耦合的數個焊球。在一些具體實施例中，該等封裝級互連件包括與該等焊墊耦合的數個銅柱。
根據各種具體實施例，本揭示內容描述另一種設備(例如，封裝基板)，其係包括：第一面，與該第一面相對設置的第二面，設置於該第一面上的一或更多第一晶粒級互連件結構，該等第一晶粒級互連件結構經組配成可含容待裝上該第一面之一第一晶粒的數個電氣連接，設置於該第二面上的一或更多第二晶粒級互連件結構，該等第二晶粒級互連件結構經組配成可含容待裝上該第二面之一第二晶粒的數個電氣連接，以及數個封裝級互連件結構，其係設置於該封裝基板之該第一面上，以及經組配成可路由電氣訊號於該等第一晶粒級互連件結構與在該封裝基板外的一電氣裝置之間以及於該等第二晶粒級互連件結構與該外 部裝置之間。在一些具體實施例中，該封裝基板可進一步包含：經組配成可路由電氣訊號於該等第一晶粒級互連件結構與該等第二晶粒級互連件結構之間的數個電氣選路特徵。在一些具體實施例中，該等第一晶粒級互連件結構及該等第二晶粒級互連件結構包括經組配成可含容可控塌陷晶片連接(C4)凸塊或打線連接的數個焊墊。在一些具體實施例中，該等封裝級互連件結構包括經組配成可含容焊球或銅柱的數個焊墊。
根據各種具體實施例，本揭示內容描述一種製造封裝總成的方法，其係包括下列步驟：提供有第一面及與該第一面相對設置之第二面的一封裝基板，用一或更多第一晶粒級互連件耦合第一晶粒與該第一面，用一或更多第二晶粒級互連件耦合第二晶粒與該第二面，以及在該封裝基板之該第一面上形成數個封裝級互連件結構，其中該等封裝級互連件結構經組配成可路由電氣訊號於該第一晶粒與在該封裝基板外的一電氣裝置之間以及於該第二晶粒與該外部裝置之間。在一些具體實施例中，提供一封裝基板的步驟包括提供包含經組配成可路由電氣訊號於該第一晶粒與該第二晶粒間之數個電氣選路特徵的一封裝基板。
在一些具體實施例中，耦合該第一晶粒或耦合該第二晶粒的步驟包括：形成數個可控塌陷晶片連接(C4)凸塊。在一些具體實施例中，耦合該第一晶粒或耦合該第二晶粒的步驟包括：形成數個打線連接。在一些具體實施例中，形成數個封裝級互連件結構的步驟包括：形成數個球 狀柵格陣列(BGA)或平面柵格陣列(LGA)結構。在一些具體實施例中，形成數個封裝級互連件結構的步驟包括：形成數個柱狀互連件結構。在一些具體實施例中，該外部裝置為一電路板，該方法，其更包括用該等封裝級互連件結構耦合該封裝基板與該電路板。
根據各種具體實施例，本揭示內容描述一種系統(例如，計算裝置)，其係包括：一封裝總成，其係包含：有第一面及與該第一面相對設置之第二面的一封裝基板，用一或更多第一晶粒級互連件裝在該第一面上的第一晶粒，用一或更多第二晶粒級互連件裝在該第二面上的第二晶粒，以及數個封裝級互連件結構，其係設置於該封裝基板之該第一面上，以及經組配成可路由電氣訊號於該第一晶粒與在該封裝基板外的一電氣裝置之間以及於該第二晶粒與該外部裝置和一電路板之間，其中該封裝總成用該等封裝級互連件結構與該電路板耦合以及該第一晶粒設置於該封裝基板之該第一面與該電路板之間。在一些具體實施例中，該計算裝置為一行動計算裝置，其係包含與該電路板耦合的下列各物中之一或更多：天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速器、陀螺儀、揚聲器、相機。
各種具體實施例可包括上述具體實施例的任何適當組合，包括上文以聯言形成(且)(例如，「且」可為「及/或」)描述之具體實施例的選言(或)具體實施例。此外，一 些具體實施例可包括有指令儲存於其上而在執行該等指令時產上述任一具體實施例之動作的一或更多製造物件(例如，非暫時性電腦可讀取媒體)。此外，一些具體實施例可包括有任何適當構件用以實現上述具體實施例之各種操作的設備或系統。
以上本發明圖示具體實作的說明(包含描述於【發明摘要】者)不是想要窮舉或限制本揭示內容的具體實施例於所揭示的確切形式。儘管為了圖解說明而在此描述具體實作及實施例，然而相關領域的熟諳此藝者應瞭解在本揭示內容的範疇內仍有各種等價修改的可能。
鑑於以上詳細說明，本揭示內容的具體實施例可做出許多修改。使用於下列申請專利範圍的用語不應被視為是要限制本揭示內容的各種具體實施例為揭示於本專利說明書及專利申請項的具體實作。反而，本發明的範疇完全取決於根據確定的申請專利範圍解釋之原則來理解的下列申請專利範圍。
100‧‧‧封裝總成
102a‧‧‧第一晶粒
102b‧‧‧第二晶粒
104‧‧‧封裝基板
104a‧‧‧基板穿孔(TSubV)
106‧‧‧電路板
108‧‧‧晶粒級互連件
110‧‧‧封裝級互連件
A‧‧‧主動面
I‧‧‧非主動面
S1‧‧‧第一面
S2‧‧‧第二面

Claims (22)

  1. 一種封裝總成，該封裝總成包含：一封裝基板，該封裝基板具有一第一側及被設置為與該第一側相對的一第二側；一第一晶粒，該第一晶粒係安裝在該第一側上且藉由一或多個第一晶粒級互連件而與該封裝基板電氣耦合；一第二晶粒，該第二晶粒係安裝在該第二側上且藉由一或多個第二晶粒級互連件而與該封裝基板電氣耦合；以及數個封裝級互連件結構，該等封裝級互連件結構係設置於該封裝基板的該第一側上且被組配為可導引於該第一晶粒與在該封裝基板外部的一電氣裝置之間及於該第二晶粒與該電氣裝置之間的電氣訊號。
  2. 如請求項1的封裝總成，其中，該封裝基板包括數個電氣選路特徵，該等電氣選路特徵被組配為可導引於該第一晶粒與該第二晶粒之間的電氣訊號。
  3. 如請求項2的封裝總成，其中：該封裝基板包含一聚合物、玻璃、半導體或陶瓷材料；並且該等電氣選路特徵包括一或多個基板穿孔(TSubV)。
  4. 如請求項3的封裝總成，其中：該封裝基板包含矽；並且該一或多個TSubV包括一或多個矽穿孔(TSV)。
  5. 如請求項1至4中之任一項的封裝總成，其中，該等第一晶粒級互連件及該等第二晶粒級互連件包含數個可控塌陷晶片連接(C4)凸塊。
  6. 如請求項1至4中之任一項的封裝總成，其中：該封裝基板為覆晶式球狀陣列(FCBGA)封裝件或覆晶晶片尺度(FCCSP)封裝件之基板；並且該第一晶粒與該第二晶粒其中至少一者為一系統單晶片(SoC)晶粒。
  7. 如請求項1至4中之任一項的封裝總成，其中，該等封裝級互連件包括數個焊墊。
  8. 如請求項7的封裝總成，其中，該等封裝級互連件包括與該等焊墊耦合的數個焊球。
  9. 如請求項7的封裝總成，其中，該等封裝級互連件包括與該等焊墊耦合的數個銅柱。
  10. 一種封裝基板，該封裝基板包含：一第一側；被設置為與該第一側相對的一第二側；設置於該第一側上的一或多個第一晶粒級互連件結構，該一或多個第一晶粒級互連件結構被組配為可含容要被安裝到該第一側的一第一晶粒之數個電氣連接件； 設置於該第二側上的一或多個第二晶粒級互連件結構，該一或多個第二晶粒級互連件結構被組配為可含容要被安裝到該第二側的一第二晶粒之數個電氣連接件；以及數個封裝級互連件結構，該等封裝級互連件結構係設置於該封裝基板的該第一側上，且被組配為可導引於該等第一晶粒級互連件結構與在該封裝基板外部的一電氣裝置之間及於該等第二晶粒級互連件結構與該電氣裝置之間的電氣訊號。
  11. 如請求項10的封裝基板，該封裝基板進一步包含：數個電氣選路特徵，該等電氣選路特徵被組配為可導引於該等第一晶粒級互連件結構與該等第二晶粒級互連件結構之間的電氣訊號。
  12. 如請求項10和11中之任一項的封裝基板，其中，該等第一晶粒級互連件結構及該等第二晶粒級互連件結構包括數個焊墊，該等焊墊被組配為可含容數個可控塌陷晶片連接(C4)凸塊或打線接合連接件。
  13. 如請求項10和11中之任一項的封裝基板，其中，該等封裝級互連件結構包括被組配為可含容焊球或銅柱的數個焊墊。
  14. 一種製造封裝總成的方法，該方法包含下列步驟：提供具有一第一側及一第二側的一封裝基板，該第二側被設置為與該第一側相對；利用一或多個第一晶粒級互連件而使一第一晶粒 與該第一側耦合；利用一或多個第二晶粒級互連件而使一第二晶粒與該第二側耦合；以及在該封裝基板之該第一側上形成數個封裝級互連件結構，其中，該等封裝級互連件結構被組配為可導引於該第一晶粒與在該封裝基板外部的一電氣裝置之間及於該第二晶粒與該電氣裝置之間的電氣訊號。
  15. 如請求項14的方法，其中，提供一封裝基板的步驟包含：提供包括有數個電氣選路特徵的一封裝基板，該等電氣選路特徵被組配為可導引於該第一晶粒與該第二晶粒之間的電氣訊號。
  16. 如請求項14的方法，其中，耦合該第一晶粒的步驟或耦合該第二晶粒的步驟包含：形成數個可控塌陷晶片連接(C4)凸塊。
  17. 如請求項14的方法，其中，耦合該第一晶粒的步驟或耦合該第二晶粒的步驟包含：形成數個打線接合連接件。
  18. 如請求項14至17中之任一項的方法，其中，形成數個封裝級互連件結構的步驟包含：形成數個球狀柵格陣列(BGA)或平面柵格陣列(LGA)結構。
  19. 如請求項14至17中之任一項的方法，其中，形成數個封裝級互連件結構的步驟包括：形成數個柱狀互連件結構。
  20. 如請求項14至17中之任一項的方法，其中，該電氣裝置為一電路板，該方法進一步包含下列步驟： 利用該等封裝級互連件結構而使該封裝基板與該電路板耦合。
  21. 一種計算裝置，該計算裝置包含：一封裝總成，該封裝總成包括一封裝基板，該封裝基板具有一第一側及被設置為與該第一側相對的一第二側，一第一晶粒，該第一晶粒係利用一或多個第一晶粒級互連件而被安裝在該第一側上，一第二晶粒，該第二晶粒係利用一或多個第二晶粒級互連件而被安裝在該第二側上，以及數個封裝級互連件結構，該等封裝級互連件結構係設置於該封裝基板的該第一側上，且被組配為可導引於該第一晶粒與在該封裝基板外的一電氣裝置之間及於該第二晶粒與該電氣裝置之間的電氣訊號；以及一電路板，其中，該封裝總成係利用該等封裝級互連件結構而被與該電路板耦合，且該第一晶粒係設置於該封裝基板的該第一側與該電路板之間。
  22. 如請求項21的計算裝置，其中：該計算裝置為一行動計算裝置，該行動計算裝置包括與該電路板耦接的下列各者中之一或多者：天線、顯示器、觸控螢幕顯示器、觸控螢幕控制器、電池、聲頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(GPS)裝置、羅盤、蓋格計數器、加速器、陀螺儀、 揚聲器、相機。
TW103122996A 2013-07-12 2014-07-03 用於多晶粒之封裝總成組態及相關技術 TWI585931B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/941,322 US20150014852A1 (en) 2013-07-12 2013-07-12 Package assembly configurations for multiple dies and associated techniques

Publications (2)

Publication Number Publication Date
TW201507088A TW201507088A (zh) 2015-02-16
TWI585931B true TWI585931B (zh) 2017-06-01

Family

ID=52107501

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103122996A TWI585931B (zh) 2013-07-12 2014-07-03 用於多晶粒之封裝總成組態及相關技術

Country Status (5)

Country Link
US (1) US20150014852A1 (zh)
KR (1) KR20150007990A (zh)
CN (1) CN104347600A (zh)
DE (1) DE102014109520A1 (zh)
TW (1) TWI585931B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
TWI663666B (zh) * 2015-08-14 2019-06-21 中華精測科技股份有限公司 嵌埋被動元件之轉接介面板結構的製造方法
US11251156B2 (en) * 2015-12-23 2022-02-15 Intel Corporation Fabrication and use of through silicon vias on double sided interconnect device
KR101845714B1 (ko) * 2016-02-24 2018-04-05 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
US10134716B2 (en) * 2017-03-16 2018-11-20 Intel Corporatin Multi-package integrated circuit assembly with through-mold via
TWI714905B (zh) * 2018-11-08 2021-01-01 瑞昱半導體股份有限公司 電路裝置與電路設計及組裝方法
CN109600917A (zh) * 2018-12-28 2019-04-09 郑州云海信息技术有限公司 一种降低bga短路风险的pcb板及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6558169B2 (en) * 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6897556B2 (en) * 2003-09-08 2005-05-24 Intel Corporation I/O architecture for integrated circuit package
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
CN2762964Y (zh) * 2005-01-10 2006-03-08 南京德朔实业有限公司 用电池供电的电动工具
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US8754506B1 (en) * 2008-05-05 2014-06-17 Marvell International Ltd. Through via semiconductor die with backside redistribution layer
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7732252B2 (en) * 2008-10-09 2010-06-08 Stats Chippac Ltd. Multi-chip package system incorporating an internal stacking module with support protrusions
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8283250B2 (en) * 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
JP5251799B2 (ja) * 2009-09-15 2013-07-31 株式会社リコー データ処理装置およびデータ処理方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8531012B2 (en) * 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US8803305B2 (en) * 2009-11-18 2014-08-12 Qualcomm Incorporated Hybrid package construction with wire bond and through silicon vias
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8344749B2 (en) * 2010-06-07 2013-01-01 Texas Instruments Incorporated Through carrier dual side loop-back testing of TSV die after die attach to substrate
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8409918B2 (en) * 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8829666B2 (en) * 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
WO2013095544A1 (en) * 2011-12-22 2013-06-27 Intel Corporation 3d integrated circuit package with window interposer
US8742597B2 (en) * 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging

Also Published As

Publication number Publication date
DE102014109520A1 (de) 2015-01-15
TW201507088A (zh) 2015-02-16
US20150014852A1 (en) 2015-01-15
CN104347600A (zh) 2015-02-11
KR20150007990A (ko) 2015-01-21

Similar Documents

Publication Publication Date Title
TWI585931B (zh) 用於多晶粒之封裝總成組態及相關技術
TWI732123B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
TWI594397B (zh) 具改良互連帶寬之堆疊半導體裝置封裝體
US10068852B2 (en) Integrated circuit package with embedded bridge
TWI727947B (zh) 用於堆疊式封裝之帶有凹入式傳導接點的積體電路結構
TWI726926B (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US9159714B2 (en) Package on wide I/O silicon
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
US11552019B2 (en) Substrate patch reconstitution options
JP6859269B2 (ja) パッケージ構造にトレンチを形成する方法及びこの方法により形成された構造
TW201624650A (zh) 具有後端被動元件的積體電路晶粒及相關方法
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
US9177831B2 (en) Die assembly on thin dielectric sheet
US10879152B2 (en) Through mold via (TMV) using stacked modular mold rings
KR20160086759A (ko) 오포섬-다이 패키지-온-패키지 장치
EP2916351A2 (en) Embedded die flip-chip package assembly
US20130313727A1 (en) Multi-stacked bbul package
US10304769B2 (en) Multi-die package
TW201724448A (zh) 具有凹陷結構之封裝積體電路裝置
US20190311983A1 (en) Stacking multiple dies having dissimilar interconnect structure layout and pitch
JP2017519372A (ja) 集積回路パッケージ基板
US20170092618A1 (en) Package topside ball grid array for ultra low z-height