KR20150007990A - 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법 - Google Patents

복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법 Download PDF

Info

Publication number
KR20150007990A
KR20150007990A KR1020140086999A KR20140086999A KR20150007990A KR 20150007990 A KR20150007990 A KR 20150007990A KR 1020140086999 A KR1020140086999 A KR 1020140086999A KR 20140086999 A KR20140086999 A KR 20140086999A KR 20150007990 A KR20150007990 A KR 20150007990A
Authority
KR
South Korea
Prior art keywords
die
package
package substrate
level interconnect
interconnect structure
Prior art date
Application number
KR1020140086999A
Other languages
English (en)
Inventor
유엘리 리우
이슬람 살라마
미히르 케이 로이
램 에스 비스와나스
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150007990A publication Critical patent/KR20150007990A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 개시의 실시예는 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법에 관한 것이다. 하나의 실시예에서, 패키지 어셈블리는 제 1 측면 및 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판과, 제 1 측면 상에 장착되고 하나 이상의 제 1 다이-레벨 인터커넥트에 의해 패키지 기판에 전기적으로 결합된 제 1 다이와, 제 2 측면 상에 장착되고 하나 이상의 제 2 다이-레벨 인터커넥트에 의해 패키지 기판에 전기적으로 결합된 제 2 다이와, 패키지 기판의 제 1 측면 상에 배치되고 제 1 다이와 패키지 기판의 외부에 있는 전기 디바이스 사이에서 그리고 제 2 다이와 외부 디바이스 사이에서 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함한다. 다른 실시예가 설명되고/되거나 청구될 수 있다.

Description

복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법{PACKAGE ASSEMBLY CONFIGURATIONS FOR MULTIPLE DIES AND ASSOCIATED TECHNIQUES}
본 개시의 실시예는 일반적으로 집적 회로 분야에 관한 것으로서, 특히 복수의 다이(die)를 위한 패키지 어셈블리 구성 및 연관 기법에 관한 것이다.
예를 들어, 스마트폰 및 태블릿과 같은 모바일 컴퓨팅 디바이스의 고객에 의한 요구에 대응하여 보다 많은 기능을 갖는 보다 작으면서 보다 가벼운 전자 디바이스가 개발되고 있다. 현재, 디바이스는 다이가 서로 적층되어 있는 패키지를 포함할 수 있다. 그러나, 적층형 다이를 위한 전기 라우팅을 제조하는 비용 및 복잡성이 여전히 매우 높으며, 따라서 낮은 비용의 대량 생산이 실현 가능하지 않을 수 있다. 추가적으로, 적층형 다이 구성으로 인해 적층형 다이로부터 열을 제거하는 것이 보다 도전적인 과제가 될 수 있다.
다이를 서로 적층하는 대신에, 다른 패키지 구성은 각각의 다이가 복수의 기판 중 각각의 기판 상에 장착되어 있는 복수의 패키지 기판을 포함할 수 있다. 예를 들어, 기판 상에 장착된 다이를 갖는 기판은 나머지 기판 상에 장착된 또 다른 다이를 갖는 또 다른 기판에 결합될 수 있다. 그러나, 이러한 구성은 아주 큰 형태 인자(form factor)(예를 들어, Z-높이) 및 아주 큰 중량을 가질 수 있고/있거나 다이들 사이의 접속에 대하여 열악한 전기 성능을 나타낼 수 있다.
실시예는 첨부 도면과 함께 다음의 상세한 설명에 의해 쉽게 이해될 것이다. 이러한 설명을 용이하게 하기 위해, 유사한 참조 부호는 유사한 구조적 구성요소를 지칭한다. 실시예는 첨부 도면에 예시로서 도시되며 제한적으로 도시되지 않는다.
도 1은 일부 실시예에 따라 예시적인 집적 회로(IC) 패키지 어셈블리의 측면 단면도를 개략적으로 도시한다.
도 2a 내지 도 2d는 일부 실시예에 따라 예시적인 IC 패키지 어셈블리의 다양한 제조 단계를 개략적으로 도시한다.
도 3은 일부 실시예에 따라 IC 패키지 어셈블리의 제조 방법에 대한 흐름도를 개략적으로 도시한다.
도 4는 일부 실시예에 따라 본 명세서에 설명된 바와 같은 IC 패키지 어셈블리를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다.
본 개시의 실시예는 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법을 설명한다. 다음의 설명에서, 예시적인 구현의 다양한 양태는 당업자의 작업의 요지를 다른 당업자에게 전달하기 위해 당업자에 의해 통상적으로 사용되는 용어를 이용하여 설명될 것이다. 그러나, 본 개시의 실시예가 설명된 양태 중 오직 일부 양태만을 이용하여 실시될 수 있다는 것이 당업자에게 명백할 것이다. 설명을 목적으로, 예시적인 구현의 완전한 이해를 제공하기 위한 구체적인 개수, 재료 및 구성이 제시된다. 그러나, 본 개시의 실시예가 구체적인 세부 사항이 없더라도 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 경우에, 예시된 구현을 모호하게 하지 않기 위해 주지된 특징부가 생략되거나 간략하게 된다.
아래의 상세한 설명에서, 상세한 설명의 일부를 구성하고, 상세한 설명 전체에 걸쳐 유사한 참조 번호는 유사한 부분을 지칭하고, 본 개시의 발명 대상이 실시될 수 있는 실시예가 예시로서 도시되어 있는 첨부 도면이 참조된다. 본 개시의 범위를 벗어나지 않으면서 구조적 변경 또는 논리적 변경이 수행될 수 있고 다른 실시예가 이용될 수 있다는 것이 이해되어야 한다. 그러므로, 다음의 상세한 설명은 제한적인 의미로 간주되지 않아야 하고, 실시예의 범위는 첨부된 청구범위 및 그 등가물에 의해 정의된다.
본 개시의 목적을 위해, 어구 "A 및/또는 B"는 (A), (B), 또는 (A 및 B)를 의미한다. 본 개시의 목적을 위해, 어구 "A, B, 및/또는 C"는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
설명은 상부/하부(top/bottom), 내부/외부(in/out), 위/아래(over/under) 등과 같은 관점 기반 설명(perspective-based description)을 사용할 수 있다. 이러한 설명은 단지 논의를 용이하게 하기 위해 사용되며 본 명세서에 설명된 실시예의 응용을 어느 하나의 특정 배향으로 한정하는 것으로 의도되지 않는다.
설명은 관용구 "일 실시예에서" 또는 "실시예에서"를 사용할 수 있는 데, 이는 동일한 실시예 또는 상이한 실시예 중 하나 이상의 실시예를 각각 지칭할 수 있다. 또한, 본 개시의 실시예에 대하여 사용되는 바와 같은 용어 "포함하는", "구비하는", "갖는" 등은 동의어이다.
용어 "과 결합된" 및 그 파생어가 본 명세서에서 사용될 수 있다. "결합된"은 다음 중 하나 이상을 의미할 수 있다. "결합된"은 두 개 이상의 구성요소가 물리적으로 또는 전기적으로 직접 접촉하고 있다는 것을 의미할 수 있다. 그러나, "결합된"은 두 개 이상의 구성요소가 서로 간접적으로 접촉하고 있지만 여전히 서로 협동하거나 상호작용한다는 것도 또한 의미할 수 있고, 서로 결합된 것으로 표현되는 구성요소들 사이에 하나 이상의 다른 구성요소가 결합되거나 접속된다는 것을 의미할 수 있다. 용어 "직접 결합된"은 두 개 이상의 구성요소가 직접 접촉하고 있다는 것을 의미할 수 있다.
다양한 실시예에서, 관용구 "제 2 특징부 상에 형성되거나, 부착되거나, 또는 그렇지 않으면 배치된 제 1 특징부"는 제 1 특징부가 제 2 특징부 위에 형성되거나, 부착되거나, 또는 배치되며 제 1 특징부 중 적어도 일부분이 제 2 특징부 중 적어도 일부분과 직접 접촉(예를 들어, 직접적인 물리적 및/또는 전기적 접촉)할 수 있거나 간접 접촉(예를 들어, 제 1 특징부와 제 2 특징부 사이에 하나 이상의 다른 특징부를 가짐)할 수 있다는 것을 의미할 수 있다.
본 명세서에서 사용된 바와 같이, 용어 "모듈"은 설명된 기능을 제공하는 하나 이상의 소프트웨어 또는 펌웨어 프로그램, 조합 논리 회로(combinational logic circuit), 및/또는 다른 적절한 컴포넌트를 실행하는 ASIC(application Specific Integrated Circuit), 전자 회로, SoC(System-on-chip), 프로세서(공유식, 전용, 또는 그룹) 및/또는 메모리(공유식, 전용, 또는 그룹)를 지칭하거나, 포함하거나 또는 그 일부분일 수 있다.
도 1은 일부 실시예에 따라 예시적인 집적 회로(integrated circuit, IC) 패키지 어셈블리(이하, "패키지 어셈블리(100)")의 측면 단면도를 개략적으로 도시한다. 일부 실시예에서, 패키지 어셈블리(100)는 패키지 기판(104)의 대향 측면 상에 장착된 제 1 다이(102a) 및 제 2 다이(102b)를 포함한다. 예를 들어, 도시된 실시예에서, 패키지 기판(104)은 제 1 측면(S1) 및 제 1 측면(S1)에 대향 배치된 제 2 측면(S2)을 갖는다. 제 1 다이(102a)는 제 1 측면(S1) 상에 장착되며 하나 이상의 다이-레벨 인터커넥트(108)를 사용하여 패키지 기판(104)에 전기적으로 결합된다. 제 2 다이(102b)는 제 2 측면(S2) 상에 장착되며 하나 이상의 다이-레벨 인터커넥트(108)를 사용하여 패키지 기판(104)에 전기적으로 결합된다.
도시된 실시예에서, 다이-레벨 인터커넥트(108)는 이해될 수 있는 바와 같이 플립-칩 구성(flip-chip configuration)을 제공하기 위해 제 1 다이(102a)의 활성 측면(A)과 제 2 다이(102b)의 활성 측면(A) 상에 배치된 패드와 패키지 기판(104) 상에 배치된 패드 사이에 조인트 및 전기 접속을 형성하는 예를 들어 붕괴 제어형 칩 접속(controlled collapse chip connection, C4) 범프와 같은 범프를 포함한다. 일부 실시예에서, 다이-레벨 인터커넥트(108)는 패드를 포함한다. 활성 회로(예를 들어, 트랜지스터 디바이스)가 활성 측면(A) 상에 형성될 수 있다. 이해될 수 있는 바와 같이, 비활성 측면(I)이 활성 측면(A)에 대향 배치될 수 있다.
다른 실시예에서, 제 1 다이(102a) 및/또는 제 2 다이(102b)와 패키지 기판(104)를 결합하기 위해 다른 적절한 다이-레벨 인터커넥트(108)가 사용될 수 있다. 예를 들어, 다이(102a, 102b)와 패키지 기판(104)을 결합하기 위해 트레이스(trace), 필라(pillar) 등이 사용될 수 있다. 다른 실시예에서, 제 1 다이(102a) 및 제 2 다이(102b) 중 하나 또는 두 개 모두와 패키지 기판(104)을 결합하기 위해 본딩 와이어가 사용될 수 있다. 와이어본딩 구성(도시되지 않음)에서, 다이의 비활성 측면은 접착제를 사용하여 패키지 기판(104)에 결합될 수 있고, 다이의 활성 측면은 본딩 와이어를 사용하여 패키지 기판(104) 상의 패드 또는 유사 구조에 전기적으로 결합될 수 있다. 다양한 실시예에 따라, 다이(102a, 102b)와 패키지 기판(104) 사이에 다이-레벨 인터커넥트(108)를 제공하기 위해 다른 적절한 주지된 다이-레벨 인터커넥트 구조(예를 들어, 제 1 레벨 인터커넥트(first-level interconnect(FLI))가 사용될 수 있다.
일부 실시예에서, 패키지-레벨 인터커넥트(110)가 패키지 기판(104)의 제 1 측면(S1) 상에 배치될 수 있다. 이해될 수 있는 바와 같이, 패키지-레벨 인터커넥트(110)(예를 들어, 제 2 레벨 인터커넥트(second-level interconnect(SLI))는 다이(102a, 102b)와 예를 들어 회로 보드(106)와 같이 패키지 기판(104)의 외부에 있는 전기 디바이스 사이에 전기 신호를 라우팅하도록 구성될 수 있다. 전기 신호는 예를 들어 입력/출력(I/O) 신호 및/또는 전력/접지(power/ground)를 포함할 수 있다. 예를 들어, 패키지 기판(104)은 제 1 다이(102a) 및 제 2 다이(102b) 각각과 패키지-레벨 인터커넥트(110)의 상응하는 인터커넥트 사이에 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부(도시되지 않음)를 포함할 수 있다. 전기 라우팅 특징부는 예를 들어 트레이스(trace), 트렌치(trench), 비아(via), 랜드(land), 패드 또는 다른 적절한 구조를 포함할 수 있고, 일부 실시예에서 팬-아웃 구성(fan-out configuration)으로 구성될 수 있다. 이해될 수 있는 바와 같이, 일부 실시예에서 제 1 다이(102a)는 패키지 기판(104)과 회로 보드(106) 사이에 배치될 수 있다.
도시된 실시예에서, 이해될 수 있는 바와 같이, 패키지-레벨 인터커넥트(110)는 패키지 기판(104) 및 회로 보드(106) 상에 각각 배치된 패드들과 조인트(joint)를 형성하는 솔더 볼(solder ball)을 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트(110)는 패드를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트(110)는 볼-그리드 어레이(ball-grid array, BGA) 구성, 랜드-그리드 어레이(land-gray array, LGA) 구성, 또는 다른 주지된 구성으로 배열될 수 있다. 패키지-레벨 인터커넥트(110)는 예를 들어 본 명세서에 추가로 설명된 바와 같은 필라를 포함하는 다른 실시예에서 다른 적절한 유형의 인터커넥트 구조를 포함할 수 있다.
일부 실시예에서, 패키지 기판(104)은 제 1 측면(S1)과 제 2 측면(S2) 사이에 배치되고 다이(102a, 102b)를 서로 전기적으로 결합하도록 구성된 추가 전기 라우팅 특징부를 포함할 수 있다. 일부 실시예에서, 전기 라우팅 특징부는 패키지 기판(104)을 통해 다이(102a, 102b)를 전기적으로 결합하는 관통-기판 비아(through-substrate via, TSubV(104a))를 포함할 수 있다. 일부 실시예에서, 패키지 기판(104) 벌크(bulk)는 폴리머(예를 들어, 에폭시와 같은 유기 재료), 세라믹, 유리 또는 반도체 재료를 포함할 수 있거나 실질적으로 그러한 것들로 이루어질 수 있다. 하나의 실시예에서, 패키지 기판(104)은 실리콘을 포함하고, 하나 이상의 TSubV(104a)는 하나 이상의 관통-실리콘 비아(through-silicon via, TSV)를 포함한다. 다른 실시예에서, TSubV(104a)는 예를 들어 도금 관통 홀(plated-through hole, PTH) 또는 레이저 관통 홀(laser through hole, LTH)과 같은 다른 적절한 구조를 포함할 수 있고, 이는 다이들(102a, 102b) 사이에 전기 신호를 라우팅하도록 패키지 기판(104) 내에 배치될 수 있다. 다른 실시예에서 다이들(102a, 102b)을 전기적으로 결합하기 하기 위해 예를 들어, 트레이스, 트렌치, 비아, 랜드, 패드 또는 다른 주지된 적절한 구조를 포함하는 다른 적절한 전기 라우팅 특징부가 사용될 수 있다.
다양한 실시예에 따라, 패키지 기판(104)은 플립-칩 볼-그리드 어레이(flip-chip ball-grid array, FCBGA) 또는 플립-칩 칩 스케일 패키지(flip-chip chip scale package, FCCSP)로 이루어진 기판일 수 있다. 다른 실시예에서, 패키지 기판(104)은 다양한 다른 주지된 패키지 구성과 어울릴 수 있다.
제 1 다이(102a) 및 제 2 다이(102b)는 다양한 실시예에 따라 매우 다양한 유형의 다이 중 어느 하나를 대표할 수 있다. 예를 들어, 일부 실시예에서, 제 1 다이(102a) 및/또는 제 2 다이(102b)는 논리 다이(logic die), 메모리 다이, 프로세서, ASIC, SoC(System on chip) 또는 다른 유형의 다이 중 하나 이상을 대표할 수 있다. 일부 실시예에서, 제 1 다이(102a) 및 제 2 다이(102b) 중 하나는 프로세서이고, 제 1 다이(102a) 및 제 2 다이(102b) 중 나머지 하나는 메모리이다. 프로세서 및 메모리는 그들 사이에 전기 신호를 라우팅하도록 서로 전기적으로 결합될 수 있다. 일부 실시예에서, 제 1 다이(102a) 및 제 2 다이(102b) 중 하나는 ASIC이고, 제 1 다이(102a) 및 제 2 다이(102b) 중 나머지 하나는 필드 프로그래밍 가능한 게이트 어레이(field programmable gate array, FPGA)이며, 이들 다이(102a, 102b)는 그들 사이에 전기 신호를 라우팅하도록 전기적으로 결합될 수 있다. 일부 실시예에서, 제 1 다이(102a) 및 제 2 다이(102b) 중 하나 또는 두 개 모두는 SoC 또는 ASIC이다. 제 1 다이(102a) 및 제 2 다이(102b)가 모두 SoC 및/또는 ASIC인 실시예에서, 다이(102a, 102b)는 서로 전기적으로 결합되지 않을 수 있다.
회로 보드(106)는 에폭시 라미네이트(epoxy laminate)와 같이 전기 절연 재료로 이루어진 인쇄 회로 보드(printed circuit board, PCB)일 수 있다. 예를 들어, 회로 보드(106)는 예를 들어 폴리테트라플루오로에틸렌과 같은 재료, 난연제 4 (Flame Retardant 4, FR-4), FR-1와 같은 페놀릭 코튼지 재료(phenolic cotton paper material), CEM-1 또는 CEM-3과 같은 코튼지 및 에폭시 재료, 또는 에폭시 수지 프리프레그 재료(epoxy resin prepreg material)를 사용하여 서로 라미네이팅(laminating)된 직조 유리 재료(woven glass material)로 이루어진 전기 절연층을 포함할 수 있다. 트레이스, 트렌치, 비아 등과 같은 구조(도시되지 않음)는 회로 보드(106)를 통해 다이(102a, 102b)의 전기 신호를 라우팅하도록 전기 절연층을 통해 형성될 수 있다. 회로 보드(106)는 다른 실시예에서 다른 적절한 재료로 이루어질 수 있다. 일부 실시예에서, 회로 보드(106)는 마더보드(예를 들어, 도 4의 마더보드(402))이다.
패키지 어셈블리(100)에 패키지 기판(104)의 대향 측면(S1, S2) 상에 각각 장착된 다이(102a, 102b)를 제공하는 것은 적층형 다이(stacked die)(예를 들어, 서로 적층된 다이)를 포함하는 패키지 어셈블리의 제조 비용보다 적은 제조 비용을 갖는 패키지 어셈블리를 제공할 수 있다. 이러한 구성은 모바일 컴퓨팅 디바이스와 같은 보다 작은 전자 디바이스 내로 패키지 어셈블리의 구현을 용이하게 하기 위해 각각의 기판 상에 각각의 다이가 장착되어 있는 적층형 다이 구성 또는 패키지-온-패키지(package-on-package, PoP) 구성에 비해 패키지 어셈블리의 Z-치수(예를 들어, 화살표 Z를 참조)를 더 줄일 수 있다. 패키지 기판(104)의 양면 다이 구성(double-sided die configuration)은 일부 PoP 구성에 비해 다이(102a, 102b) 중 하나의 다이를 위한 기판을 제거함으로써 중량을 더 줄일 수 있다. 추가적으로, (예를 들어, 패키지 어셈블리(100)에 도시된 바와 같이) 패키지 기판(104)의 대향 측면 상에 다이(102a, 102b)를 제공하는 것은 다른 패키지 구성에 비해 다이(102a, 102b) 사이의 전기 접속을 위해 짧고 낮은 저항 및/또는 개선된 실리콘 효율을 제공함으로써 전기 성능을 증가시킬 수 있다. 이러한 구성은 다이의 적층형 구성에 비해 각각의 다이(102a, 102b)로부터의 열 제거를 더 용이하게 할 수 있다.
패키지 어셈블리(100)는 도시된 것보다 많은 다이를 포함할 수 있다. 예를 들어, 일부 실시예에서, 패키지 어셈블리(100)는 패키지 기판의 제 1 측면(S1) 및/또는 제 2 측면(S2)에 결합된 하나 이상의 다이를 다이(102a, 102b) 중 하나 또는 두 개 모두와 사이드-바이-사이드(side-by-side) 구성으로 더 포함할 수 있다. 일부 실시예에서, 패키지 어셈블리(100)는 다이(102a, 102b) 중 하나의 다이 상에 또는 두 개 모두의 다이 상에 적층되고 TSV를 사용하여 다이(102a 및/또는 102b)에 결합된 하나 이상의 다이를 더 포함할 수 있다. 패키지 어셈블리(100)는 패키지 기판(104)에 결합된 또 다른 패키지 기판을 PoP 구성으로 포함할 수 있다. 다이(102a 및/또는 102b) 중 하나 이상의 다이가 패키지 기판(104) 내에 내장될 수 있다. 패키지 어셈블리(100)는 다른 적절한 구성을 포함할 수 있다.
패키지 어셈블리(100)는 다른 추가 컴포넌트를 포함할 수 있고/있거나 다른 실시예에서 예를 들어 플립-칩 및/또는 와이어본딩 구성, 인터포저(interposer)의 사용, 시스템-인-패키지(system-in-package, SiP)를 포함하는 멀티-칩 패키지 구성 및 PoP 구성의 적절한 조합을 포함하는 매우 다양한 다른 적절한 구성으로 구성될 수 있다. 패키지 어셈블리(100)는 본 명세서에 설명된 실시예의 적절한 조합을 포함할 수 있다.
도 2a 내지 도 2d는 일부 실시예에 따라 예시적인 IC 패키지 어셈블리(이하, "패키지 어셈블리(200)")의 다양한 제조 단계를 개략적으로 도시한다. 패키지 어셈블리(200)는 패키지 어셈블리(100)와 관련되어 설명된 실시예와 어울릴 수 있다.
도 2a에는, 패키지 기판(104)의 제 1 측면(S1) 및 제 2 측면(S2) 상에 다이-레벨 인터커넥트가 형성되고 패키지 기판(104)의 제 1 측면(S1) 상에 패키지-레벨 인터커넥트가 형성된 후의 패키지 어셈블리(200)가 도시된다. 도시된 실시예에서, 다이-레벨 인터커넥트 구조는 이해될 수 있는 바와 같이 패키지 기판(104) 상에 배치된 패드(208a) 및 패드(208a) 상에 배치된 예를 들어 C4 범프와 같은 범프(208b)를 포함한다. 제 1 측면(S1) 상의 다이-레벨 인터커넥트 구조는 제 1 다이(예를 들어, 도 2b의 제 1 다이(102a))의 전기 접속을 수용하도록 구성될 수 있고, 제 2 측면(S2) 상의 다이-레벨 인터커넥트 구조는 제 2 다이(예를 들어, 도 2b의 제 2 다이(102b))의 전기 접속을 수용하도록 구성될 수 있다. 다른 실시예에서, 제 1 측면(S1) 및/또는 제 2 측면(S2) 상의 다이-레벨 인터커넥트 구조는 오직 패드(208a)만을 포함할 수 있고, 범프(208b)는 패키지 기판(104) 대신에 제 1 다이 및/또는 제 2 다이 상에 형성될 수 있다. 일부 실시예에서, 패드(208a)는 와이어본딩 접속을 수용하도록 구성될 수 있거나 또는 다이-레벨 인터커넥트 구조로서 사용될 수 있는 필라와 같은 다른 구조를 대표할 수 있다.
제 1 측면(S1) 상의 패키지-레벨 인터커넥트 구조는 다이-레벨 인터커넥트 구조와 패키지 기판(104)의 외부에 있는 전기 디바이스 사이에 전기 신호를 라우팅하도록 구성된 패드(110a) 또는 유사 구조를 포함할 수 있다. 패드(110a)는 솔더 볼 또는 필라(예를 들어, 구리 필라), 또는 이들의 조합을 수용하도록 구성될 수 있다. 다이-레벨 인터커넥트 구조 및 패키지-레벨 인터커넥트 구조는 어느 하나의 순서대로 그리고/또는 동시에 서로로부터 독립적으로 형성될 수 있다. 예를 들어, 일부 실시예에서, 패드(208a 및 110a)는 모든 적절한 기법을 사용하여 동시에 형성될 수 있다. 납땜 가능한 재료(solderable material)는 범프(208b)를 형성하기 위한 모든 적절한 기법을 사용하여 범프(208b) 상에 부착될 수 있다.
도 2b에는, 패키지 기판(104)의 제 1 측면(S1) 및 제 2 측면(S2) 상에 배치된 각각의 다이-레벨 인터커넥트(예를 들어, 패드(208a) 및/또는 범프(208b))를 사용하여 제 1 다이(102a)와 제 1 측면(S1)이 결합되고 제 2 다이(102b)와 패키지 기판(104)의 제 2 측면(S2)이 결합된 후의 패키지 어셈블리(200)가 도시된다.
다이(102a, 102b)의 부착은 모든 적절한 순서로 생성될 수 있다. 예를 들어, 제 1 다이(102a) 및 제 2 다이(102b) 중 하나가 패키지 기판(104)에 결합될 수 있고, 그 다음에 제 1 다이(102a) 및 제 2 다이(102b) 중 나머지 하나가 패키지 기판(104)에 결합될 수 있다. 도시된 실시예에서, 다이(102a, 102b)는 패키지 기판(104) 상의 패드(208a)와 다이(102a, 102b) 상의 상응하는 패드(208c) 사이에 납땜 가능한 재료 사이에 조인트를 형성하는 솔더 리플로우(solder reflow) 프로세스를 사용하여 패키지 기판(104)에 부착될 수 있다. 다른 실시예에서, 다이(예를 들어, 102a, 102b) 중 하나 또는 두 개 모두는 다이의 비활성 측면을 패키지 기판(104)에 결합하기 위해 접착제를 사용하여 패키지 기판(104)에 부착될 수 있고, 다이의 활성 측면 상의 전기 콘택트(예를 들어, 패드)를 패키지 기판(104) 상의 상응하는 콘택트(예를 들어, 패드)에 부착하기 위해 본딩 와이어가 형성될 수 있다.
도 2c에는, 솔더 볼(110b)과 패드(110a)가 결합된 후의 패키지 어셈블리(200)가 도시된다. 솔더 볼(110b)은 솔더 볼(110b)과 패드(110a) 사이에 조인트를 형성하기 위한 예를 들어 솔더 리플로우 프로세스를 사용하여 패드(110a)에 결합될 수 있다. 일부 실시예에서, 패드(110a)에 결합된 솔더 볼(110b)은 BGA 구조를 형성할 수 있다. 다른 실시예에서, 예를 들어 LGA 구조와 같은 다른 주지된 구조를 형성하기 위해 다른 적절한 기법이 사용될 수 있다.
일부 실시예에서, 패키지 어셈블리(200)는 도 1에 도시된 바와 같은 패키지 어셈블리(100)를 제공하는 모든 적절한 표면 마운트 기술(Surface Mount Technology, SMT)을 사용하여 마더보드와 같은 회로 보드(도 1의 회로 보드(106)) 상의 표면 마운트(surface mount)를 위해 준비될 수 있다. 다른 실시예에서, 솔더 볼(110b)은 도 2d와 관련하여 더 설명된 바와 같이 필라 인터커넥트 구조의 형성을 용이하게 하기 위해 패드(110a) 상에 부착된 납땜 가능한 재료를 대표할 수 있다.
도 2d에는, 패키지 기판(104)와 회로 보드(106)를 결합하기 위한 필라 인터커넥트 구조가 형성된 후의 패키지 어셈블리(200)가 도시된다. 필라 인터커넥트 구조는 예를 들어 필라(110c)(예를 들어, 구리 필라 또는 다른 적절한 재료 필라)를 솔더 볼(110b)의 납땜 가능한 재료와 납땜 가능하게 접촉하도록 위치시키고 필라(110c)와 패드(110a) 사이에 조인트를 형성하기 위한 솔더 리플로우 프로세스를 수행함으로써 형성될 수 있다. 필라(110c)는 회로 보드(106)의 패드(110e) 상에 배치된 납땜 가능한 재료(110d)와 납땜 가능하게 접촉하도록 위치될 수 있고, 필라(110c)와 패드(110e) 사이에 조인트를 형성하도록 솔더 리플로우 프로세스가 수행될 수 있다. 일부 실시예에서, 필라 인터커넥트 구조를 형성하도록 복수의 솔더 리플로우 프로세스가 수행될 수 있다. 필라 인터커넥트 구조를 형성하기 위해 다른 적절한 기법이 사용될 수 있다. 필라(110c)는 제 1 다이(102a)의 치수를 z 치수로 맞추기 위해 패키지 기판(104)과 회로 보드(106) 사이에 간극을 제공하도록 설계되거나 선택된 높이(H)를 가질 수 있다.
도 3은 일부 실시예에 따라 IC 패키지 어셈블리의 제조 방법(300)에 대한 흐름도를 개략적으로 도시한다. 방법(300)은 도 1 및 도 2와 관련되어 설명된 실시예와 어울릴 수 있다.
302에서, 방법(300)은 제 1 측면(예를 들어, 도 2a의 측면(S1)) 및 제 1 측면에 대향 배치된 제 2 측면(예를 들어, 도 2a의 측면(S2))을 갖는 패키지 기판(예를 들어, 도 2a의 패키지 기판(104))을 제공하는 단계를 포함할 수 있다. 패키지 기판은 제 1 다이와 제 2 다이 사이에 전기 신호를 라우팅하도록 패키지 기판의 제 1 측면과 제 2 측면 사이에 전기 라우팅 특징부(예를 들어, 도 1의 TSubV(104a))를 포함할 수 있다.
304에서, 방법(300)은 하나 이상의 제 1 다이-레벨 인터커넥트(예를 들어 도 2b의 측면(S1) 상의 패드(208a) 및/또는 범프(208b))를 사용하여 제 1 다이(예를 들어 도 2b의 제 1 다이(102a))와 제 1 측면을 결합하는 단계를 포함할 수 있다. 제 1 다이-레벨 인터커넥트는 도 2b와 관련되어 설명된 기법에 따라 형성될 수 있고, 제 1 다이는 도 2와 관련되어 설명된 기법을 사용하여 제 1 측면에 결합될 수 있다.
306에서, 방법(300)은 하나 이상의 제 2 다이-레벨 인터커넥트(예를 들어, 도 2b의 측면(S2) 상의 패드(208a) 및/또는 범프(208b))를 사용하여 제 2 다이(예를 들어, 도 2b의 제 2 다이(102b))와 제 2 측면을 결합하는 단계를 포함할 수 있다. 제 2 다이-레벨 인터커넥트는 도 2b와 관련되어 설명된 기법에 따라 형성될 수 있고, 제 2 다이는 도 2와 관련되어 설명된 기법을 사용하여 제 2 측면에 결합될 수 있다. 일부 실시예에서, 304에서 제 1 다이를 결합하는 단계 또는 306에서 제 2 다이를 결합하는 단계는 C4 범프 또는 와이어본드 접속을 형성하는 단계를 포함할 수 있다.
308에서, 방법(300)은 패키지 기판의 제 1 측면 상에 패키지-레벨 인터커넥트 구조(예를 들어, 도 2c의 패드(110a) 및/또는 솔더 볼(110b))를 형성하는 단계를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트 구조를 형성하는 단계는 BGA 또는 LGA 구조를 형성하는 단계를 포함할 수 있다. 다른 실시예에서, 패키지-레벨 인터커넥트 구조를 형성하는 단계는 필라 인터커넥트 구조(예를 들어, 도 2d의 필라(110c))를 형성하는 단계를 포함할 수 있다.
310에서, 방법은 패키지-레벨 인터커넥트 구조를 사용하여 패키지 기판과 회로 보드(예를 들어, 도 1의 회로 보드(106))를 결합하는 단계를 포함할 수 있다. 예를 들어, 패키지 기판이 납땜 가능한 재료를 포함하는 일 실시예에서, 패키지 기판 및 회로 기판 상의 패드와 납땜 가능한 재료 사이에 조인트를 형성하기 위해 솔더 리플로우 프로세스가 사용될 수 있다.
다양한 동작은 청구된 발명 대상을 이해하는데 가장 도움이 되는 방식으로 복수의 별개 동작으로서 차례차례 설명된다. 그러나, 설명의 순서는 이들 동작이 반드시 순서에 의존한다는 것을 암시하는 것으로 해석되지 않아야 한다. 예를 들어, 방법(300)의 작용은 설명한 것과 다른 또 다른 적절한 순서로 수행될 수 있다.
본 개시의 실시예는 요구된 대로 구성된 모든 적절한 하드웨어 및/또는 소프트웨어를 사용하여 시스템 내로 구현될 수 있다. 도 4는 일부 실시예에 따라 본 명세서에 설명된 바와 같은 IC 패키지 어셈블리(예를 들어, 도 1의 패키지 어셈블리(100))를 포함하는 컴퓨팅 디바이스(400)를 개략적으로 도시한다. 컴퓨팅 디바이스(400)는 마더보드(402)와 같은 보드를 (예를 들어, 하우징(408) 내에) 하우징할 수 있다. 마더보드(402)는 프로세서(404) 및 적어도 하나의 통신 칩(406)을 포함하지만 이에 제한되지 않는 복수의 컴포넌트를 포함할 수 있다. 프로세서(404)는 마더보드(402)에 물리적으로 그리고 전기적으로 결합될 수 있다. 일부 실시예에서, 적어도 하나의 통신 칩(406)도 또한 마더보드(402)에 물리적으로 그리고 전기적으로 결합될 수 있다. 추가 구현에서, 통신 칩(406)은 프로세서(404)의 일부일 수 있다.
응용에 따라, 컴퓨팅 디바이스(400)는 마더보드(402)에 물리적으로 그리고 전기적으로 결합될 수 있거나 결합되지 않을 수 있는 다른 컴포넌트를 포함할 수 있다. 이들 다른 컴포넌트는 휘발성 메모리(예를 들어, DRAM), 비휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 크립토 프로세서(crypto processor), 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱(audio codec), 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거 계수기(Geiger counter), 가속도계(accelerometer), 자이로스코프, 스피커, 카메라, 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 디바이스를 포함할 수 있지만, 이에 제한되지 않는다.
통신 칩(406)은 컴퓨팅 디바이스(400)로의 그리고 컴퓨팅 디바이스(400)로부터의 데이터의 전달을 위한 무선 통신을 가능하게 할 수 있다. 비고체 매체(non-solid medium)를 통한 변조된 전자기 방사(modulated electromagnetic radiation)를 사용하여 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기법, 통신 채널 등을 설명하기 위해 용어 "무선" 및 그 파생어가 사용될 수 있다. 용어 "무선"은 비록 일부 실시예에서 연관 디바이스가 유선을 전혀 포함하지 않을 수 있기는 하지만 연관 디바이스가 유선을 전혀 포함하지 않는다는 것을 의미하지는 않는다. 통신 칩(406)은 Wi-Fi(IEEE 802.11 패밀리), IEEE 802.16 표준(예를 들어, IEEE 802.16 - 2005 개정), LTE(Long-Term Evolution) 프로젝트는 물론 모든 개정, 업데이트, 및/또는 수정(예를 들어, 어드밴스트 LTE 프로젝트, UMB(ultra mobile broadband) 프로젝트("3GPP2"로도 지칭됨) 등)을 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준을 포함하지만 이에 제한되지 않는 복수의 무선 표준 또는 프로토콜 중 어느 하나를 구현할 수 있다. IEEE 802.16 양립 가능한 BWA 네트워크는 일반적으로 IEEE 802.16 표준을 위한 순응(conformity) 및 상호운용성(interoperability) 테스트를 통과한 제품을 위한 인증 표시인 Worldwide Interoperability for Microwave Access를 의미하는 두음문자인 WiMAX 네트워크로서 지칭된다. 통신 칩(406)은 GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(406)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)에 따라 동작할 수 있다. 통신 칩(406)은 CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EVDO(Evolution-Data Optimized)와 그 파생어는 물론 3G, 4G, 5G 및 그 이상으로서 지정되는 모든 다른 무선 프로토콜에 따라 동작할 수 있다. 다른 실시예에서, 통신 칩(406)은 다른 무선 프로토콜에 따라 동작할 수 있다.
컴퓨팅 디바이스(400)는 복수의 통신 칩(406)을 포함할 수 있다. 예를 들어, 제 1 통신 칩(406)은 Wi-Fi 및 블루투스와 같은 근거리 무선 통신 전용일 수 있고, 제 2 통신 칩(406)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신 전용일 수 있다.
컴퓨팅 디바이스(400)의 프로세서(404)는 본 명세서에서 설명된 바와 같이 IC 패키지 어셈블리(예를 들어, 도 1의 패키지 어셈블리(100)) 내에 패키징될 수 있다. 예를 들어, 도 1의 회로 보드(106)는 마더보드(402)일 수 있고, 프로세서(404)는 도 1의 패키지 기판(104) 상에 장착된 제 1 다이(102a) 또는 제 2 다이(102b)일 수 있다. 패키지 기판(104) 및 마더보드(402)는 패키지-레벨 인터커넥트 구조(110)를 사용하여 서로 결합될 수 있다. 용어 "프로세서"는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여 그러한 전자 데이터를 레지스터 및/또는 메모리 내에 저장될 수 있는 다른 전자 데이터로 변환하는 모든 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(406)은 본 명세서에서 설명된 바와 같이 IC 패키지 어셈블리(예를 들어, 도 1의 패키지 어셈블리(100)) 내에 패키징될 수 있는 다이(예를 들어, 도 1의 제 1 다이(102a) 또는 제 2 다이(102b))도 또한 포함할 수 있다. 추가 구현에서, 컴퓨팅 디바이스(400) 내에 하우징된 또 다른 컴포넌트(예를 들어, 메모리 디바이스 또는 다른 집적 회로 디바이스)는 본 명세서에서 설명된 바와 같이 IC 패키지 어셈블리(예를 들어 도 1의 패키지 어셈블리(100)) 내에 패키징될 수 있는 다이(예를 들어 도 1의 제 1 다이(102a) 또는 제 2 다이(102b))를 포함할 수 있다.
다양한 구현에서, 컴퓨팅 디바이스(400)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 전화기, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 재생기, 또는 디지털 비디오 레코더일 수 있다. 일부 실시예에서, 컴퓨팅 디바이스(400)는 모바일 컴퓨팅 디바이스일 수 있다. 추가 구현에서, 컴퓨팅 디바이스(400)는 데이터를 처리하는 모든 다른 전자 디바이스일 수 있다.
예
다양한 실시예에 따라, 본 개시은 하나의 장치(예를 들어, 패키지 어셈블리)를 설명하고, 장치는 제 1 측면 및 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판, 제 1 측면 상에 장착되고 하나 이상의 제 1 다이-레벨 인터커넥트에 의해 패키지 기판에 전기적으로 결합된 제 1 다이, 제 2 측면 상에 장착되고 하나 이상의 제 2 다이-레벨 인터커넥트에 의해 패키지 기판에 전기적으로 결합된 제 2 다이, 및 패키지 기판의 제 1 측면 상에 배치되고 제 1 다이와 패키지 기판의 외부에 있는 전기 디바이스 사이에 그리고 제 2 다이와 외부 디바이스 사이에 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함한다. 일부 실시예에서, 패키지 기판은 제 1 다이와 제 2 다이 사이에 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 포함한다.
일부 실시예에서, 패키지 기판은 폴리머, 유리, 반도체 또는 세라믹 재료를 포함하고, 전기 라우팅 특징부는 하나 이상의 관통 기판 비아(through substrate via (TSubV))를 포함한다. 일부 실시예에서, 패키지 기판은 실리콘을 포함하고, 하나 이상의 TSubV는 하나 이상의 관통 실리콘 비아(TSV)를 포함한다. 일부 실시예에서, 제 1 다이-레벨 인터커넥트 및 제 2 다이-레벨 인터커넥트는 붕괴 제어형 칩 접속(controlled collapse chip connection(C4)) 범프를 포함한다. 일부 실시예에서, 패키지 기판은 플립-칩 볼-그리드 어레이(FCBGA) 패키지 또는 플립-칩 칩 스케일(FCCSP) 패키지로 이루어진 기판이고, 제 1 다이 및 제 2 다이 중 적어도 하나는 SoC(system on a chip) 다이이다. 일부 실시예에서, 패키지-레벨 인터커넥트는 패드를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트는 패드에 결합된 솔더 볼을 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트는 패드에 결합된 구리 필라를 포함한다.
다양한 실시예에 따라, 본 개시은 또 다른 장치(예를 들어, 패키지 기판)을 설명하며, 장치는 제 1 측면, 제 1 측면에 대향 배치된 제 2 측면, 제 1 측면 상에 배치되고 제 1 측면 상에 장착된 제 1 다이의 전기 접속을 수용하도록 구성된 하나 이상의 제 1 다이-레벨 인터커넥트 구조, 제 2 측면 상에 배치되고 제 2 측면 상에 장착된 제 2 다이의 전기 접속을 수용하도록 구성된 하나 이상의 제 2 다이-레벨 인터커넥트 구조, 및 패키지 기판의 제 1 측면 상에 배치되고 제 1 다이-레벨 인터커넥트 구조와 패키지 기판의 외부에 있는 전기 디바이스 사이에 그리고 제 2 다이-레벨 인터커넥트 구조와 외부 디바이스 사이에 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함한다. 일부 실시예에서, 패키지 기판은 제 1 다이-레벨 인터커넥트 구조와 제 2 다이-레벨 인터커넥트 구조 사이에 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 더 포함할 수 있다. 일부 실시예에서, 제 1 다이-레벨 인터커넥트 구조와 제 2 다이-레벨 인터커넥트 구조는 붕괴 제어형 칩 접속(C4) 범프 또는 와이어본드 접속을 수용하도록 구성된 패드를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트 구조는 솔더 볼 또는 구리 필라를 수용하도록 구성된 패드를 포함한다.
다양한 실시예에 따라, 본 개시은 패키지 어셈블리 제조 방법을 설명하며, 패키지 어셈블리 제조 방법은 제 1 측면 및 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판을 제공하는 단계, 하나 이상의 제 1 다이-레벨 인터커넥트를 사용하여 제 1 다이와 제 1 측면을 결합하는 단계, 하나 이상의 제 2 다이-레벨 인터커넥트를 사용하여 제 2 다이와 제 2 측면을 결합하는 단계, 및 패키지 기판의 제 1 측면 상에 패키지-레벨 인터커넥트 구조를 형성하는 단계를 포함하고, 패키지-레벨 인터커넥트 구조는 제 1 다이와 패키지 기판의 외부에 있는 전기 디바이스 사이에 그리고 제 2 다이와 외부 디바이스 사이에 전기 신호를 라우팅하도록 구성된다. 일부 실시예에서, 패키지 기판 제공 단계는 제 1 다이와 제 2 다이 사이에 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 포함하는 패키지 기판을 제공하는 단계를 포함한다.
일부 실시예에서, 제 1 다이 결합 단계 또는 제 2 다이 결합 단계는 붕괴 제어형 칩 접속(C4) 범프를 형성하는 단계를 포함한다. 일부 실시예에서, 제 1 다이 결합 단계 또는 제 2 다이 결합 단계는 와이어본드 접속을 형성하는 단계를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트 구조를 형성하는 단계는 볼-그리드 어레이(BGA) 또는 랜드-그리드 어레이(LGA) 구조를 형성하는 단계를 포함한다. 일부 실시예에서, 패키지-레벨 인터커넥트 구조를 형성하는 단계는 필라 인터커넥트 구조를 형성하는 단계를 포함한다. 일부 실시예에서, 외부 디바이스는 회로 보드이고, 방법은 패키지-레벨 인터커넥트 구조를 사용하여 패키지 기판과 회로 보드를 결합하는 단계를 더 포함한다.
다양한 실시예에 따라, 본 개시은 패키지 어셈블리 및 회로 보드를 포함하는 시스템(예를 들어, 컴퓨팅 디바이스)을 설명한다. 패키지 어셈블리는 제 1 측면 및 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판, 하나 이상의 제 1 다이-레벨 인터커넥트를 사용하여 제 1 측면 상에 장착된 제 1 다이, 하나 이상의 제 2 다이-레벨 인터커넥트를 사용하여 제 2 측면 상에 장착된 제 2 다이, 및 패키지 기판의 제 1 측면 상에 배치되고 제 1 다이와 패키지 기판의 외부에 있는 전기 디바이스 사이에 그리고 제 2 다이와 외부 디바이스 사이에 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함하고, 패키지 어셈블리는 패키지-레벨 인터커넥트 구조를 사용하여 회로 보드에 결합되며, 제 1 다이는 패키지 기판의 제 1 측면과 회로 보드 사이에 배치된다. 일부 실시예에서, 컴퓨팅 디바이스는 회로 보드에 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS 디바이스, 나침반, 가이거 계수기, 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스이다.
다양한 실시예는 대안을 포함하는 전술한 실시예 (또는) 결합 형태로 설명된 (그리고) 전술한 (예를 들어, "그리고"는 "그리고/또는"일 수 있음) 실시예의 실시예의 모든 적절한 조합을 포함할 수 있다. 또한, 일부 실시예는 실행될 때 전술한 실시예 중 어느 하나의 작용을 야기하는 명령어를 저장하여 갖고 있는 하나 이상의 제조 품목(예를 들어, 비일시적 컴퓨터 읽기 가능한 매체)을 포함할 수 있다. 또한, 일부 실시예는 전술한 실시예의 다양한 동작을 수행하기 위한 모든 적절한 수단을 갖는 장치 또는 시스템을 포함할 수 있다.
요약서에서 설명된 것을 포함하는 도시된 구현의 전술한 설명은 모든 것을 망라하도록 의도되지 않으며 본 개시의 실시예를 정확히 개시된 형태로 제한하도록 의도되지 않는다. 비록 구체적인 구현 및 예시가 예시적인 목적으로 본 명세서에서 설명되기는 하지만, 당업자가 인식하게 되는 바와 같이 본 개시의 범위 내에서 다양한 균등 변경이 가능하다.
이들 변경은 전술한 상세한 설명의 관점에서 본 개시의 실시예에 대하여 수행될 수 있다. 다음의 청구범위에서 사용된 용어는 본 개시의 다양한 실시예를 명세서 및 청구범위에 개시된 구체적인 구현으로 제한하는 것으로 해석되지 않아야 한다. 오히려, 그 범위는 다음의 청구범위에 의해 전적으로 결정되어야 하고, 청구범위는 확립된 청구범위 해석의 원칙에 따라 해석되어야 한다.

Claims (22)

  1. 제 1 측면 및 상기 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판과,
    상기 제 1 측면 상에 장착되고 하나 이상의 제 1 다이-레벨 인터커넥트에 의해 상기 패키지 기판에 전기적으로 결합된 제 1 다이와,
    상기 제 2 측면 상에 장착되고 하나 이상의 제 2 다이-레벨 인터커넥트에 의해 상기 패키지 기판에 전기적으로 결합된 제 2 다이와,
    상기 패키지 기판의 상기 제 1 측면 상에 배치되고 상기 제 1 다이와 상기 패키지 기판의 외부에 있는 전기 디바이스 사이에서 그리고 상기 제 2 다이와 상기 외부 전기 디바이스 사이에서 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함하는
    패키지 어셈블리.
  2. 제 1 항에 있어서,
    상기 패키지 기판은 상기 제 1 다이와 상기 제 2 다이 사이에서 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 포함하는
    패키지 어셈블리.
  3. 제 2 항에 있어서,
    상기 패키지 기판은 폴리머, 유리, 반도체 또는 세라믹 재료를 포함하고,
    상기 전기 라우팅 특징부는 하나 이상의 관통 기판 비아(through substrate via: TSubV)를 포함하는
    패키지 어셈블리.
  4. 제 3 항에 있어서,
    상기 패키지 기판은 실리콘을 포함하고,
    상기 하나 이상의 TSubV는 하나 이상의 관통-실리콘 비아(TSV)를 포함하는
    패키지 어셈블리.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 다이-레벨 인터커넥트와 상기 제 2 다이-레벨 인터커넥트는 붕괴 제어형 칩 접속(controlled collapse chip connection: C4) 범프를 포함하는
    패키지 어셈블리.

  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 패키지 기판은 플립-칩 볼-그리드 어레이(FCBGA) 패키지 또는 플립-칩 칩 스케일 패키지(FCCSP)의 기판이고,
    상기 제 1 다이 및 상기 제 2 다이 중 적어도 하나는 SoC(System on a chip) 다이인
    패키지 어셈블리.
  7. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 패키지-레벨 인터커넥트는 패드를 포함하는
    패키지 어셈블리.
  8. 제 7 항에 있어서,
    상기 패키지-레벨 인터커넥트는 상기 패드에 결합된 솔더 볼을 포함하는
    패키지 어셈블리.
  9. 제 7 항에 있어서,
    상기 패키지-레벨 인터커넥트는 상기 패드에 결합된 구리 필라(copper pillar)를 포함하는
    패키지 어셈블리.
  10. 패키지 기판으로서,
    제 1 측면과,
    상기 제 1 측면에 대향 배치된 제 2 측면과,
    상기 제 1 측면 상에 배치되고, 상기 제 1 측면 상에 장착될 제 1 다이의 전기 접속을 수용하도록 구성된 하나 이상의 제 1 다이-레벨 인터커넥트 구조와,
    상기 제 2 측면 상에 배치되고, 상기 제 2 측면 상에 장착될 제 2 다이의 전기 접속을 수용하도록 구성된 하나 이상의 제 2 다이-레벨 인터커넥트 구조와,
    상기 패키지 기판의 상기 제 1 측면 상에 배치되고, 상기 제 1 다이-레벨 인터커넥트 구조와 상기 패키지 기판의 외부에 있는 전기 디바이스 사이에서 그리고 상기 제 2 다이-레벨 인터커넥트 구조와 상기 외부 전기 디바이스 사이에서 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함하는
    패키지 기판.
  11. 제 10 항에 있어서,
    상기 제 1 다이-레벨 인터커넥트 구조와 상기 제 2 다이-레벨 인터커넥트 구조 사이에서 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 더 포함하는
    패키지 기판.
  12. 제 10 항 또는 제 11 항에 있어서,
    상기 제 1 다이-레벨 인터커넥트 구조와 상기 제 2 다이-레벨 인터커넥트 구조는 붕괴 제어형 칩 접속(C4) 범프 또는 와이어본드 접속을 수용하도록 구성된 패드를 포함하는
    패키지 기판.
  13. 제 10 항 또는 제 11 항에 있어서,
    상기 패키지-레벨 인터커넥트 구조는 솔더 볼 또는 구리 필라를 수용하도록 구성된 패드를 포함하는
    패키지 기판.
  14. 제 1 측면 및 상기 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판을 제공하는 단계와,
    하나 이상의 제 1 다이-레벨 인터커넥트를 사용하여 상기 제 1 측면에 제 1 다이를 결합시키는 단계와,
    하나 이상의 제 2 다이-레벨 인터커넥트를 사용하여 상기 제 2 측면에 제 2 다이를 결합시키는 단계와,
    상기 패키지 기판의 상기 제 1 측면 상에 패키지-레벨 인터커넥트 구조를 형성하는 단계를 포함하되,
    상기 패키지-레벨 인터커넥트 구조는 상기 제 1 다이와 상기 패키지 기판의 외부에 있는 전기 디바이스 사이에서 그리고 상기 제 2 다이와 상기 외부 전기 디바이스 사이에서 전기 신호를 라우팅하도록 구성되는
    패키지 어셈블리 제조 방법.
  15. 제 14 항에 있어서,
    상기 패키지 기판을 제공하는 단계는 상기 제 1 다이와 상기 제 2 다이 사이에서 전기 신호를 라우팅하도록 구성된 전기 라우팅 특징부를 포함하는 패키지 기판을 제공하는 단계를 포함하는
    패키지 어셈블리 제조 방법.
  16. 제 14 항에 있어서,
    상기 제 1 다이를 결합시키는 단계 또는 상기 제 2 다이를 결합시키는 단계는 붕괴 제어형 칩 접속(C4) 범프를 형성하는 단계를 포함하는
    패키지 어셈블리 제조 방법.
  17. 제 14 항에 있어서,
    상기 제 1 다이를 결합시키는 단계 또는 상기 제 2 다이를 결합시키는 단계는 와이어본드 접속을 형성하는 단계를 포함하는
    패키지 어셈블리 제조 방법.
  18. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 패키지-레벨 인터커넥트 구조를 형성하는 단계는 볼-그리드 어레이(BGA) 또는 랜드-그리드 어레이(LGA) 구조를 형성하는 단계를 포함하는
    패키지 어셈블리 제조 방법.
  19. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 패키지-레벨 인터커넥트 구조를 형성하는 단계는 필라 인터커넥트 구조를 형성하는 단계를 포함하는
    패키지 어셈블리 제조 방법.
  20. 제 14 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 외부 전기 디바이스는 회로 보드이고,
    상기 방법은 상기 패키지-레벨 인터커넥트 구조를 사용하여 상기 회로 보드에 상기 패키지 기판을 결합시키는 단계를 더 포함하는
    패키지 어셈블리 제조 방법.
  21. 패키지 어셈블리와,
    회로 보드를 포함하되,
    상기 패키지 어셈블리는,
    제 1 측면 및 상기 제 1 측면에 대향 배치된 제 2 측면을 갖는 패키지 기판과,
    하나 이상의 제 1 다이-레벨 인터커넥트를 사용하여 상기 제 1 측면 상에 장착된 제 1 다이와,
    하나 이상의 제 2 다이-레벨 인터커넥트를 사용하여 상기 제 2 측면 상에 장착된 제 2 다이와,
    상기 패키지 기판의 상기 제 1 측면 상에 배치되고, 상기 제 1 다이와 상기 패키지 기판의 외부에 있는 전기 디바이스 사이에서 그리고 상기 제 2 다이와 상기 외부 전기 디바이스 사이에서 전기 신호를 라우팅하도록 구성된 패키지-레벨 인터커넥트 구조를 포함하고,
    상기 패키지 어셈블리는 상기 패키지-레벨 인터커넥트 구조를 사용하여 상기 회로 보드에 결합되고, 상기 제 1 다이는 상기 패키지 기판의 상기 제 1 측면과 상기 회로 보드 사이에 배치되는
    컴퓨팅 디바이스.
  22. 제 21 항에 있어서,
    상기 컴퓨팅 디바이스는, 상기 회로 보드에 결합된 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거 계수기, 가속도계, 자이로스코프, 스피커, 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인
    컴퓨팅 디바이스.
KR1020140086999A 2013-07-12 2014-07-10 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법 KR20150007990A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/941,322 2013-07-12
US13/941,322 US20150014852A1 (en) 2013-07-12 2013-07-12 Package assembly configurations for multiple dies and associated techniques

Publications (1)

Publication Number Publication Date
KR20150007990A true KR20150007990A (ko) 2015-01-21

Family

ID=52107501

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140086999A KR20150007990A (ko) 2013-07-12 2014-07-10 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법

Country Status (5)

Country Link
US (1) US20150014852A1 (ko)
KR (1) KR20150007990A (ko)
CN (1) CN104347600A (ko)
DE (1) DE102014109520A1 (ko)
TW (1) TWI585931B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160122022A (ko) * 2015-04-13 2016-10-21 에스케이하이닉스 주식회사 인터포저를 갖는 반도체 패키지 및 제조 방법
TWI663666B (zh) * 2015-08-14 2019-06-21 中華精測科技股份有限公司 嵌埋被動元件之轉接介面板結構的製造方法
US11251156B2 (en) * 2015-12-23 2022-02-15 Intel Corporation Fabrication and use of through silicon vias on double sided interconnect device
KR101845714B1 (ko) * 2016-02-24 2018-04-05 주식회사 에스에프에이반도체 반도체 패키지 및 그 제조방법
US10134716B2 (en) * 2017-03-16 2018-11-20 Intel Corporatin Multi-package integrated circuit assembly with through-mold via
TWI714905B (zh) * 2018-11-08 2021-01-01 瑞昱半導體股份有限公司 電路裝置與電路設計及組裝方法
CN109600917A (zh) * 2018-12-28 2019-04-09 郑州云海信息技术有限公司 一种降低bga短路风险的pcb板及其制作方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5477082A (en) * 1994-01-11 1995-12-19 Exponential Technology, Inc. Bi-planar multi-chip module
US6365962B1 (en) * 2000-03-29 2002-04-02 Intel Corporation Flip-chip on flex for high performance packaging applications
US6713318B2 (en) * 2001-03-28 2004-03-30 Intel Corporation Flip chip interconnection using no-clean flux
US6558169B2 (en) * 2001-03-29 2003-05-06 Intel Corporation Shunt power connection for an integrated circuit package
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6897556B2 (en) * 2003-09-08 2005-05-24 Intel Corporation I/O architecture for integrated circuit package
US7247517B2 (en) * 2003-09-30 2007-07-24 Intel Corporation Method and apparatus for a dual substrate package
CN2762964Y (zh) * 2005-01-10 2006-03-08 南京德朔实业有限公司 用电池供电的电动工具
US7429786B2 (en) * 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7898093B1 (en) * 2006-11-02 2011-03-01 Amkor Technology, Inc. Exposed die overmolded flip chip package and fabrication method
US8609463B2 (en) * 2007-03-16 2013-12-17 Stats Chippac Ltd. Integrated circuit package system employing multi-package module techniques
US8754506B1 (en) * 2008-05-05 2014-06-17 Marvell International Ltd. Through via semiconductor die with backside redistribution layer
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
US8310051B2 (en) * 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
US7732252B2 (en) * 2008-10-09 2010-06-08 Stats Chippac Ltd. Multi-chip package system incorporating an internal stacking module with support protrusions
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8283250B2 (en) * 2008-12-10 2012-10-09 Stats Chippac, Ltd. Semiconductor device and method of forming a conductive via-in-via structure
US8168529B2 (en) * 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8034662B2 (en) * 2009-03-18 2011-10-11 Advanced Micro Devices, Inc. Thermal interface material with support structure
US8471376B1 (en) * 2009-05-06 2013-06-25 Marvell International Ltd. Integrated circuit packaging configurations
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
JP5251799B2 (ja) * 2009-09-15 2013-07-31 株式会社リコー データ処理装置およびデータ処理方法
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
US8531012B2 (en) * 2009-10-23 2013-09-10 Stats Chippac, Ltd. Semiconductor device and method of forming a shielding layer over a semiconductor die disposed in a cavity of an interconnect structure and grounded through the die TSV
US8803305B2 (en) * 2009-11-18 2014-08-12 Qualcomm Incorporated Hybrid package construction with wire bond and through silicon vias
US8518752B2 (en) * 2009-12-02 2013-08-27 Stats Chippac Ltd. Integrated circuit packaging system with stackable package and method of manufacture thereof
EP2339627A1 (en) * 2009-12-24 2011-06-29 Imec Window interposed die packaging
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US8298863B2 (en) * 2010-04-29 2012-10-30 Texas Instruments Incorporated TCE compensation for package substrates for reduced die warpage assembly
US8344749B2 (en) * 2010-06-07 2013-01-01 Texas Instruments Incorporated Through carrier dual side loop-back testing of TSV die after die attach to substrate
US8471577B2 (en) * 2010-06-11 2013-06-25 Texas Instruments Incorporated Lateral coupling enabled topside only dual-side testing of TSV die attached to package substrate
US8299608B2 (en) * 2010-07-08 2012-10-30 International Business Machines Corporation Enhanced thermal management of 3-D stacked die packaging
US8409918B2 (en) * 2010-09-03 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming pre-molded substrate to reduce warpage during die mounting
US8829666B2 (en) * 2010-11-15 2014-09-09 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US8643148B2 (en) * 2011-11-30 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-Wafer structures and methods for forming the same
KR101639989B1 (ko) * 2011-12-22 2016-07-15 인텔 코포레이션 윈도우 인터포저를 갖는 3d 집적 회로 패키지
US8742597B2 (en) * 2012-06-29 2014-06-03 Intel Corporation Package substrates with multiple dice
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8933564B2 (en) * 2012-12-21 2015-01-13 Intel Corporation Landing structure for through-silicon via
US9832883B2 (en) * 2013-04-25 2017-11-28 Intel Corporation Integrated circuit package substrate
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages

Also Published As

Publication number Publication date
DE102014109520A1 (de) 2015-01-15
CN104347600A (zh) 2015-02-11
TW201507088A (zh) 2015-02-16
US20150014852A1 (en) 2015-01-15
TWI585931B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US10522483B2 (en) Package assembly for embedded die and associated techniques and configurations
US10068852B2 (en) Integrated circuit package with embedded bridge
TWI594397B (zh) 具改良互連帶寬之堆疊半導體裝置封裝體
TWI732123B (zh) 具有打線結合的多晶粒堆疊的積體電路封裝
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
KR101681269B1 (ko) 오프셋 인터포저들, 상기 오프셋 인터포저들을 포함하는 장치들, 및 상기 오프셋 인터포저들의 구축 방법들
KR20150007990A (ko) 복수의 다이를 위한 패키지 어셈블리 구성 및 연관 기법
TWI726926B (zh) 具有與嵌入於微電子基板中之微電子橋連接的多個微電子裝置之微電子結構
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
JP2016533646A (ja) 集積回路パッケージ基板
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
TWI614847B (zh) 可縮放之封裝體架構與相關聯技術及組態
KR20180027421A (ko) 오포섬-다이 패키지-온-패키지 장치
JP2018525807A (ja) マルチレイヤパッケージ
US20130313727A1 (en) Multi-stacked bbul package
US10128205B2 (en) Embedded die flip-chip package assembly
US10643983B2 (en) Extended stiffener for platform miniaturization
US20170092618A1 (en) Package topside ball grid array for ultra low z-height

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application