KR101651897B1 - 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스 - Google Patents

패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스 Download PDF

Info

Publication number
KR101651897B1
KR101651897B1 KR1020150017545A KR20150017545A KR101651897B1 KR 101651897 B1 KR101651897 B1 KR 101651897B1 KR 1020150017545 A KR1020150017545 A KR 1020150017545A KR 20150017545 A KR20150017545 A KR 20150017545A KR 101651897 B1 KR101651897 B1 KR 101651897B1
Authority
KR
South Korea
Prior art keywords
die
package substrate
disposed
cavity
solder resist
Prior art date
Application number
KR1020150017545A
Other languages
English (en)
Other versions
KR20150104514A (ko
Inventor
옴카르 지. 카르하데
데벤드라 말리크
라빈드라나스 브이. 마하잔
암루타발리 피. 알루르
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150104514A publication Critical patent/KR20150104514A/ko
Application granted granted Critical
Publication of KR101651897B1 publication Critical patent/KR101651897B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1656—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories
    • G06F1/1658—Details related to functional adaptations of the enclosure, e.g. to provide protection against EMI, shock, water, or to host detachable peripherals like a mouse or removable expansions units like PCMCIA cards, or to provide access to internal components for maintenance or to removable storage supports like CDs or DVDs, or to mechanically mount accessories related to the mounting of internal components, e.g. disc drive or any other functional module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1686—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being an integrated camera
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1688—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being integrated loudspeakers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1694—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being a single or a set of motion sensors for pointer control or gesture input obtained by sensing movements of the portable computer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1684—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675
    • G06F1/1698—Constructional details or arrangements related to integrated I/O peripherals not covered by groups G06F1/1635 - G06F1/1675 the I/O peripheral being a sending/receiving arrangement to establish a cordless communication link, e.g. radio or infrared link, integrated cellular phone
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/80138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/8085—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83127—Bonding areas outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/83122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/83129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 명세서의 실시예들은 다이-투-다이 접합 및 이와 관련된 IC(Integrated Circuit) 패키지 구성들에 관한 것이다. 일 실시예에서, 패키지 조립체는, 제1 사이드 상에 배치되는 솔더 레지스트층 및 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판, 제1 사이드 상에 탑재되고, 하나 이상의 제1 다이-레벨 상호접속부들에 의해 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제1 다이 및 하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 제1 다이의 액티브 사이드와 접합되는 제2 다이를 포함하고, 제2 다이의 적어도 일부는 솔더 레지스트층으로 연장되는 공동에 배치된다. 다른 실시예들이 개시되고 및/또는 청구될 수 있다.

Description

패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스{PACKAGE ASSEMBLY, PACKAGE SUBSTRATE, METHOD FOR FABRICATING A PACKAGE ASSEMBLY AND A COMPUTING DEVICE COMPRISING THE SAME}
본 명세서의 실시예들은 일반적으로 집적 회로들의 분야에 관한 것으로, 보다 구체적으로는, 다이-투-다이 접합 및 관련된 집적 회로(IC: Integrated Circuit) 패키지 구성들에 관한 것이다.
기능성은 보다 우수하며 보다 소형이고 보다 가벼운 전자 디바이스들이, 예를 들어, 스마트폰들 및 태블릿들 등 모바일 컴퓨팅 디바이스들에 대한 소비자들에 의한 요구에 응답하여 개발되고 있다. 일부 경우들에서는, 다수의 다이들이 패키지에서 함께 연결될 수 있다. 다이들 사이의 고 대역폭 접속들을 생성하기 위해서는, 다이들 사이의 매우 짧은 상호접속 길이들이 바람직할 수 있다. 예를 들어, 다이들의 면-대-면 접합(face-to-face bonding)은 다이들 사이의 짧은 전기 경로를 제공할 수 있다. 그러나, 면-대-면 접합은 다이들의 두께로 인해 일부 구성들에 도전하고 있다. 현재 솔루션들은, 면-대-면 접합 범프들에 대해 개별 범핑 처리들을 포함하여, 예를 들어, 다이를 패키지 기판에 연결하는 FLI(First-Level Interconnect)에 비해 적은 적층 높이(stackup height)를 제공할 수 있고, 이는 비용이 많이 들 수 있다. 다른 현재의 솔루션은 다이들 중 하나를 보다 적은 두께로 박막화(thinning)하는 것을 포함할 수 있고, 이는 박막화된 다이를 보다 손상되기 쉽고 수율 손실되기 쉽게 할 수 있다. 자기 코어 인덕터들을 포함하는 박막화된 다이들에 대해, 인덕터들의 성능은 박막화에 의해 제한될 수 있다. 또한, 면-대-면 접합 구성들의 z-높이를 감소시켜 최근 디바이스스들에 대해 보다 얇은 패키지를 제공하는 것이 바람직할 수 있다.
첨부 도면들과 함께 이하의 상세한 설명에 의해 실시예들이 용이하게 이해될 것이다. 이러한 설명을 용이하게 하도록, 유사한 참조 번호들은 유사한 구성 요소들을 지칭한다. 첨부 도면들의 도해에서 실시예들은 예로서 도시되며, 제한으로서 도시되는 것은 아니다.
도 1은, 일부 실시예들에 따른, 예시적 IC(Integrated Circuit) 패키지 조립체의 횡단면도를 개략적으로 도시한다.
도 2는, 일부 실시예들에 따른, 면-대-면 접합 구성의 횡단면도를 개략적으로 도시한다.
도 3은, 일부 실시예들에 따른, 다른 면-대-면 접합 구성의 횡단면도를 개략적으로 도시한다.
도 4는, 일부 실시예들에 따른, IC 패키지 조립체를 제조하는 방법의 흐름도를 개략적으로 도시한다.
도 5는, 일부 실시예들에 따른, 본 명세서에 개시되는 바와 같은 IC 패키지 조립체를 포함하는 컴퓨팅 디바이스를 개략적으로 도시한다.
도 6은, 일부 실시예들에 따른, 다른 면-대-면 접합 구성의 횡단면도를 개략적으로 도시한다.
본 명세서의 실시예들은 다이-투-다이 접합 및 관련된 IC(Integrated Circuit) 패키지 구성들을 설명한다. 이하의 설명에서는, 예시적인 구현들의 다양한 양상들이, 통상의 기술자들이 다른 통상의 기술자들에게 자신들의 작업의 요지를 전달하는데 통상적으로 채택하는 용어들을 사용하여 설명될 것이다. 그러나, 통상의 기술자들에게는 본 명세서의 실시예들이 설명된 양상들의 일부만으로 실시될 수 있다는 점이 명백할 것이다. 설명의 목적상, 특정 숫자들, 재료들 및 구성들은 예시적인 구현들의 완전한 이해를 제공하기 위해 제시된다. 그러나, 통상의 기술자에게는 본 명세서의 실시예들이 특정 상세들 없이도 실시될 수 있다는 점이 명백할 것이다. 다른 경우에, 예시적인 구현들을 모호하게 하지 않도록 잘-알려진 특징들은 생략되거나 간략화된다.
이하의 상세한 설명에서는, 본 명세서의 일부를 구성하며, 전반적으로 유사한 번호들이 유사한 부분들 지칭하고, 본 명세서의 대상이 실시될 수 있는 예시적인 실시예에 의해 도시되는 첨부 도면들을 참조한다. 본 명세의 범위로부터 일탈하지 않고도 다른 실시예들이 이용될 수 있고 구조적 또는 논리적 변경들이 이루어질 수 있다는 점이 이해되어야 한다. 따라서, 이하의 상세한 설명은 제한적인 의미로 취해져서는 안 되며, 실시예들의 범위는 첨부된 청구범위들 및 그 등가물들에 의해 정의된다.
본 명세서의 목적으로, "A 및/또는 B"라는 문구는 (A), (B) 또는 (A 및 B)를 의미한다. 본 명세서의 목적으로, "A, B 및/또는 C"라는 문구는 (A), (B), (C), (A 및 B), (A 및 C), (B 및 C), 또는 (A, B 및 C)를 의미한다.
본 명세서는 상부/하부(top/bottom), 내부/외부(in/out), 위/아래(over/under) 등 관점-기반 서술들을 사용할 수 있다. 이러한 서술들은 단지 논의를 용이하게 하기 위해 사용되며, 본 명세서에 개시되는 실시예들의 적용을 임의의 특정 방향으로 제한하고자 의도되는 것은 아니다.
본 명세서는 "실시예에서" 또는 "실시예들에서"라는 문구들을 사용할 수 있으며, 이들은 동일하거나 또는 상이한 실시예들 중 하나 이상을 각각 지칭할 수 있다. 더욱이, 본 명세서의 실시예들과 관련하여 사용되는 바와 같이, "포함하는(comprising)", "포함하는(including)", "갖는(having)" 등의 용어들은 동의어이다.
본 명세서에서는 "연결된다(coupled with)"라는 용어가 그 파생어와 함께 사용될 수 있다. "연결된다(coupled)"는 이하의 것 중 하나 이상을 의미할 수 있다. "연결된다(coupled)"는 2 이상의 엘리먼트들이 직접적인 물리적 또는 전기적 접촉을 하고 있는 것을 의미할 수 있다. 그러나, "연결된다(coupled)"는, 2 이상의 엘리먼트들이 상호 간접적인 접촉 상태에 있지만, 여전히 서로 협조하거나 상호작용을 하는 것을 의미할 수도 있고, 하나 이상의 다른 엘리먼트들이 상호 연결된다라고 지칭되는 엘리먼트들 사이에 연결되거나 접속되는 것을 의미할 수 있다. "직접 결합된(directly coupled)"이라는 용어는 2 이상의 엘리먼트들이 직접 접촉하고 있는 것을 의미할 수 있다.
다양한 실시예들에서, "제2 특징 상에 형성되는, 적층되는, 또는 그렇지 않으면 배치되는 제1 특징"이라는 구절은 제1 특징이 제2 특징 위에 형성되거나, 적층되거나, 배치되고, 제1 특징의 적어도 일부가 제2 특징의 적어도 일부와 직접 접촉(예를 들어, 직접 물리적 및/또는 전기적 접촉) 또는 간접 접촉(예를 들어, 제1 특징과 제2 특징 사이에 하나 이상의 다른 특징을 가짐)할 수 있다는 것을 의미할 수 있다.
본 명세서에서 사용되는 바와 같이, "모듈"이라는 용어는 ASIC(Application Specific Integrated Circuit), 전자 회로, SoC(system-on-chip), 하나 이상의 소프트웨어 또는 펌웨어 프로그램을 실행하는 프로세서(공유, 전용, 또는 그룹) 및/또는 메모리(공유, 전용, 또는 그룹), 조합 논리 회로, 및/또는 서술된 기능을 제공하는 다른 적합한 구성요소들을 지칭하거나, 그의 일부이거나, 그를 포함할 수 있다.
도 1은, 일부 실시예들에 따른, 예시적 IC(Integrated Circuit) 패키지 조립체(이하 "패키지 조립체(100)")의 횡단면도를 개략적으로 도시한다. 일부 실시예들에서, 패키지 조립체(100)는 전기적으로 및/또는 물리적으로 패키지 기판(104)과 연결되는 2 이상의 다이들(102a, 102b)을 포함할 수 있다. 일부 실시예들에서는, 도시된 바와 같이, 패키지 기판(104)이 회로 보드(106)과 전기적으로 연결될 수 있다.
다이들(102a, 102b)은, CMOS 디바이스들을 형성하는 것과 관련하여 사용되는 박막 적층, 리소그래피, 에칭 등의 반도체 제조 기술들을 사용하여 반도체 재료(예를 들어, 실리콘)로부터 만들어진 개별 제품을 각각 나타낼 수 있다. 일부 실시예들에서, 각각의 다이들(102a 또는 102b)은 프로세서, 메모리, SoC 또는 ASIC일 수 있거나, 이를 포함할 수 있거나 그 일부일 수 있다.
일부 실시예들에서, 다이(102a)는 제1 레벨 상호접속부들(FLIs: First-Level Interconnects)를 사용하는 면-대-면 구성의 다이(102b)에 접합될 수 있고, 이는 본 명세서에서 다이-레벨 상호접속부들(108)이라 할 수 있다. 다이-레벨 상호접속부들(108)은, 예를 들어, 범프, 기둥, 또는 다른 적합한 구조를 포함하는 임의의 다양한 적합한 구조들을 포함할 수 있다. 다이-레벨 상호접속부들(108)은 또한 주 다이(102a)를 패키지 기판(104)과 연결할 수 있다.
일부 실시예들에서, 다이-레벨 상호접속부들(108)은 다이들(102a, 102b)과 다른 전기 디바이스들 사이에 (예를 들어, 패키지 기판(104)을 통해) 전기 신호들을 라우팅하도록 구성될 수 있다. 전기 신호들은, 예를 들어, 다이들(102a, 102b)의 동작과 관련되어 사용되는 입력/출력(I/O) 신호들 및/또는 전원/접지 신호들을 포함할 수 있다.
일부 실시예들에서, 다이(102a)는 주 다이를 나타낼 수 있고, 다이(102b)는 면-대-면 구성의 다이(102a)에 접합되는 보조 다이를 나타낼 수 있다. 예를 들어, 일부 실시예들에서, 다이(102a)는 프로세서를 나타낼 수 있고, 다이(102b)는 메모리, 전력 관리 컴포넌트(예를 들어, 커패시터들 및/또는 인덕터들을 구비함) 또는 전기 신호들을 라우팅하기 위한 브릿지를 나타낼 수 있다. 다이들(102a, 102b)은 다른 실시예들에서 다른 적절한 IC 디바이스들을 나타낼 수 있다.
도시된 바와 같이, 다이(102a)는 플립칩 구성으로 패키지 기판(104)과 직접 연결될 수 있다. 플립칩 구성에서, 액티브 회로를 포함하는 다이(102a)의 액티브 사이드 A는, 전기적으로 다이(102a)를 패키지 기판(104)과 연결시킬 수도 있는 다이-레벨 상호접속부들(108)을 사용하여 패키지 기판(104)의 표면에 부착된다(예를 들어, 다이-레벨 상호접속부들(108)은 도 2-3과 관련하여 도시되는 것처럼 솔더 레지스트층(105)을 통해 확장할 수 있다). 도시된 바와 같이, 다이(102a)의 액티브 사이드 A는, 예를 들어, 트랜지스터 디바이스들을 포함할 수 있고, 인액티브 사이드 I는 액티브 사이드 A 반대쪽에 배치될 수 있다.
도시된 바와 같이, 다이(102b)는 솔더 레지스트층(105)에 형성되는 공동(cavity)(103)에 배치될 수 있다. 일부 실시예들에서, 다이(102b)의 후면은, 예를 들어, 접착제 또는 솔더를 사용하여 공동(103) 내에서 패키지 기판(104)과 연결될 수 있다. 솔더 레지스트층(105)은 패키지 기판(104)의 제1 사이드 S1 상에서 최외곽층일 수 있다. 일부 실시예들에서, 솔더 레지스트층(105)은, 예를 들어, 산화 등 환경적 위험요소들에 대해 하부 컴포넌트들의 보호를 제공하기 위해 에폭시 등의 전기 절연성 폴리머로 구성될 수 있다. 솔더 레지스트층(105)은 다른 실시예들에서 다른 적합한 재료들로 구성될 수 있다.
솔더 레지스트층(105)에서의 공동(103)은 다양한 실시예들에 따라 다이(102b)의 일부 또는 전부를 수용할 수 있다. 일부 실시예들에서, 공동(103)은 솔더 레지스트층(105)을 완전히 관통하여 연장하지 않을 수 있거나, 또는 솔더 레지스트층(105) 하부의 기판 층들(예를 들어, 빌드-업(build-up) 층들 등의 라미네이트 층들)로 연장하여 다이(102b)의 두께를 수용할 수 있다. 예를 들어, 도 6에서, 공동(103)은, 솔더 레지스트층(105) 아래에 배치되는 패키지 기판(104)의 라미네이트층으로 연장하고, 제2 다이(102b)의 적어도 일부는 라미네이트층으로 연장하는 공동(103)의 일부에 배치된다. 공동(103) 내에 다이(102b)를 배치하는 것은, 공동(103) 내의 공간을 활용하지 않는 패키지 조립체에 비하여 패키지 조립체(100)의 z-높이 Z를 감소할 수 있다.
일부 실시예들에서, 패키지 기판(104)은, 예를 들어, ABF(Ajinomoto Build-up Film) 기판과 같은 코어 및/또는 빌드-업 층들을 갖는 에폭시계 라미네이트 기판이다. 일부 실시예들에서, 패키지 기판(104)은 코어리스(coreless) 기판일 수 있다. 다른 실시예들에서, 패키지 기판(104)은, 예를 들어, 임의의 적절한 PCB 기술을 사용하여 형성되는 PCB 등의 회로 보드일 수 있다. 예를 들어, 일부 실시예들에서, 패키지 기판(104)은 마더보드(예를 들어, 도 5의 마더보드(502))로서의 역할을 할 수 있다. 패키지 기판(104)은 다른 적합한 유형들의 기판들을 포함할 수 있다.
패키지 기판(104)은 다이(102a 및/또는 102b)에 또는 다이(102a 및/또는 102b)로부터 전기 신호들을 라우팅하도록 구성되는 전기적인 라우팅 특징을 포함할 수 있다. 전기적인 라우팅 특징들은, 예를 들어, 패키지 기판(104)의 하나 이상의 표면들 상에 배치되는 접촉부들(예를 들어, 도 2의 패드들(114)), 및/또는, 예를 들어, 라인들(예를 들어, 도 2의 라인들(112b)), 비아들(예를 들어, 도 2의 비아들(112a)), 또는 패키지 기판(104)을 통해 전기 신호들을 라우팅하는 다른 상호접속 구조들 등의 내부 라우팅 특징들을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 패키지 기판(104)은 다이(102a)의 각각의 다이-레벨 상호접속부들(108)을 수용하도록 구성되는 패드들 등 전기적 라우팅 특징들을 포함할 수 있다. 일부 실시예들에서는, 예를 들어, 몰딩 화합물(113) 또는 언더필 재료 등의 전기 절연성 재료가, 도시된 바와 같이, 패키지 기판(104), 다이들(102a, 102b) 및/또는 다이-레벨 상호접속부들(108)의 적어도 일부를 캡슐화할 수 있다.
일부 실시예들에서, 패키지 기판(104)은 회로 보드(106)와 연결될 수 있다. 회로 보드(106)는 에폭시 라미네이트 등 전기 절연성 재료로 구성되는 PCB일 수 있다. 예를 들어, 회로 보드(106)는, 예를 들어, 폴리테트라플루오로에틸렌, FR-4(Flame Retardant 4), FR-1 등의 페놀 코튼지(phenolic cotton paper) 재료들, CEM-1 또는 CEM-3 등의 코튼지 및 에폭시 재료들, 또는 에폭시 수지 프리프레그(prepreg) 재료를 사용하여 함께 라미네이트된 직조 유리 재료 등의 재료들로 구성되는 전기 절연층을 포함할 수 있다. 트레이스들, 트렌치들, 비아들 등의 상호접속 구조들(도시되지 않음)이 전기 절연층들을 통하여 형성되어 다이들(102a 및/또는 102b)의 전기 신호들을 회로 보드(106)를 통해 라우팅할 수 있다. 회로 보드(106)가 다른 실시예들에서는 다른 적합한 재료들로 구성될 수 있다. 일부 실시예들에서, 회로 보드(106)는 마더보드(예를 들어, 도 5의 마더보드(502))이다.
예를 들어, 솔더 볼들(110) 등 패키지-레벨 상호접속부들이라고도 할 수 있는 제2 레벨 상호접속부들(SLI들)이, 패키지 기판(104)의 제2 사이드 S2 상의 및/또는 회로 보드(106) 상의 하나 이상의 패드들에 연결되어, 패키지 기판(104)과 패키지 기판(104) 외부의 전기 디바이스(예를 들어, 회로 보드(106)) 사이에 전기 신호들을 더욱 라우팅하도록 구성되는 대응 솔더 조인트들을 형성할 수 있다. 다른 실시예들에서는 패키지 기판(104)을 회로 보드(106)와 물리적 및/또는 전기적으로 연결하기에 적합한 다른 기술들이 사용될 수 있다.
패키지 조립체(100)는 다른 실시예들에서 광범위한 다른 적합한 구성들을 포함할 수 있는데, 예를 들어, 플립칩 및/또는 배선 접합 구성들, 인터포저, SiP(System-in-Package) 및/또는 PoP(Package-on-Package) 구성들을 포함하는 멀티-칩 패키지 구성들의 적합한 조합들을 포함한다. 다이들(102a, 102b)과 패키지 조립체(100)의 다른 컴포넌트들 사이에 전기 신호들을 라우팅하기에 적합한 다른 기술들이 일부 실시예들에서 사용될 수 있다. 패키지 조립체(100)는 본 명세서에 개시되는 실시예들의 적합한 조합들을 포함할 수 있다.
도 2는, 일부 실시예들에 따른, 면-대-면 접합 구성(200)의 횡단면도를 개략적으로 도시한다. 다양한 실시예들에 따라, 이러한 구성(200)은 패키지 기판(104) 상에 탑재되는 다이(102a)를 포함한다. 다이(102a)는 하나 이상의 제1 다이-레벨 상호접속부들(108a)을 사용하여 패키지 기판(104)과 전기적으로 연결되는 액티브 사이드 A를 갖는다. 다이(102a)의 액티브 사이드 A는 하나 이상의 제2 다이-레벨 상호접속부들(108b)을 사용하여 다이(102b)의 액티브 사이드 A에 접합될 수 있다.
다이(102b)가 전력 관리 다이 또는 브릿지인 일 실시예에서, 다이(102)의 액티브 사이드 A는 전기적 접촉부들을 포함하는 다이(102b)의 사이드와 접합될 수 있다. 일부 실시예들에서, 다이(102b)의 적어도 일부는 솔더 레지스트층(105)으로 연장하는 공동(103)에 배치된다. 일부 실시예들에서는, 다이(102b)의 약 30 마이크로미터 내지 50 마이크미터의 두께가 공동(103) 내에 배치될 수 있다. 다른 실시예들에서는 다이(102b)의 다른 두께들이 공동(103) 내에 수용될 수 있다.
일부 실시예들에서, 공동(103)은 솔더 레지스트층(105) 하부의 패키지 기판(104)의 라미네이트 층으로 연장할 수 있다. 예를 들어, 공동(103)은 비아들(112a) 및 라인들(112b) 등 내부 라우팅을 포함하는 패키지 기판(104)의 층들로 연장하여 다이(102b)의 두께를 수용할 수 있다. 이러한 실시예들에서, 비아들(112a) 및/또는 라인들(112b)의 제조 중 형성되는 플레이트 등 금속 피처(metal feature)(예를 들어, 구리)는 솔더 레지스트층(105) 하부의 재료(예를 들어, 에폭시 라미네이트 재료)의 레이저 천공에 대한 정지층을 제공하는데 사용될 수 있고, 다이(102b)는 금속 피처와 연결될 수 있다.
일부 실시예들에서는, 공동(103)과 관련하여 서술되는 원리들에 따라 다수의 공동들이 형성될 수 있다. 예를 들어, 다수의 다이들(도시되지 않음)이 다이(102a)와 102b 같이 면-대-면 방식으로 연결될 수 있거나, 또는 구성(200)이 동일 패키지 기판(104) 상에서 여러 번 반복될 수 있다.
일부 실시예들에서는, 에폭시 재료 등의 언더필(115)이 다이들과 제2 다이-레벨 상호접속부들(108b) 사이에 배치될 수 있다. 언더필(115)은 다이들(102a, 102b) 사이의 접착을 촉진할 수 있고, 제2 다이-레벨 상호접속부들(108b) 및/또는 다이들(102a, 102b)의 액티브 표면들을 보호할 수 있다.
도 3은, 일부 실시예들에 따른, 다른 면-대-면 접합 구성(300)의 횡단면도를 개략적으로 도시한다. 구성(300)에서는, 다수 다이들(102a, 102c)이 공동(103)에 배치된 다이(102b)와 연결된다. 다이(102c)는, 패키지 기판(104) 상에 탑재될 수 있고, 하나 이상의 제3 다이-레벨 상호접속부들(108c)에 의해 패키지 기판(104)과 전기적으로 연결되는 액티브 사이드 A를 가질 수 있다. 다이(102c)의 액티브 사이드 A는 하나 이상의 제4 다이-레벨 상호접속부들(108d)을 사용하여 다이(102b)와 더욱 접합될 수 있다. 공동(103)은, 도시된 바와 같이, 다이-레벨 상호접속부들(108a 및 108c)과 각각 연결되도록 구성되는 접촉부들(예를 들어, 패드들(114)) 사이에 배치될 수 있다.
일부 실시예들에서, 다이(102b)는 다이들(102a, 102c) 사이에 전기 신호들을 라우팅하도록 구성될 수 있다. 예를 들어, 일 실시예에서, 다이들(102a, 102c)은 프로세서들일 수 있고, 다이(102b)는 다이들(102a, 102c) 사이의 실리콘 브릿지로서 역할을 할 수 있다.
일부 실시예들에서는, IHS(Integrated Heat Spreader)(333)가 하나 이상의 다이들(102a, 102c)과 연결되어 다이들로부터 열 제거를 촉진할 수 있다. IHS(333)은, 예를 들어, 열 접착제를 사용하여 다이들(102a, 102c)의 인액티브 사이드 I에 연결될 수 있다.
공동(103) 내에서 다이(102b)의 배치는 다양한 이점들을 제공할 수 있다. 예를 들어, 이러한 배치는 면-대-면 접합 구성들(예를 들어 도 2 또는 3의 구성들(200 또는 300))에서 보다 두꺼운 다이(102b)의 사용을 허용할 수 있고, 이는 다이의 박막화 공정을 회피함으로써 다이(102b)의 수율을 증가시킬 수 있다. 또한, 일부 실시예들에서, 다이(102b)는 자기 코어 인덕터들을 포함할 수 있고, 이는 기능성에 역효과를 주지 않고는 박막화될 수 없는 두께를 가질 수 있다. 또한, 공동(103)의 형성은, 다이 레벨 상호접속부들(예를 들어, 108a, 108c)의 납땜가능한 재료에 대해 솔더 레지스트층(105)에 솔더 레지스트 개구들을 형성하는데 사용될 수 있는 것과 동일한 리소그래피 공정을 이용하여 수행될 수 있고, 이는 공정에 추가적인 상당한 비용을 초래하지 않을 수 있다. 더욱이, 공동(103) 내에 다이(102b)를 배치함으로써 패키지 조립체의 z-높이가 감소될 수 있다. 본 명세서에 개시되는 실시예들은 다른 이점들을 제공할 수 있다.
도 4는, 일부 실시예들에 따른, IC 패키지 조립체(예를 들어, 도 1의 패키지 조립체(100))를 제조하는 방법(400)에 대한 흐름도를 개략적으로 도시한다. 본 방법(400)은 도 1-3과 관련하여 개시된 실시예들에 부합할 수 있으며 그 반대도 성립된다.
402에서, 본 방법(400)은, 제1 사이드(예를 들어, 도 1의 S1) 상에 배치되는 솔더 레지스트층(도 1-3의 솔더 레지스트층(105)) 및 제1 사이드 반대쪽의 제2 사이드(예를 들어, 도 1의 S2)를 갖는 패키지 기판(예를 들어, 도 1-3의 패키지 기판(104))을 제공하는 것을 포함할 수 있다.
404에서, 본 방법(400)은 솔더 레지스트층에 공동(예를 들어, 도 1-3의 공동(103))을 형성하는 것을 포함할 수 있다. 일부 실시예들에서, 솔더 레지스트층의 재료는 감광성일 수 있고, 공동은 리소그래피 공정을 이용하여 솔더 레지스트층의 재료를 제거하는 것에 의해 형성될 수 있다. 일부 실시예들에서는, 동일한 리소그래피 공정이 동시에 사용되어 공동 및 다이-레벨 상호접속부들의 용접가능 재료에 대한 SRO들(Solder Resist Openings)을 형성한다.
솔더 레지스트층 하부의 패키지 기판의 재료로 공동이 연장되는 실시예들에서, 비아들(예를 들어, 도 2-3의 비아들(112a)) 및/또는 라인들(예를 들어, 도 2-3의 라인들(112b))의 제조 중 형성되는 플레이트 등 금속 피처(예를 들어, 구리)는 솔더 레지스트층 하부 재료(예를 들어, 에폭시 라미네이트 재료)의 레이저 천공에 대한 정지 층을 제공하는데 사용될 수 있다.
406에서, 본 방법(400)은 공동 내에서 제1 다이(예를 들어, 다이(102b))를 패키지 기판에 연결하는 것을 포함할 수 있다. 일부 실시예들에서, 제1 다이를 패키지 기판에 연결하는 것은 패키지 기판 상의 제1 다이-레벨 상호접속부들(예를 들어, 도 2 또는 3의 제1 다이-레벨 상호접속부들(108a))과 대응하는 접촉부들(예를 들어, 도 2-3의 패드들(114))을 사용하여 공동 내에 제1 다이를 정렬하는 것을 포함할 수 있다. 공동이 패키지 기판의 하부 재료로 연장되는 실시예들에서, 제1 다이는 정지 층으로서 역할을 하는 금속 피처와 연결될 수 있다.
408에서, 본 방법(400)은 하나 이상의 제1 다이-레벨 상호접속부들(예를 들어, 도 2 또는 3의 제1 다이-레벨 상호접속부들(108a))을 사용하여 제2 다이(예를 들어, 도 2 또는 3의 다이(102a))의 액티브 사이드를 제1 다이와 연결시키는 것을 포함할 수 있다. 일부 실시예들에서, 제1 다이-레벨 상호접속부들은 대량 솔더 리플로우(mass solder reflow) 또는 열압착 접합(thermocompression bonding) 공정을 이용하여 형성될 수 있다.
410에서, 본 방법(400)은 하나 이상의 제2 다이-레벨 상호접속부들(예를 들어, 도 2 또는 3의 제2 다이-레벨 상호접속부들(108b))을 사용하여 제2 다이의 액티브 사이드를 패키지 기판의 제1 사이드와 연결시키는 것을 포함할 수 있다. 일부 실시예들에서, 제2 다이-레벨 상호접속부들은 대량 솔더 리플로우 또는 열압착 접합 공정을 이용하여 형성될 수 있다.
제2 다이-레벨 상호접속부들이 용접가능 재료를 포함하는 일부 실시예들에서, 용접가능 재료가 제1 다이 상에는 적층될 수 있고(예를 들어, 도 2의 다이(102b)가 범프될 수 있음), 한편 제2 다이 상에는 용접가능 재료가 적층되지 않을 수 있고(예를 들어, 도 2의 다이(102a)가 범프되지 않을 수 있음), 이는 비용을 절감하며, 제1 다이와 제2 다이 사이에 보다 적은 갭을 허용할 수 있다.
412에서, 본 방법(400)은 패키지-레벨 상호접속부들(예를 들어, 도 1의 솔더 볼들(110))을 사용하여 패키지 기판의 제2 사이드를 회로 보드(예를 들어, 도 1의 회로 보드(106))와 연결시키는 것을 포함할 수 있다. 특허청구범위의 대상을 이해하는데 가장 도움이 되는 방식으로, 다양한 동작들이 다수의 개별적 동작들로서 차례차례 설명된다. 그러나, 설명의 순서가 이들 동작들이 반드시 순서에 의존한다는 점을 의미하는 것으로서 고려되어서는 안 된다. 예를 들어, 일부 실시예들에서, 공정 흐름은, 솔더 레지스트층에 공동을 형성하는 것, 후속하여 제1 다이를 패키지 기판 상의 범프들에 정렬함으로써 스냅 큐어(snap cure) 글루 등 접착제를 사용하여 공동에서 제1 다이 면을 앞면이 위로 오게 배치하는 것, 후속하여 대량 솔더 리플로우 또는 열압착 접합을 사용하여 제2 다이를 제1 다이 및 패키지 기판과 동시에 접착시키는 것을 포함할 수 있다. 다른 실시예들에서, 공정 흐름은, 솔더 레지스트층에 공동을 형성하는 것 및 제1 다이와 제2 다이를 함께 웨이퍼 레벨 또는 단일화된 레벨(singulated level)로 접착시키는 것, 후속하여 이들 사이에 언더필을 적층함으로써 다이들을 더욱 고정시키는 것, 후속하여 대량 솔더 리플로우 또는 열압착 접합을 사용하여 다이들의 조합을 패키지 기판에 접착시키는 것을 포함할 수 있다. 방법(400)은 다른 적합한 순서 변동들을 포함할 수 있다.
본 명세서의 실시예들은 요구되는 대로 구성하기에 적합한 임의의 하드웨어 및/또는 소프트웨어를 사용하여 시스템내에 구현될 수 있다. 도 5는, 일부 실시예들에 따른, 본 명세서에 개시되는 IC 패키지 조립체(예를 들어, 도 1의 패키지 조립체(100))를 포함하는 컴퓨팅 디바이스(500)를 개략적으로 도시한다. 컴퓨팅 디바이스(500)는 마더보드(502) 등의 보드를 (예를 들어, 하우징(508)에) 수용할 수 있다. 마더보드(502)는, 이에 제한되는 것은 아니지만, 프로세서(504) 및 적어도 하나의 통신 칩(506)을 포함하는 다수의 컴포넌트들을 포함할 수 있다. 프로세서(504)는 마더보드(502)에 물리적으로 및 전기적으로 연결될 수 있다. 일부 실시예들에서, 적어도 하나의 통신 칩(506) 또한 마더보드(502)에 물리적으로 및 전기적으로 연결될 수 있다. 다른 실시예들에서는, 통신 칩(506)이 프로세서(504)의 일부일 수 있다.
그 응용에 따라서, 컴퓨팅 디바이스(500)는, 마더보드(502)에 물리적으로 및 전기적으로 연결되거나 또는 연결되지 않을 수 있는 다른 컴포넌트들을 포함할 수 있다. 이들 다른 컴포넌트들은, 이에 제한되는 것은 아니지만, 휘발성 메모리(예를 들어, DRAM), 불휘발성 메모리(예를 들어, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 크립토 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 파워 증폭기, GPS(Global Positioning System) 디바이스, 나침반, 가이거(Geiger) 계수기, 가속도계, 자이로스코프, 스피커, 카메라, 및 대용량 기억 장치(하드 디스크 드라이브, CD(Compact Disk), DVD(Digital Versatile Disk) 등)를 포함할 수 있다.
통신 칩(506)은 컴퓨팅 디바이스(500)로의 및 컴퓨팅 디바이스로부터의 데이터 전송을 위한 무선 통신을 가능하게 할 수 있다. "무선(wireless)"이란 용어 및 그 파생어는, 비반도체(non-solid) 매체를 통한 변조된 전자기 방사의 사용을 통해 데이터를 통신할 수 있는, 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 설명하는데 사용될 수 있다. 이러한 용어는 비록 일부 실시예에서 그렇지 않더라도 관련 디바이스들이 어떠한 배선도 포함하지 않는다는 것을 의미하는 것은 아니다. 통신 칩(506)은, 이에 제한되는 것은 아니지만, Wi-Fi(IEEE　802.11 계열)를 포함하는 IEEE(Institute for Electrical and Electronic Engineers) 표준들, IEEE　802.16 표준들(예를 들어, IEEE　802.16-2005 개정), 임의의 개정들, 업데이트들 및/또는 정정들이 있는 LTE(Long-Term Evolution) 프로젝트(예를 들어, 개선된 LTE 프로젝트, UMB(Ultra Mobile Broadband) 프로젝트("3GPP2"라고도 함) 등)를 포함하는 다수의 무선 표준들 또는 프로토콜들 중 임의의 것을 구현할 수 있다. BWA 네트워크들과 호환될 수 있는 IEEE　802.16은 일반적으로 WiMAX 네트워크들이라 하며, 이는 Worldwide Interoperability for Microwave Access의 두문자어로서, IEEE　802.16 표준들에 대한 순응 및 상호운용성 테스트를 통과한 제품들에 대한 인증 마크이다. 통신 칩(506)은, GSM(Global System for Mobile Communication), GPRS(General Packet Radio Service), UMTS(Universal Mobile Telecommunications System), HSPA(High Speed Packet Access), E-HSPA(Evolved HSPA), 또는 LTE 네트워크에 따라 동작할 수 있다. 통신 칩(506)은 EDGE(Enhanced Data for GSM Evolution), GERAN(GSM EDGE Radio Access Network), UTRAN(Universal Terrestrial Radio Access Network), 또는 E-UTRAN(Evolved UTRAN)을 따라 동작할 수 있다. 통신 칩(506)은, CDMA(Code Division Multiple Access), TDMA(Time Division Multiple Access), DECT(Digital Enhanced Cordless Telecommunications), EV-DO(Evolution-Data Optimized), 이들의 파생어, 뿐만 아니라 3G, 4G, 5G 및 그 이상으로 지정되는 임의의 기타 무선 프로토콜들에 따라 동작할 수 있다. 통신 칩(506)은 다른 실시예들에서 다른 무선 프로토콜들에 따라 동작할 수 있다.
컴퓨팅 디바이스(500)는 복수의 통신 칩들(506)을 포함할 수 있다. 예를 들어, 제1 통신 칩(506)은 Wi-Fi 및 Bluetooth 등 단거리 무선 통신 전용일 수 있고, 제2 통신 칩(506)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등 장거리 무선 통신 전용일 수 있다.
컴퓨팅 디바이스(500)의 프로세서(504)는 본 명세서에 개시되는 IC 패키지 조립체(예를 들어, 도 1의 패키지 조립체(100))에 패키지화될 수 있다. 예를 들어, 도 1의 회로 보드(106)는 마더보드(502)일 수 있고, 프로세서(504)는 도 1의 다이(102b)와 접합되고 패키지 기판(104) 상에 탑재되는 다이(102a 또는 102c)일 수 있다. 패키지 기판(104) 및 마더보드(502)는 솔더 볼들(110) 등 패키지-레벨 상호접속부들을 사용하여 함께 연결될 수 있다. 본 명세서에 개시되는 실시예들에 따라 다른 적합한 구성들이 구현될 수 있다. "프로세서"라는 용어는, 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여 해당 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 임의의 디바이스 또는 디바이스의 일부를 지칭할 수 있다.
통신 칩(506)은 또한 본 명세서에 개시되는 바와 같은 IC 패키지 조립체(예를 들어, 도 1의 패키지 조립체(100))에 패키지화될 수는 다이를 포함할 수 있다. 다른 실시예들에서는, 컴퓨팅 디바이스(500) 내에 수용되는 다른 컴포넌트(예를 들어, 메모리 디바이스 또는 다른 집적 회로 디바이스)가 본 명세서에 개시되는 바와 같은 IC 패키지 조립체(예를 들어, 도 1의 패키지 조립체(100))에 패키지화될 수 있는 다이를 포함할 수 있다.
다양한 실시예들에서, 컴퓨팅 디바이스(500)는, 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(Personal Digital Assistant), 울트라 모바일 PC, 모바일 폰, 데스크톱 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋-톱 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 포터블 음악 재생기, 또는 디지털 비디오 레코더일 수 있다. 일부 실시예들에서 컴퓨팅 디바이스(500)는 모바일 컴퓨팅 디바이스일 수 있다. 다른 실시예들에서, 컴퓨팅 디바이스(500)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
<예들>
다양한 실시예들에 따라, 본 명세서는 장치(예를 들어, 패키지 조립체)를 개시한다. 패키지 조립체의 예 1은, 제1 사이드 상에 배치되는 솔더 레지스트층 및 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판, 제1 사이드 상에 탑재되고, 하나 이상의 제1 다이-레벨 상호접속부들에 의해 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제1 다이 및 하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 제1 다이의 액티브 사이드와 접합되는 제2 다이를 포함할 수 있고, 제2 다이의 적어도 일부는 솔더 레지스트층으로 연장되는 공동에 배치된다. 예 2는 예 1의 패키지 조립체를 포함할 수 있고, 공동은 솔더 레지스트층 아래에 배치되는 패키지 기판의 라미네이트층으로 연장되고, 제2 다이의 적어도 일부는 라미네이트층으로 연장되는 공동의 일부에 배치된다. 예 3은 예 1의 패키지 조립체를 포함할 수 있고, 패키지 기판의 제1 사이드 상에 탑재되고, 하나 이상의 제3 다이-레벨 상호접속부들에 의해 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제3 다이를 더 포함하고, 제2 다이는 하나 이상의 제4 다이-레벨 상호접속부들에 의해 제3 다이의 액티브 사이드와 접합된다. 예 4는 예 3의 패키지 조립체를 포함할 수 있고, 제2 다이는 제1 다이와 제3 다이 사이에 전기 신호들을 라우팅하도록 구성된다. 예 5는 예 1의 패키지 조립체를 포함할 수 있고, 공동은 제1 공동이고, 패키지 조립체는, 솔더 레지스트층에 형성되는 제2 공동을 더 포함하고, 제2 공동에 제3 다이의 적어도 일부가 배치된다. 예 6은 예 1-5 중 임의의 패키지 조립체를 포함할 수 있고, 제1 다이의 인액티브 사이드와 연결되는 IHS(Integrated Heat Spreader) 및 제1 다이와 제2 다이 사이에 배치되는 에폭시 재료를 더 포함한다. 예 7은 예 1-5 중 임의의 패키지 조립체를 포함할 수 있고, 제2 다이의 30 마이크로미터 내지 50 마이크로미터의 두께가 공동에 배치된다. 예 8은 예 1-5 중 임의의 패키지 조립체를 포함할 수 있고, 제1 다이는 프로세서이고, 제2 다이는 메모리 또는 전력 관리 컴포넌트이다. 예 9는 예 8의 패키지 조립체를 포함할 수 있고, 제2 다이는 자기 코어 인덕터들을 갖는 전력 관리 컴포넌트이다. 예 10은 예 1-5 중 임의의 패키지 조립체를 포함할 수 있고, 패키지 기판의 제2 사이드 상에 배치되고, 제1 다이와 패키지 기판 외부의 전기 디바이스 사이에 전기 신호들을 라우팅하도록 구성되는 패키지-레벨 상호접속부들을 더 포함한다.
다양한 실시예들에 따라, 본 명세서는 다른 장치(예를 들어, 패키지 기판)를 개시한다. 패키지 기판의 예 11은, 제1 사이드 상에 배치되는 솔더 레지스트층 및 제1 사이드 반대쪽에 배치되는 제2 사이드, 제1 사이드 상에 배치되고, 제1 다이의 액티브 사이드 상에 배치되는 다이-레벨 상호접속부들과 연결되도록 구성되는 접촉부들 및 솔더 레지스트층으로 연장되는 공동을 포함할 수 있고, 공동은 제2 다이가 제1 다이의 액티브 사이드와 접합될 때 제2 다이의 적어도 일부를 수용하도록 구성된다. 예 12는 예 11의 패키지 기판을 포함할 수 있고, 공동은 솔더 레지스트층 아래에 배치되는 패키지 기판의 라미네이트층으로 연장된다. 예 13은 예 11-12 중 임의의 패키지 기판을 포함할 수 있고, 접촉부들은 제1 접촉부들이고, 패키지 기판은, 제1 사이드 상에 배치되고, 제3 다이의 액티브 사이드 상에 배치되는 다이-레벨 상호접속부들과 연결되도록 구성되는 제2 접촉부들을 더 포함하고, 공동은 제1 접촉부들과 제3 접촉부들 사이에 배치된다.
다양한 실시예들에 따라, 본 명세서는 방법을 개시한다. 방법의 예 14는, 제1 사이드 상에 배치되는 솔더 레지스트층 및 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판을 제공하는 단계, 솔더 레지스트층에 공동을 형성하는 단계, 공동 내에서 패키지 기판에 제1 다이를 연결하는 단계, 하나 이상의 제1 다이-레벨 상호접속부들을 사용하여 제2 다이의 액티브 사이드를 제1 다이와 연결하는 단계 및 하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 제2 다이의 액티브 사이드를 패키지 기판의 제1 사이드와 연결하는 단계를 포함할 수 있다. 예 15는 예 14의 방법을 포함할 수 있고, 공동을 형성하는 단계는 리소그래피 공정을 이용하여 솔더 레지스트층의 재료를 제거하는 단계를 포함한다. 예 16은 예 14-15 중 임의의 방법을 포함할 수 있고, 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계 및 제2 다이의 액티브 사이드를 패키지 기판의 제1 사이드와 연결하는 단계는 단일 열 공정을 이용하여 동시에 수행되고, 패키지 기판에 제1 다이를 연결하는 단계는 제2 다이의 액티브 사이드를 제1 다이와 연결하는 단계 이전에 발생한다. 예 17은 예 16의 방법을 포함할 수 있고, 패키지 기판에 제1 다이를 연결하는 단계는, 제2 다이-레벨 상호접속부들과 대응하는 패키지 기판의 접촉부들을 정렬을 위한 기준으로서 사용하여 공동 내에 제1 다이를 정렬하는 단계 및 접착제를 사용하여 공동 내에 제1 다이를 접착하는 단계를 포함한다. 예 18은 예 14의 방법을 포함할 수 있고, 제2 다이의 액티브 사이드를 제1 다이와 연결하는 단계는 공동 내에서 패키지 기판에 제1 다이를 연결하는 단계 이전에 수행되고, 제2 다이의 액티브 사이드를 패키지 기판의 제1 사이드와 연결하는 단계는 제2 다이의 액티브 사이드를 제1 다이와 연결하는 단계 이후에 수행된다.
다양한 실시예들에 따라, 본 명세서는 시스템(예를 들어, 컴퓨팅 디바이스)을 개시한다. 컴퓨팅 디바이스의 예 19는, 회로 보드 및 회로 보드와 연결되는 패키지 조립체를 포함할 수 있고, 패키지 조립체는, 제1 사이드 상에 배치되는 솔더 레지스트층 및 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판, 제1 사이드 상에 탑재되고, 하나 이상의 제1 다이-레벨 상호접속부들에 의해 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제1 다이 및 하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 제1 다이의 액티브 사이드와 접합되는 제2 다이를 포함하고, 제2 다이의 적어도 일부는 솔더 레지스트층으로 연장되는 공동에 배치된다. 예 20은 예 19의 컴퓨팅 디바이스를 포함할 수 있고, 컴퓨팅 디바이스는, 회로 보드와 연결되는, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거(Geiger) 계수기, 가속도계, 자이로스코프, 스피커 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스이다.
다양한 실시예들은 위에 (및) 접속사 형태(예를 들어, "및"은 "및/또는"일 수 있음)로 설명되는 실시예들의 대안적인 (또는) 실시예들을 포함하는 상술된 실시예들의 임의의 적합한 조합을 포함할 수 있다. 더욱이, 일부 실시예들은 실행될 때 상술된 실시예들 중 임의 것의 액션들을 야기하는 명령들이 저장되어 있는 하나 이상의 제조 물품들(예를 들어, 비일시적 컴퓨터 판독가능 매체)을 포함할 수 있다. 또한, 일부 실시예들은 상술된 실시예들의 다양한 동작들을 수행하기에 적합한 임의의 수단들을 갖는 장치들 또는 시스템들을 포함할 수 있다.
예시된 실시예들의 이상의 설명은, 요약서에 개시되는 것을 포함하여, 본 명세서의 실시예들을 개시되는 정확한 형태에 대해 배타적인 것으로서 또는 이에 제한하는 것으로서 의도되는 것은 아니다. 예시적인 목적으로 특정 실시예들 및 예들이 본 명세서에 개시되지만, 관련 분야에 숙련된 자들이 인식할 수 있듯이, 본 명세서의 범위 내에서 다양한 등가의 변형들이 가능하다.
이들 변형들은 위 상세한 설명에 비추어 본 명세서의 실시예들에 대해 이루어질 수 있다. 이하 특허청구범위에 사용되는 용어들은 본 명세서의 다양한 실시예들을 상세한 설명 및 특허청구범위에 개시되는 특정 실시예들로 제한하는 것으로 해석되어서는 안 된다. 오히려, 그 범위는 전부 이하의 특허청구범위에 의해서 결정되어야 하고, 이는 특허청구범위 해석의 확립된 정책에 따라서 해석되어야 한다.

Claims (20)

  1. 패키지 조립체로서,
    제1 사이드 상에 배치되는 솔더 레지스트층 및 상기 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판;
    상기 제1 사이드 상에 탑재되고, 하나 이상의 제1 다이-레벨 상호접속부들에 의해 상기 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제1 다이; 및
    하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 상기 제1 다이의 액티브 사이드와 접합되는 제2 다이를 포함하고,
    상기 제2 다이의 적어도 일부는 상기 솔더 레지스트층을 통해 그리고 상기 솔더 레지스트층 아래에 배치되는 상기 패키지 기판의 라미네이트층으로 연장되는 공동(cavity)에 배치되고,
    상기 제2 다이의 적어도 일부는 상기 라미네이트층으로 연장되는 상기 공동의 일부에 배치되어, 상기 라미네이트층의 재료가 상기 패키지 기판의 제2 사이드와 상기 제2 다이 사이에 위치하게 하는 패키지 조립체.
  2. 삭제
  3. 제1항에 있어서,
    상기 패키지 기판의 제1 사이드 상에 탑재되고, 하나 이상의 제3 다이-레벨 상호접속부들에 의해 상기 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제3 다이를 더 포함하고, 상기 제2 다이는 하나 이상의 제4 다이-레벨 상호접속부들에 의해 상기 제3 다이의 액티브 사이드와 접합되는 패키지 조립체.
  4. 제3항에 있어서,
    상기 제2 다이는 상기 제1 다이와 상기 제3 다이 사이에 전기 신호들을 라우팅하도록 구성되는 패키지 조립체.
  5. 제1항에 있어서,
    상기 공동은 제1 공동이고,
    상기 패키지 조립체는, 상기 솔더 레지스트층에 형성되는 제2 공동을 더 포함하고, 상기 제2 공동에 제3 다이의 적어도 일부가 배치되는 패키지 조립체.
  6. 제1항에 있어서,
    상기 제1 다이의 인액티브 사이드와 연결되는 IHS(Integrated Heat Spreader); 및
    상기 제1 다이와 상기 제2 다이 사이에 배치되는 에폭시 재료를 더 포함하는 패키지 조립체.
  7. 제1항에 있어서,
    상기 제2 다이의 30 마이크로미터 내지 50 마이크로미터의 두께가 상기 공동에 배치되는 패키지 조립체.
  8. 제1항에 있어서,
    상기 제1 다이는 프로세서이고, 상기 제2 다이는 메모리 또는 전력 관리 컴포넌트인 패키지 조립체.
  9. 제8항에 있어서,
    상기 제2 다이는 자기 코어 인덕터들을 갖는 전력 관리 컴포넌트인 패키지 조립체.
  10. 제1항에 있어서,
    상기 패키지 기판의 제2 사이드 상에 배치되고, 상기 제1 다이와 상기 패키지 기판 외부의 전기 디바이스 사이에 전기 신호들을 라우팅하도록 구성되는 패키지-레벨 상호접속부들을 더 포함하는 패키지 조립체.
  11. 패키지 기판으로서,
    제1 사이드 상에 배치되는 솔더 레지스트층 및 상기 제1 사이드 반대쪽에 배치되는 제2 사이드;
    상기 제1 사이드 상에 배치되고, 제1 다이의 액티브 사이드 상에 배치되는 다이-레벨 상호접속부들과 연결되도록 구성되는 접촉부들; 및
    상기 솔더 레지스트층을 통해 그리고 상기 솔더 레지스트층 아래에 배치되는 상기 패키지 기판의 라미네이트층으로 연장되는 공동을 포함하고, 상기 공동은 제2 다이가 상기 제1 다이의 액티브 사이드와 접합될 때 상기 제2 다이의 적어도 일부를 수용하도록 구성되어, 상기 라미네이트층의 재료가 상기 패키지 기판의 제2 사이드와 상기 제2 다이 사이에 위치하게 하는 패키지 기판.
  12. 삭제
  13. 제11항에 있어서,
    상기 접촉부들은 제1 접촉부들이고, 상기 패키지 기판은,
    상기 제1 사이드 상에 배치되고, 제3 다이의 액티브 사이드 상에 배치되는 다이-레벨 상호접속부들과 연결되도록 구성되는 제2 접촉부들을 더 포함하고, 상기 공동은 상기 제1 접촉부들과 상기 제2 접촉부들 사이에 배치되는 패키지 기판.
  14. 패키지 조립체 제조 방법으로서,
    제1 사이드 상에 배치되는 솔더 레지스트층 및 상기 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판을 제공하는 단계;
    상기 솔더 레지스트층에 공동을 형성하는 단계;
    상기 공동 내에서 상기 패키지 기판에 제1 다이를 연결하는 단계;
    하나 이상의 제1 다이-레벨 상호접속부들을 사용하여 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계; 및
    하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 상기 제2 다이의 액티브 사이드를 상기 패키지 기판의 제1 사이드와 연결하는 단계를 포함하고,
    상기 제2 다이의 적어도 일부는 상기 솔더 레지스트층을 통해 그리고 상기 솔더 레지스트층 아래에 배치되는 상기 패키지 기판의 라미네이트층으로 연장되는 공동(cavity)에 배치되고,
    상기 제2 다이의 적어도 일부는 상기 라미네이트층으로 연장되는 상기 공동의 일부에 배치되어, 상기 라미네이트층의 재료가 상기 패키지 기판의 제2 사이드와 상기 제2 다이 사이에 위치하게 하는, 패키지 조립체 제조 방법.
  15. 제14항에 있어서,
    상기 공동을 형성하는 단계는 리소그래피 공정을 이용하여 상기 솔더 레지스트층의 재료를 제거하는 단계를 포함하는, 패키지 조립체 제조 방법.
  16. 제14항에 있어서,
    상기 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계 및 상기 제2 다이의 액티브 사이드를 상기 패키지 기판의 제1 사이드와 연결하는 단계는 단일 열 공정을 이용하여 동시에 수행되고,
    상기 패키지 기판에 상기 제1 다이를 연결하는 단계는 상기 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계 이전에 발생하는, 패키지 조립체 제조 방법.
  17. 제16항에 있어서,
    상기 패키지 기판에 상기 제1 다이를 연결하는 단계는,
    상기 제2 다이-레벨 상호접속부들과 대응하는 상기 패키지 기판의 접촉부들을 정렬을 위한 기준으로서 사용하여 상기 공동 내에 상기 제1 다이를 정렬하는 단계; 및
    접착제를 사용하여 상기 공동 내에 상기 제1 다이를 접착하는 단계를 포함하는, 패키지 조립체 제조 방법.
  18. 제14항에 있어서,
    상기 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계는 상기 공동 내에서 상기 패키지 기판에 상기 제1 다이를 연결하는 단계 이전에 수행되고,
    상기 제2 다이의 액티브 사이드를 상기 패키지 기판의 제1 사이드와 연결하는 단계는 상기 제2 다이의 액티브 사이드를 상기 제1 다이와 연결하는 단계 이후에 수행되는, 패키지 조립체 제조 방법.
  19. 컴퓨팅 디바이스로서,
    회로 보드; 및
    상기 회로 보드와 연결되는 패키지 조립체를 포함하고, 상기 패키지 조립체는,
    제1 사이드 상에 배치되는 솔더 레지스트층 및 상기 제1 사이드 반대쪽에 배치되는 제2 사이드를 갖는 패키지 기판;
    상기 제1 사이드 상에 탑재되고, 하나 이상의 제1 다이-레벨 상호접속부들에 의해 상기 패키지 기판과 전기적으로 연결되는 액티브 사이드를 갖는 제1 다이; 및
    하나 이상의 제2 다이-레벨 상호접속부들을 사용하여 상기 제1 다이의 액티브 사이드와 접합되는 제2 다이를 포함하고,
    상기 제2 다이의 적어도 일부는 상기 솔더 레지스트층을 통해 그리고 상기 솔더 레지스트층 아래에 배치되는 상기 패키지 기판의 라미네이트층으로 연장되는 공동(cavity)에 배치되고,
    상기 제2 다이의 적어도 일부는 상기 라미네이트층으로 연장되는 상기 공동의 일부에 배치되어, 상기 라미네이트층의 재료가 상기 패키지 기판의 제2 사이드와 상기 제2 다이 사이에 위치하게 하는 컴퓨팅 디바이스.
  20. 제19항에 있어서,
    상기 컴퓨팅 디바이스는, 상기 회로 보드와 연결되는 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가이거(Geiger) 계수기, 가속도계, 자이로스코프, 스피커 또는 카메라 중 하나 이상을 포함하는 모바일 컴퓨팅 디바이스인 컴퓨팅 디바이스.
KR1020150017545A 2014-03-05 2015-02-04 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스 KR101651897B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/198,509 2014-03-05
US14/198,509 US20150255411A1 (en) 2014-03-05 2014-03-05 Die-to-die bonding and associated package configurations

Publications (2)

Publication Number Publication Date
KR20150104514A KR20150104514A (ko) 2015-09-15
KR101651897B1 true KR101651897B1 (ko) 2016-08-29

Family

ID=54018119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150017545A KR101651897B1 (ko) 2014-03-05 2015-02-04 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스

Country Status (3)

Country Link
US (1) US20150255411A1 (ko)
KR (1) KR101651897B1 (ko)
CN (1) CN104900626B (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679862B2 (en) * 2014-11-28 2017-06-13 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device having conductive bumps of varying heights
US9633980B2 (en) * 2015-05-29 2017-04-25 Kabushiki Kaisha Toshiba Semiconductor device
US9401350B1 (en) * 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies
CN107924949A (zh) * 2015-09-27 2018-04-17 英特尔公司 与磁感应器集成的晶体管的两侧上的金属
KR102654491B1 (ko) * 2016-06-16 2024-04-04 주식회사 유텔 마이크로파 멀티칩 패키지 장치
US9978735B2 (en) * 2016-09-28 2018-05-22 Altera Corporation Interconnection of an embedded die
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
CN112802835A (zh) 2017-06-02 2021-05-14 超极存储器股份有限公司 半导体模块
US10651126B2 (en) * 2017-12-08 2020-05-12 Applied Materials, Inc. Methods and apparatus for wafer-level die bridge
US10580738B2 (en) 2018-03-20 2020-03-03 International Business Machines Corporation Direct bonded heterogeneous integration packaging structures
CN108598046B (zh) * 2018-04-19 2020-03-27 苏州通富超威半导体有限公司 芯片的封装结构及其封装方法
US20200006273A1 (en) * 2018-06-28 2020-01-02 Intel Corporation Microelectronic device interconnect structure
US11581287B2 (en) * 2018-06-29 2023-02-14 Intel Corporation Chip scale thin 3D die stacked package
WO2020046276A1 (en) * 2018-08-28 2020-03-05 Ferric Inc. Processor module with integrated packaged power converter
US10658331B2 (en) 2018-08-28 2020-05-19 Ferric Inc. Processor module with integrated packaged power converter
US10367415B1 (en) 2018-08-28 2019-07-30 Ferric Inc. Processor module with integrated packaged power converter
US11018124B2 (en) * 2018-08-31 2021-05-25 Intel Corporation Embedded memory device and method for embedding memory device in a substrate
WO2020157877A1 (ja) * 2019-01-30 2020-08-06 ウルトラメモリ株式会社 半導体モジュール、半導体部材、及びその製造方法
US20220271006A1 (en) * 2019-07-18 2022-08-25 Ultramemory Inc. Semiconductor module, method for manufacturing same, and semiconductor module mounting body
US11551939B2 (en) 2020-09-02 2023-01-10 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
US11929673B2 (en) 2021-10-29 2024-03-12 Ferric Inc. Two-stage voltage converters for microprocessors
WO2023084737A1 (ja) * 2021-11-12 2023-05-19 ウルトラメモリ株式会社 モジュール及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040106229A1 (en) * 2002-06-27 2004-06-03 Tongbi Jiang Methods for assembling multiple semiconductor devices
US20070141750A1 (en) * 2005-12-15 2007-06-21 Renesas Technology Corp. Method of manufacturing semiconductor device
US20100327424A1 (en) * 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608262A (en) * 1995-02-24 1997-03-04 Lucent Technologies Inc. Packaging multi-chip modules without wire-bond interconnection
US6084308A (en) * 1998-06-30 2000-07-04 National Semiconductor Corporation Chip-on-chip integrated circuit package and method for making the same
JP3792445B2 (ja) * 1999-03-30 2006-07-05 日本特殊陶業株式会社 コンデンサ付属配線基板
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2003324183A (ja) * 2002-05-07 2003-11-14 Mitsubishi Electric Corp 半導体装置
TWI225299B (en) * 2003-05-02 2004-12-11 Advanced Semiconductor Eng Stacked flip chip package
US6873040B2 (en) * 2003-07-08 2005-03-29 Texas Instruments Incorporated Semiconductor packages for enhanced number of terminals, speed and power performance
US7291896B2 (en) * 2004-06-24 2007-11-06 Rajendran Nair Voltage droop suppressing active interposer
US8188379B2 (en) * 2008-07-04 2012-05-29 Unimicron Technology Corp. Package substrate structure
US8836115B1 (en) * 2008-07-31 2014-09-16 Amkor Technology, Inc. Stacked inverted flip chip package and fabrication method
KR20100037300A (ko) * 2008-10-01 2010-04-09 삼성전자주식회사 내장형 인터포저를 갖는 반도체장치의 형성방법
US8901724B2 (en) * 2009-12-29 2014-12-02 Intel Corporation Semiconductor package with embedded die and its methods of fabrication
US8525318B1 (en) * 2010-11-10 2013-09-03 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US9190380B2 (en) * 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9147638B2 (en) * 2013-07-25 2015-09-29 Intel Corporation Interconnect structures for embedded bridge

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040106229A1 (en) * 2002-06-27 2004-06-03 Tongbi Jiang Methods for assembling multiple semiconductor devices
US20070141750A1 (en) * 2005-12-15 2007-06-21 Renesas Technology Corp. Method of manufacturing semiconductor device
US20100327424A1 (en) * 2009-06-24 2010-12-30 Henning Braunisch Multi-chip package and method of providing die-to-die interconnects in same

Also Published As

Publication number Publication date
CN104900626A (zh) 2015-09-09
KR20150104514A (ko) 2015-09-15
US20150255411A1 (en) 2015-09-10
CN104900626B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
KR101651897B1 (ko) 패키지 조립체, 패키지 기판, 패키지 조립체 제조 방법, 및 패키지 조립체를 포함하는 컴퓨팅 디바이스
US10522483B2 (en) Package assembly for embedded die and associated techniques and configurations
US10068852B2 (en) Integrated circuit package with embedded bridge
KR102156483B1 (ko) 개선된 인터커넥트 대역폭을 갖는 적층된 반도체 디바이스 패키지
KR101894227B1 (ko) 집적 안테나를 갖는 다중층 패키지
US10595409B2 (en) Electro-magnetic interference (EMI) shielding techniques and configurations
US10580758B2 (en) Scalable package architecture and associated techniques and configurations
EP3295482B1 (en) Package with bi-layered dielectric structure
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
JP6130880B2 (ja) キャプダクタアセンブリに関連する技術及び構成
US20170207170A1 (en) Multi-layer package
US20150014852A1 (en) Package assembly configurations for multiple dies and associated techniques

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 4