JP2018525807A - マルチレイヤパッケージ - Google Patents

マルチレイヤパッケージ Download PDF

Info

Publication number
JP2018525807A
JP2018525807A JP2017553208A JP2017553208A JP2018525807A JP 2018525807 A JP2018525807 A JP 2018525807A JP 2017553208 A JP2017553208 A JP 2017553208A JP 2017553208 A JP2017553208 A JP 2017553208A JP 2018525807 A JP2018525807 A JP 2018525807A
Authority
JP
Japan
Prior art keywords
active
components
layer
component
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017553208A
Other languages
English (en)
Inventor
ケー． ナイアー、ヴィジャイ
ケー． ナイアー、ヴィジャイ
フ、チュアン
メイヤー、トーステン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2018525807A publication Critical patent/JP2018525807A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73259—Bump and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024—Applying flux to the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本明細書に記載の実施形態は、システムインパッケージ（ＳｉＰ）に関する。ＳｉＰは、第１活性面及び第１活性面と反対側の第１不活性面に対する１又は複数の第１機能コンポーネントの第１レイヤを有してよい。ＳｉＰは、さらに、それぞれ第２活性面及び第２活性面と反対側の第２不活性面を有する１又は複数の第２機能コンポーネントの第２レイヤを含んでよい。実施形態では、第１活性面の１又は複数は、スルーモールドビア又はシリコン貫通ビアを通じて第２活性面の１又は複数に向いて電気的に結合される。

Description

本開示の複数の実施形態は、概して、高密度相互接続パッケージ及びスモールフォームファクタを有するパッケージアセンブリの分野に関する。
スマートフォン及びウルトラブックのようなモバイル電子デバイスの最終製品サイズの継続的な縮小は、スモールフォームファクタ（ＳＦＦ）を有するパッケージングの開発に対する駆動力である。システムインパッケージ（ＳｉＰ）技術は、複数のコンポーネントを単一パッケージに組み込んでシステムサイズを縮小するために開発されている。
実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの一段階におけるパッケージアセンブリの例を示す。 実施形態に係る製造プロセスの最終段階におけるパッケージアセンブリの別の例を示す。 実施形態に係る製造プロセスの最終段階におけるパッケージアセンブリの別の例を示す。 実施形態に係るパッケージアセンブリの製造工程の例を示す。 実施形態に係るコンピューティングデバイスを概略的に示す。
本開示の実施形態は、概して、高密度の相互接続パッケージ及び非常に小さいスモールフォームファクタの分野に関する。特に、高集積システムインパッケージ（ＳｉＰ）は、ビルドアップの前後の成形コンパウンド内の２層の機能コンポーネントを統合し、そして、２つの成形層をはんだ接合又は接着接合することにより製造されることができる。以下の詳細な説明では、本明細書の一部を形成する添付図面への参照がなされるが、全体を通じて同様の参照符号は同様の部分を示し、本開示の主題を実施し得る実施形態が例示として示される。本開示の範囲を逸脱することなく、他の実施形態が利用及び構成されてよいこと、又は、論理的な変更がなされてよいことが、理解されるべきである。従って、以下の詳細な説明は、限定的意味で解釈されるものではなく、実施形態の範囲は、添付の特許請求の範囲及びその均等物により規定される。
本開示を目的として、「Ａ及び／又はＢ」という文言は、（Ａ）、（Ｂ）、又は（Ａ及びＢ）を意味する。 本開示の目的において、文言「Ａ、Ｂ、及び／又はＣ」は、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）又は（Ａ、Ｂ及びＣ）を意味する。
説明は、上／下、内／外、上方／下方等のような視点に基づく説明を使用してよい。そのような記載は、単に説明を容易にするために使用されているにすぎず、本明細書に記載の実施形態の用途をいずれの特定の方向にも限定する意図ではない。
説明においては、「１つの実施形態では」、又は「実施形態では」の語句を、同一又は異なる実施形態のうちの１又は複数にそれぞれ言及し得る場合に使用してよい。さらに、「備える」、「含む」、「有する」等の用語が本開示の実施形態に対して使用されるとき、それらは同義語である。
用語「〜と結合される」は、その派生語とともに、本明細書で使用されてよい。「結合される」は、以下の１又は複数を意味してよい。「結合される」は、２又はそれより多くの要素が物理的に又は電気的に直接接触していることを意味してよい。しかし、「結合される」は、２又はそれより多くの要素が間接的に互いに接触することを意味してもよいが、さらにまだ互いに協働又は相互作用し、１又は複数の他の要素が、互いに結合されると言われる要素間に結合され又は接続されることを意味してよい。用語「直接結合された」は、２又はそれより多くの要素が直接接触していることを意味してよい。
特許請求された主題を理解する際に最も役立つように、様々な動作が複数の個別の動作として順に説明されてよい。しかしながら、説明の順序は、これらの動作が必ず順序に従うことを示唆するものとして解釈されるべきではない。
本明細書において用いられるように、用語「モジュール」は、１又は複数のソフトウェア又はファームウェアプログラム、組み合わせ論理回路及び／又は説明される機能を提供する他の好適なコンポーネントを実行するＡＳＩＣ、電子回路、プロセッサ（共有、専用又はグループ）及び／又はメモリ（共有、専用又はグループ）を示し、これらの一部であり、又はこれらを含んでよい。
本明細書における様々な図が、１又は複数のパッケージアセンブリの１又は複数のレイヤを図示してよい。本明細書に図示されるレイヤは、異なるパッケージアセンブリのレイヤの相対位置の例として図示される。レイヤは、説明の目的のために図示され、スケールのとおりに図示されない。従って、レイヤの比較サイズは、図から仮定されるべきでなく、サイズ、厚さ、又は寸法は、具体的に示される又は説明される幾つかの実施形態のみに対して仮定されてよい。
上記のように、パッケージサイズスケーリングはアセンブリ製造にとって重要である。幾つかの実施形態において、開示されるパッケージは、変化するｘ，ｙ，及びｚ高さの複数の活性及び受動コンポーネントの統合、オポッサム構成のようなシリコンダイツーシリコンダイ、パネルレベル工程、低密度且つ高密度Ｉ／Ｏデバイス埋め込みの統合を最適化する２又はそれより多いモールド化合物、ファンイン及びファンアウトの実装、モールドを研磨しない金属投入ポスト、追加のめっき処理をしないビア相互接続の配置及び露出を可能としてよい。特に、高集積システムインパッケージ（ＳｉＰ）は、ビルドアップの前後の成形コンパウンド内の２層の機能コンポーネントを統合し、そして、２つの成形層をはんだ接合又は接着接合することにより製造されることが可能である。これは、コンポーネント間のより短いルーティング距離の利点を有してもよい。加えて、これは、受動デバイスをモールドへ取り付ける利点を有してもよい。ここで、受動デバイスは、厚いコンポーネントであってよく、非常に薄くてよい活性コンポーネントは、後で異なるレイヤ内に取り付けられてよい。結果として、成形レイヤは、厚くてよく、取り付けられたシリコンダイは薄くてよい。
図１Ａから図１Ｋは、製造プロセスの様々な段階におけるそのようなパッケージアセンブリの例を図示する。実施形態では、１又は複数の要素は、前の図、例えば図１Ａに導入され、そして、図１Ｂのような後の図に持ち越すと仮定されてよい。従って、パッケージアセンブリ１００の各及び全要素は、明確性及び理解の容易性の目的のため、図１Ａから図１Ｋの各及び全段階において表示されなくてよい。
具体的には、図１Ａは、受動コンポーネント１０２、１０４及び活性コンポーネント１０６を含むパッケージアセンブリ１００を図示する。実施形態では、コンポーネントの部分１０２ａ、１０４ａ及び１０６ａは、コンポーネントが電気的に結合されることができるエリアを表してよく、コンポーネントの部分１０２ｂ、１０４ｂ及び１０６ｂは、コンポーネントが電気的に結合されることができないエリアを表してよい。実施形態では、任意の数の受動又は活性コンポーネントが使用されてよい。非限定的な例において、受動コンポーネントは、抵抗又はコンデンサを含む又は示してよく、活性コンポーネントは、トランジスタ又は集積回路を含む又は示してよい。
実施形態では、これらのコンポーネントは、モールド化合物１０８により少なくとも部分的に取り囲まれてよい。モールド化合物１０８は、コンポーネント１０２、１０４、１０６の側面面積を増大する及び／又はそれらを電気的又は熱的に分離し得る幾つかの他の電気的及び／又は熱的にニュートラルなレイヤであってよい。幾つかの実施形態において、モールド化合物１０８はエポキシであってよいが、他の実施形態においては、モールド化合物は、フェノール、不飽和ポリエステル、熱可塑性ポリイミド等であってよい又は含んでよい。
コンポーネント１０２、１０４、１０６のそれぞれは、コンポーネントの第１方向及び第１方向に垂直な第２方向における互いに平行な異なる活性且つ不活性面を有してよい。第１及び第２方向に垂直な第３方向は、ｚ高さと称されてよい。実施形態では、コンポーネントのｚ高さは、モールド１０８のｚ高さより小さくてよい。
次に、図１Ｂに示されるように、実施形態では、導電層１１０は、様々なやり方でコンポーネント１０２、１０４、１０６を接続するために適用されてよい。例えば、幾つかの実施形態において、導電層１１０は、スパッタリング及び電気めっき又は無電解めっき及び電気めっきを介して適用されてよい。実施形態では、最初にシードレイヤを適用してよく、後で厚さを増してよい。導電層１１０は、銅又は金（Ａｕ）のような幾つかの他の電気的導電性材料であってよい。
その次に、実施形態では、誘電材料１１２は、導電層１１０の上に適用されてよい。実施形態では、これは、（ＪＳＲコーポレーション（登録商標）の）ＷＰＲ感光性誘電材料又は他の誘電材料のようなスピンコートであってよい。実施形態では、誘電体は、積層を通じて適用されてよい。
次に、図１Ｃに示されるように、ビア１１４が誘電材料１１２内に開口されてよい。実施形態では、ビア１１４は、誘電体が感光性の場合、光学的方法により開口されてよい。他の実施形態において、ビア１１４は、レーザドリル、化学エッチング、又は幾つかの他の物理的、光学的、及び／又は化学的処理により開口されてよい。
次に、図１Ｄに示されるように、ルーティングのための金属被膜層１１０が追加されてよい。実施形態では、レイヤは、めっきを有するセミアディティブであってよく、第２導電層と称されてよい。第２導電層は、ルーティングの交差を可能にしてよく、第１導電層と同一又は同様の方法において適用されてよい。
次に、図１Ｅに示されるように、はんだマスク１１６が堆積されてよく、ビア１１８がマスク内に開口されてよい。実施形態では、はんだ停止レイヤと称されてよいはんだマスク１１６は、表面レイヤメタライゼーションを保護し、他のデバイスとの接続用の開口を提供し得る光硬化誘電材料であってよい。はんだマスク１１６は、誘電材料１１２と同一の材料であってよく、コーティング又は積層されたスリット上で回転されてよい。実施形態では、はんだマスク１１６の厚さは、誘電体１１２の厚さより高くてよい。
次に、図１Ｆに示されるように、はんだバンプ１２０が追加されてよい。実施形態では、融剤が、ビア１１８上の印刷工程において適用されて、はんだバンプ１２０に対するエリアを形成してよい。そして、実施形態では、予め形成されたはんだバンプ１２０は、例えば印刷様工程におけるステンシルを通じて適用されてよい。そして、実施形態では、パッケージは、リフロー工程を通ってよく、融剤は、パッド及びはんだバンプ１１２上の酸化レイヤを除去してよく、（複数の）はんだバンプ１１２は融解し、パッドと接触させてよい。
次に、図１Ｇに示されるように、１又は複数のダイ１２２、１２４は、はんだバンプ１２０に取り付けられ、電気的に結合されてよい。ダイ１２２、１２４は、例えば、シリコン又は幾つかの他の電気的又は熱的導電性又は半導電性材料であってよい。不図示であるが、幾つかの実施形態において、ダイ１２２、１２４は、１又は複数のトランジスタデバイス及び／又はダイ１２２、１２４の活性面上に形成される相互接続構造の様々なレイヤを含んでよく、電気信号及び／又は電力を１又は複数のトランジスタのデバイスにルーティングしてよい。実施形態では、ダイ又はコンポーネントの活性面は、ダイ又はコンポーネントが電気的に結合され得る面であってよい。反対側の面であってよい不活性面は、コンポーネントが電気的に結合され得ない面であってよい。具体的には、幾つかの実施形態において、ダイ１２２、１２４は、誘電材料、基板、半導体材料、パッシベーションレイヤ、又は当技術分野において知られ得る幾つかの他の材料又はレイヤのような１又は複数のレイヤ又は材料を含んでよい。実施形態では、ビア１２２ａは、ダイ１２２に組み込まれてよい。
次に、図１Ｈに示されるように、ダイ１２２、１２４は、アンダーフィルされ、モールド１２６されてよい。実施形態では、トランスファー成形が、ウェハレベルで成されてよく、及び／又はパネルレベルで成されてよい。実施形態では、モールド用に使用される材料は、樹脂又はポリマーのようなより軟質相を含んでよいし、二酸化ケイ素（ＳｉＯ２）又は炭化ケイ素（ＳｉＣ）のようなより硬質相を含んでよい２つのコンポーネントを有してよい。フローが成されて完全に硬化されると、より軟質相は、特定の条件下で流れる材料の移動度を提供してよく、より硬質相は、所望の機械的強度を提供してよい。
次に、図１Ｉに示されるように、スルーモールドビア１２８，１３０は、モールド１２６を通じて切断されてよい。実施形態では、ビア１２８は、モールド１２６を通じてのみ切断されてよい。他の実施形態において、ビア１３０は、モールド１２６及びはんだマスク１１６を通じて切断されてよい。実施形態では、これは、レーザ又は化学的、物理的、又は他の光学的処理により成されてよく、又はシリコン貫通ビア１２２ａを有するシリコンダイのうちの１つを用いて成されてよい。
次に、図１Ｊに示されるように、ビア１２８、１３０はめっき１１０であってよい。実施形態では、これは、スパッタリング、電気めっき、又は無電解めっき、及び／又はペースト印刷、はんだ焼結、又ははんだリフローのような他の方法を含んでよい。実施形態では、追加のモールド１３２が追加されてよい。
次に、図１Ｋに示されるように、パッケージ１００は反転されてよく、領域アレイ配向内のはんだボールは、取り付けられ得るボールグリッドアレイ（ＢＧＡ）１３４をもたらすために適用されてよい。実施形態では、この点にて、ダイ１２２、１２４は、コンポーネント１０２、１０４、１０６に向き、別個にモールド（成形）され、対面アライメントにおいて接合され、電気的に結合される。この構造は、ダイ１２２、１２４とコンポーネント１０２、１０４、１０６との間のより短い接続の利点を有してよい。構造の論理出力が駆動可能な余分のファンイン、論理ゲートの入力数、又は論理入力のファンアウト数を支持する利点も有してよい。
図２は、ランドグリッドアレイ（ＬＧＡ）を実装してよい代替パッケージアセンブリ２００を図示する。実施形態では、ＬＧＡ実装は、より小さい全体フォームファクタ、具体的にはパッケージ全体のｚ高さをもたらしてよい。実施形態では、図１Ｊに示されるパッケージは、反転されてよく、ランドグリッドアレイ（ＬＧＡ）のためのランディングパッドが取り付けられてよい。実施形態では、ＬＧＡは、はんだマスク１１６を開口し、そしてビア領域（例えば、ビア１２２ａにて又は近くに）内に導電層をめっき又は堆積することにより形成されてよい。従って、ＬＧＡは、導電性コンポーネント２１０及び非導電性コンポーネント２３２を含んでよい。パッケージアセンブリ２００は、はんだ付けを要求し得る高プロファイルＢＧＡ接続ではなく、低プロファイルＬＧＡ接続を可能にすることにより、図１Ｋ内のパッケージアセンブリ１００と異なる。実施形態では、パッケージのより低いスタンドオフ高さは、増大する信頼性を提供し得る。
図３は、より大きなスルーモールドビアを充填し得るボールグリッドアレイ（ＢＧＡ）ボールアウト３０２を実装し得る代替パッケージアセンブリ３００を図示する。実施形態では、薄いモールドレイヤ３２６（図１Ｈの１２６と同様）は、ダイ３２２、３２４の上部（図１Ｈの１２２、１２４と同様）を露出したままにしてよい方法で代わりに適用されてよい。これは、例えば、余分のファンイン、ファンアウト、及び／又はルーティングビルドアップが必要とされなくてよい場合、有用であってよい。モールドにより取り囲まれないダイ３２２、３２４の上部により、追加の熱散逸の利点があってよい。
図４は、様々な実施形態によるパッケージアセンブリ１００のようなパッケージアセンブリを製造するための方法４００を示すフロー図を図示する。方法４００は、ブロック４０２にて開始してよい。
ブロック４０４にて、コンポーネント１０２、１０４、１０６のようなデバイスは、モールド内に埋め込まれてよい。実施形態では、デバイスは、ウェハ（不図示）上でモールド内に埋め込まれてよく、成形されたウェハは解放されて反転されてよい。他の実施形態において、図１Ａに示されるように（ウェハが反転され得た後）、デバイスは、受動コンポーネント１０２、１０４のような受動コンポーネント及び／又は活性コンポーネント１０６のような活性コンポーネントを含んでよい。実施形態では、モールド化合物１０８のようなモールド化合物は、コンポーネントを部分的に又は完全に囲んでよい。
ブロック４０８にて、誘電体レイヤ１１２のような誘電体が適用されてよい。実施形態では、これは、コンポーネント１０２、１０４、１０６のような１又は複数のコンポーネントを様々なやり方で接続する導電層１１０のような導電層の用途を含んでもよい。導電層１１０は、幾つかの電気的導電性金属であってよい。実施形態では、図１Ｂに示されるように、誘電体１１２のような誘電体は、導電層１１０のような導電層の上に、またモールド１０８のようなモールドの端部に適用されてよい。誘電体１１２のような誘電体は、スピンコートＷＰＲ又は他の好適な誘電材料を含んでよい。実施形態では、低温硬化ポリイミドが使用されてよい。他の実施形態において、積層レイヤは、例えば基板が長方形の場合に使用されてよい。
ブロック４１０にて、誘電体１１２のような誘電体内のビア１１４のようなビアが開口されてよい。実施形態では、図１Ｃ上に示されるビア１１４のような誘電体ビアは、例えば誘電体が感光性である場合に光学的方法により開口されてよい、又はレーザドリルにより開口されてよい。
ブロック４１２にて、金属被膜層１１０のような金属被膜層は、ルーティングに適用されてよい。実施形態では、図１Ｄに示されるように、金属被膜層１１０は電気的導電性金属であってよい。
ブロック４１４にて、図１Ｅ上のはんだマスク１１６のようなはんだマスクが堆積されてよく、はんだマスク内のビア１１８のようなビアが開口されてよい。ブロック４１６にて、はんだバンプ１２０のようなはんだバンプが取り付けられてよい。
ブロック４１８にて、シリコンダイ１２２、１２４のようなダイが取り付けられてよい。取り付けられたシリコンダイの実施形態は、図１Ｇ上に示され、はんだバンプ１２０に取り付けられることを含んでよい。
ブロック４２０にて、チェックが、ダイ１２２、１２４のようなダイの一部が露出されるべきかどうか判断するために実行されてよい。そして、判断の結果が、ダイは露出されるべきことを示す場合、ブロック４２２にて、ダイはアンダーフィルされてよい。実施形態では、図１Ｈに示されるように成型材料１２６のような成型材料は、露出されるダイ１２２、１２４の表面及び／又は上部（不図示）を残して、ダイ１２２、１２４の下でフローされてよい。ブロック４２４にて、図３内のはんだバンプ３０２ようなはんだバンプが取り付けられてよい。その後、方法４００は、ブロック４４０にて終了してよい。
そして、ブロック４２０にて、ダイの一部が露出されるべきでない場合、ブロック４２６にて、ダイ１２２、１２４のようなダイがアンダーフィルされてよく、モールド１２６のようなモールドがダイの上に適用されてよい。実施形態では、モールド１２６のようなモールドは、ダイ１２２、１２４を包んでよい。
ブロック４２８にて、ビア１２８、１３０のようなスルーモールドビアは開口されてよい。実施形態では、スルーモールドビア１２８、１３０は、図１Ｉに示されるように、モールド１２６のようなモールドを通じて切断されてよい。実施形態では、ビア１２８のようなビアは、モールド１２６のようなモールドを通じてのみ切断されてよい。他の実施形態において、ビア１３０のようなビアは、モールド１２６のようなモールド及びはんだマスク１１６を通じて切断されてよい。実施形態では、これは、レーザを用いて成されてよい、又はシリコン貫通ビア１２２ａを有するシリコンダイのうちの１つを用いて成されてよい。
ブロック４３０にて、ビア１２８、１３０のようなビアは充填されてよい。実施形態では、ビア１２８、１３０のようなビアは、図１Ｊに見られるように、材料１１０のような電気的導電性材料を用いてめっきされてよい。他の実施形態において、ビアは、電気めっき、又は無電解めっき、ペースト印刷、はんだ焼結、又ははんだリフローのような方法を用いてめっきされてよい。さらに他の実施形態では、めっき後、モールド１３２のような追加のモールドが追加されてよく、追加のモールドは電気的に導電性材料１１０にアクセス可能するためのビア（不図示）を含んでよい。
ブロック４３２にて、チェックが、ＢＧＡ１３４のようなＢＧＡが接続用に使用されるべきかどうか判断するために実行されてよい。そして、判断の結果が、ＢＧＡは接続用に使用されるべきことを示す場合、ブロック４３４にて、パッケージは反転されてよく、ＢＧＡ３０２のようなＢＧＡは、モールド１３２内のビア（不図示）のようなスルービアであってよい電気的導電性材料３１０（図２の２１０と同様及び／又は図１Ｂ、１Ｄ、１Ｊ、及び１Ｋの１１０と同様）のような電気的導電性材料に接続されてよい。その後、方法４００は、ブロック４４０にて終了してよい。
そして、ブロック４３２にてＢＧＡが接続用に使用されるべきでない場合、ブロック４３６にて、チェックが、ＬＧＡが接続用に使用されるべきかどうか判断するために実行されてよい。実施形態では、ＬＧＡレイヤは、上部モールドレイヤ２１２のような上部モールドレイヤにより分離される電気的導電性材料２１０（図１Ｂ、１Ｄ，１Ｊ，及び１Ｋの１１０と同様）のような電気的導電性材料から構成されてよい。そして、判断の結果が、ＬＧＡは使用されるべきことを示す場合、ブロック４３８にて、パッケージが反転されてよく、ＬＧＡ接続が形成されてよい。実施形態では、ＬＧＡ接続は、図２に示されるようなレイアウトであってよい。その後、方法４００は、ブロック４４０にて終了してよい。
本開示の実施形態は、任意の好適なハードウェア及び／又はソフトウェアを使用してシステムに実装され、必要に応じて構成してよい。図５は、本発明の一実装による、コンピューティングデバイス５００を概略的に図示する。コンピューティングデバイス５００は、マザーボード５０２（すなわち、筐体５５１）のような基板を収容してよい。マザーボード５０２は、限定されるものではないが、プロセッサ５０４及び少なくとも１つの通信チップ５０６を含む多数のコンポーネントを含んでよい。プロセッサ５０４は、マザーボード５０２に物理的及び電気的に結合されてよい。幾つかの実装において、少なくとも１つの通信チップ５０６は、物理的及び電気的にマザーボード５０２に結合されてもよい。更なる実装では、通信チップ５０６は、プロセッサ５０４の一部であってよい。
その用途に応じて、コンピューティングデバイス５００は、物理的及び電気的にマザーボード５０２に結合されてよい又は結合されなくてよい他のコンポーネントを含んでもよい。これらの他のコンポーネントは、これらに限定されないが、揮発性メモリ（例えば、ＤＲＡＭ）５２０、不揮発性メモリ（例えば、ＲＯＭ）５２４、フラッシュメモリ５２２、グラフィクスプロセッサ５３０、デジタル信号プロセッサ（不図示）、暗号プロセッサ（不図示）、チップセット５２６、アンテナ５２８、ディスプレイ（不図示）、タッチスクリーンディスプレイ５３２、タッチスクリーンコントローラ５４６、バッテリ５３６、オーディオコーデック（不図示）、映像コーデック（不図示）、電力増幅器５４１、全地球測位システム（ＧＰＳ）デバイス５４０、コンパス５４２、加速度計（不図示）、ジャイロスコープ（不図示）、スピーカ５５０、カメラ５５２、及び大容量ストレージデバイス（ハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）等のような）（不図示）を含んでよい。さらに、図５に示されないコンポーネントは、マイク、フィルタ、発振器、圧力センサ、又はＲＦＩＤチップを含んでよい。実施形態では、１又は複数のパッケージアセンブリコンポーネント５５５は、図１Ｋに示されるようなパッケージアセンブリ１００、図２に示されるパッケージアセンブリ２００、又は図３に示されるパッケージアセンブリ３００のようなパッケージアセンブリであってよい。
通信チップ５０６は、コンピューティングデバイス５００に、及びこれからデータを転送する無線通信を可能にしてよい。用語「無線」及びその派生語は、非固体媒体を通じて変調電磁輻射を使用することによりデータ通信し得る回路、デバイス、システム、方法、技術、通信チャネル等を記述するために使用してよい。用語は、関連するデバイスがワイヤをまったく含まないことを示唆する訳ではないが、幾つかの実施形態においてまったく含まないことがあることを意味する。通信チップ５０６は、限定されるものではないが、Ｗｉ−Ｆｉ（登録商標）（ＩＥＥＥ８０２．１１ファミリ）、ＩＥＥＥ８０２．１６標準規格（例えば、ＩＥＥＥ８０２．１６−２００５修正）、ロングタームエボリューション（ＬＴＥ）プロジェクト及びあらゆる修正、更新、及び／又は改訂（例えば、次世代ＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称される）等）を含む電気電子技術者協会（ＩＥＥＥ）規格を含む複数の無線規格又はプロトコルのいずれかを実装してよい。ＩＥＥＥ８０２．１６準拠ＢＷＡネットワークは、概して、ＷｉＭＡＸ（登録商標）ネットワークと称される、これは、ＩＥＥＥ８０２．１６標準規格の適合性及び相互運用性テストに合格した製品の認証マークであるマイクロ波アクセスのための世界的相互運用を表す頭字語である。通信チップ５０６は、グローバルシステムフォーモバイルコミュニケーション（ＧＳＭ（登録商標））、汎用パケット無線サービス（ＧＰＲＳ）、ユニバーサル移動通信システム（ＵＭＴＳ）、高速パケットアクセス（ＨＳＰＡ）、進化型ＨＳＰＡ（Ｅ−ＨＳＰＡ）、又はＬＴＥネットワークに従って動作してよい。通信チップ５０６は、ＧＳＭ（登録商標）進化型高速データ（ＥＤＧＥ）、ＧＳＭ（登録商標）ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ユニバーサルテレストリアル無線アクセスネットワーク（ＵＴＲＡＮ）、又は進化型ＵＴＲＡＮ（Ｅ−ＵＴＲＡＮ）に従って動作してよい。通信チップ７０６は、符号分割多重アクセス（ＣＤＭＡ）、時分割多重アクセス（ＴＤＭＡ）、デジタルエンハンスドコードレス電話（ＤＥＣＴ）、進化型データ最適化（Ｅｖ−ＤＯ）、それらの派生物に加え、３Ｇ、４Ｇ、５Ｇ及びそれ以降の世代として指定された任意の他の無線プロトコルに従って動作してよい。他の実施形態において、通信チップ５０６は、他の無線プロトコルに従って動作してよい。
コンピューティングデバイス５００は、複数の通信チップ５０６を含んでよい。例えば、第１の通信チップ５０６は、Ｗｉ−Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）のような短距離無線通信に専用化されてよく、第２の通信チップ５０６は、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ、及びその他のような長距離無線通信に専用化されてよい。幾つかの実施形態において、１又は複数の通信チップは、例えば本明細書に記載のパッケージアセンブリ１００、２００、３００のうちの１つのようなパッケージアセンブリ内のダイを含んでよい。
コンピューティングデバイス５００のプロセッサ５０４は、例えば本明細書に記載のパッケージアセンブリ１００、２００、３００のうちの１つのようなパッケージアセンブリ内のダイを含んでよい。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、その電子データを、レジスタ及び／又はメモリに格納され得る他の電子データに変換する任意のデバイス又はデバイスの部分を示してよい。
様々な実装において、コンピューティングデバイス５００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、エンターテイメントコントロールユニット、デジタルカメラ、携帯音楽プレーヤ、又はデジタルビデオレコーダであってよい。更なる実装では、コンピューティングデバイス５００は、データを処理する任意の他の電子デバイス、例えばオールインワンファックス又は印刷デバイスのようなオールインワンデバイスであってよい。
例 例１は、第１活性レイヤ面と第１活性レイヤ面と反対側の第１不活性レイヤ面とを有するウェハにモールドされる１又は複数の第１コンポーネントの第１レイヤであり、１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、第１方向及び第１方向に垂直な第２方向において互いに平行であるそれぞれの第１活性コンポーネント面及び第１活性コンポーネント面と反対側の第１不活性コンポーネント面を有し、１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、第１方向及び第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、１又は複数の第１コンポーネントのうちの第２コンポーネントのｚ高さと異なる、第１レイヤと、
第２活性レイヤ面及び第２活性レイヤ面と反対側の第２不活性レイヤ面を有するモールド内の１又は複数の第２コンポーネントの第２レイヤであり、１又は複数の第２コンポーネントは、第１方向及び第２方向に沿って互いに平行な第２活性コンポーネント面及び第２活性コンポーネント面と反対側の第２不活性コンポーネント面を有し、第２活性レイヤ面は、第１活性レイヤ面に向いて電気的に結合するとともに物理的に結合し、第２活性レイヤ面は、スルーモールドビア又はスルーシリコンビアを通じて第２不活性レイヤ面に電気的に結合される、第２レイヤと、を備えるパッケージである。
例２は、例１の主題を含んでよく、さらに、第２不活性面に取り付けられて第２活性面に電気的に結合されるランドグリッドアレイ又はボールグリッドアレイを備える。
例３は、例１から２のいずれかの主題を含んでよく、第２活性レイヤ面は、はんだ又は接着剤を介して第１活性レイヤ面と物理的に結合される。
例４は、例１から３のいずれかの主題を含んでよく、第１方向における１又は複数の第１コンポーネントのうちの１つの長さは、第１方向における１又は複数の第２コンポーネントのうちの１つの長さより長い。
例５は、それぞれ第１活性面及び第１活性面と反対側の第１不活性面を有する１又は複数の第１機能コンポーネントの第１レイヤと、それぞれ第２活性面及び第２活性面と反対側の第２不活性面を有する１又は複数の第２機能コンポーネントの第２レイヤと、を備え、１又は複数の第１活性面は、スルーモールドビア又はシリコン貫通ビアを通じて１又は複数の第２活性面に向いて電気的に結合される、パッケージである。
例６は、例５の主題を含んでよく、１又は複数の第１機能コンポーネントの第１レイヤは、ウェハにモールド（成形）される。
例７は、例５から６のいずれかの主題を含んでよく、１又は複数の第２機能コンポーネントの第２レイヤは、モールド内にある。
例８は、例７の主題を含んでよく、モールドは、環状オレフィン系共重合体を含む。
例９は、例５から８のいずれかの主題を含んでよく、１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの第１活性面及び１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの第１不活性面は、第１方向及び第１方向に垂直な第２方向において互いに平行であり、１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、第１方向及び第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、１又は複数の第１コンポーネントのうちの第２のコンポーネントのｚ高さと異なる。
例１０は、例５から９のいずれかの主題を含んでよく、機能コンポーネントは、受動コンポーネント又は活性コンポーネントである。
例１１は、例１０の主題を含んでよく、受動コンポーネントは、抵抗又はコンデンサである。
例１２は、例１０の主題を含んでよく、活性コンポーネントは、トランジスタ又は集積回路である。
例１３は、例５から１２のいずれかの主題を含んでよく、パッケージは、システムインパッケージ（ＳｉＰ）である。
例１４は、パッケージアセンブリを有するシステムであって、システムは、回路基板と、回路基板に結合されるパッケージアセンブリと、を備え、パッケージアセンブリは、それぞれ第１活性面及び前記第１活性面と反対側の第１不活性面を有する１又は複数の第１機能コンポーネントの第１レイヤと、それぞれ第２活性面及び第２活性面と反対側の第２不活性面を有する１又は複数の第２機能コンポーネントの第２レイヤと、を含み、１又は複数の第１活性面は、スルーモールドビア又はシリコン貫通ビアを通じて１又は複数の第２活性面に向いて電気的に結合される。
例１５は、例１４の主題を含んでよく、第１活性面は、スルーモールドビア又はシリコン貫通ビアにより第２不活性面と電気的に結合される。
例１６は、例１４から１５のいずれかの主題を含んでよく、第２不活性面に取り付けられて第１活性面に電気的に結合されるランドグリッドアレイ又はボールグリッドアレイをさらに備える。
例１７は、例１４から１６のいずれかの主題を含んでよく、第１レイヤ及び第２レイヤは、モールド（成形）される。
例１８は、例１７の主題を含んでよく、第１レイヤのモールド及び第２レイヤのモールドは、異なる化合物である。
例１９は、例１８の主題を含んでよく、第１又は第２機能コンポーネントは、ファンアウトコンポーネントである。
例２０は、例１４から１９のいずれかの主題を含んでよく、１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの第１活性面及び１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの第１不活性面は、第１方向及び第１方向に垂直な第２方向において互いに平行であり、１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、第１方向及び第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、１又は複数の第１コンポーネントのうちの第２のコンポーネントのｚ高さと異なる。
様々な実施形態は、上記の（及び）結合的な形式で説明される実施形態のうち、代替的な（又は）実施形態を含む（例えば、「及び」は、「及び／又は」であってよい）、上記の実施形態の任意の好適な組み合わせを含んでよい。さらに、幾つかの実施形態は、実行時に上記の実施形態のいずれかの動作をもたらす命令がそこに格納された１又は複数の製品（例えば、非一時的なコンピュータ可読媒体）を含んでよい。さらに、幾つかの実施形態は、上記の実施形態の様々な動作を実行する任意の好適な手段を有する装置又はシステムを含んでよい。
要約書に説明されることを含む、本発明の例示される実装についての上記の説明は、網羅的であること、または本発明を開示される厳密な形態に限定することを意図しない。本発明の具体的な実装及びその例は、例示目的のために本明細書で説明され、当業者であれば理解するように、様々な均等の変形が本発明の範囲内で可能である。
これらの変形は、上述の詳細な説明に照らして、本発明になされてよい。以下の特許請求の範囲において使用される用語は、本発明を明細書及び特許請求の範囲において開示される具体的な実装に限定するものと解釈されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲によってのみ決定されるべきであり、特許請求の範囲は、その解釈についての確立された原則に従って解釈されるべきである。

Claims (20)

  1. 第１活性レイヤ面と前記第１活性レイヤ面と反対側の第１不活性レイヤ面とを有するウェハにモールドされる１又は複数の第１コンポーネントの第１レイヤであり、前記１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、第１方向及び前記第１方向に垂直な第２方向において互いに平行であるそれぞれの第１活性コンポーネント面及び前記第１活性コンポーネント面と反対側の第１不活性コンポーネント面を有し、前記１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、前記第１方向及び前記第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、前記１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、前記１又は複数の第１コンポーネントのうちの第２コンポーネントのｚ高さと異なる、第１レイヤと、
    第２活性レイヤ面及び前記第２活性レイヤ面と反対側の第２不活性レイヤ面を有するモールド内の１又は複数の第２コンポーネントの第２レイヤであり、前記１又は複数の第２コンポーネントは、前記第１方向及び前記第２方向に沿って互いに平行な第２活性コンポーネント面及び前記第２活性コンポーネント面と反対側の第２不活性コンポーネント面を有し、前記第２活性レイヤ面は、前記第１活性レイヤ面に向いて電気的に結合するとともに物理的に結合し、前記第２活性レイヤ面は、スルーモールドビア又はスルーシリコンビアを通じて前記第２不活性レイヤ面に電気的に結合される、第２レイヤと、
    を備えるパッケージ。
  2. 前記第２不活性レイヤ面に取り付けられて前記第２活性レイヤ面に電気的に結合されるランドグリッドアレイ又はボールグリッドアレイをさらに備える、請求項１に記載のパッケージ。
  3. 前記第２活性レイヤ面は、はんだ又は接着剤を介して前記第１活性レイヤ面と物理的に結合される、請求項１に記載のパッケージ。
  4. 前記第１方向における前記１又は複数の第１コンポーネントのうちの１つの長さは、前記第１方向における前記１又は複数の第２コンポーネントのうちの１つの長さより長い、請求項１から３のいずれか一項に記載のパッケージ。
  5. それぞれ第１活性面及び前記第１活性面と反対側の第１不活性面を有する１又は複数の第１機能コンポーネントの第１レイヤと、
    それぞれ第２活性面及び前記第２活性面と反対側の第２不活性面を有する１又は複数の第２機能コンポーネントの第２レイヤと、
    を備え、
    １又は複数の前記第１活性面は、スルーモールドビア又はシリコン貫通ビアを通じて１又は複数の前記第２活性面に向いて電気的に結合される、パッケージ。
  6. 前記１又は複数の第１機能コンポーネントの第１レイヤは、ウェハにモールドされる、請求項５に記載のパッケージ。
  7. 前記１又は複数の第２機能コンポーネントの第２レイヤは、モールド内にある、請求項６に記載のパッケージ。
  8. 前記モールドは、環状オレフィン系共重合体を含む、請求項７に記載のパッケージ。
  9. 前記１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの前記第１活性面及び前記１又は複数の第１機能コンポーネントのうちのそれぞれの前記コンポーネントの前記第１不活性面は、第１方向及び前記第１方向に垂直な第２方向において互いに平行であり、前記１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、前記第１方向及び前記第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、前記１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、前記１又は複数の第１コンポーネントのうちの第２のコンポーネントのｚ高さと異なる、請求項５から８のうちのいずれか一項に記載のパッケージ。
  10. 機能コンポーネントは、受動コンポーネント又は活性コンポーネントである、請求項９に記載のパッケージ。
  11. 受動コンポーネントは、抵抗又はコンデンサである、請求項１０に記載のパッケージ。
  12. 活性コンポーネントは、トランジスタ又は集積回路である、請求項１０に記載のパッケージ。
  13. 前記パッケージは、システムインパッケージ（ＳｉＰ）である、請求項９に記載のパッケージ。
  14. パッケージアセンブリを有するシステムであって、
    回路基板と、
    前記回路基板に結合されるパッケージアセンブリと、を備え、
    前記パッケージアセンブリは、
    それぞれ第１活性面及び前記第１活性面と反対側の第１不活性面を有する１又は複数の第１機能コンポーネントの第１レイヤと、
    それぞれ第２活性面及び前記第２活性面と反対側の第２不活性面を有する１又は複数の第２機能コンポーネントの第２レイヤと、
    を含み、
    １又は複数の前記第１活性面は、スルーモールドビア又はシリコン貫通ビアを通じて１又は複数の前記第２活性面に向いて電気的に結合される、
    システム。
  15. 前記第１活性面は、スルーモールドビア又はシリコン貫通ビアにより前記第２不活性面と電気的に結合される、請求項１４に記載のシステム。
  16. 前記第２不活性面に取り付けられて前記第１活性面に電気的に結合されるランドグリッドアレイ又はボールグリッドアレイをさらに備える、請求項１４に記載のシステム。
  17. 前記第１レイヤ及び第２レイヤは、モールドされる、請求項１４に記載のシステム。
  18. 前記第１レイヤのモールド及び前記第２レイヤのモールドは、異なる化合物である、請求項１７に記載のシステム。
  19. 前記１又は複数の第１機能コンポーネント又は前記１又は複数の第２機能コンポーネントは、ファンアウトコンポーネントである、請求項１８に記載のシステム。
  20. 前記１又は複数の第１機能コンポーネントのうちのそれぞれのコンポーネントの前記第１活性面及び前記１又は複数の第１機能コンポーネントのうちのそれぞれの前記コンポーネントの前記第１不活性面は、第１方向及び前記第１方向に垂直な第２方向において互いに平行であり、前記１又は複数の第１コンポーネントのうちのそれぞれのコンポーネントは、前記第１方向及び前記第２方向に垂直な第３方向におけるそれぞれのｚ高さ測定値を有し、前記１又は複数の第１コンポーネントのうちの第１のコンポーネントのｚ高さは、前記１又は複数の第１コンポーネントのうちの第２のコンポーネントのｚ高さと異なる、請求項１４から１９のうちのいずれか一項に記載のシステム。
JP2017553208A 2015-07-22 2015-07-22 マルチレイヤパッケージ Pending JP2018525807A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/041618 WO2017014777A1 (en) 2015-07-22 2015-07-22 Multi-layer package

Publications (1)

Publication Number Publication Date
JP2018525807A true JP2018525807A (ja) 2018-09-06

Family

ID=57834333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017553208A Pending JP2018525807A (ja) 2015-07-22 2015-07-22 マルチレイヤパッケージ

Country Status (7)

Country Link
US (1) US10535634B2 (ja)
EP (1) EP3326201A4 (ja)
JP (1) JP2018525807A (ja)
KR (1) KR102505189B1 (ja)
CN (1) CN107743652A (ja)
TW (1) TWI701778B (ja)
WO (1) WO2017014777A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
WO2018155195A1 (ja) * 2017-02-22 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、及び、撮像装置の製造方法
CN108322863B (zh) * 2018-02-01 2020-05-22 南京信息工程大学 一种喇叭底盘材料、散热式车用喇叭
US11735570B2 (en) * 2018-04-04 2023-08-22 Intel Corporation Fan out packaging pop mechanical attach method
US11023247B2 (en) * 2018-06-29 2021-06-01 Intel Corporation Processor package with optimization based on package connection type
CN109345963B (zh) * 2018-10-12 2020-12-18 芯光科技新加坡有限公司 一种显示装置及其封装方法
CN111627941B (zh) * 2019-02-27 2023-04-18 中芯集成电路（宁波）有限公司 Cmos图像传感器封装模块及其形成方法、摄像装置
US11309246B2 (en) 2020-02-05 2022-04-19 Apple Inc. High density 3D interconnect configuration

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
US7807505B2 (en) 2005-08-30 2010-10-05 Micron Technology, Inc. Methods for wafer-level packaging of microfeature devices and microfeature devices formed using such methods
US20080136004A1 (en) * 2006-12-08 2008-06-12 Advanced Chip Engineering Technology Inc. Multi-chip package structure and method of forming the same
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
CN102076803B (zh) * 2008-06-02 2014-11-12 3M创新有限公司 粘合剂封装组合物以及用其制备的电子器件
US7858441B2 (en) * 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8604603B2 (en) * 2009-02-20 2013-12-10 The Hong Kong University Of Science And Technology Apparatus having thermal-enhanced and cost-effective 3D IC integration structure with through silicon via interposers
US8115260B2 (en) 2010-01-06 2012-02-14 Fairchild Semiconductor Corporation Wafer level stack die package
FR2960095A1 (fr) * 2010-05-17 2011-11-18 St Microelectronics Grenoble 2 Procede de fabrication des dispositifs semi-conducteurs et dispositif semi-conducteur comprenant une puce a vias traversants
US8247269B1 (en) 2011-06-29 2012-08-21 Fairchild Semiconductor Corporation Wafer level embedded and stacked die power system-in-package packages
US9245773B2 (en) * 2011-09-02 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device packaging methods and structures thereof
US9281292B2 (en) * 2012-06-25 2016-03-08 Intel Corporation Single layer low cost wafer level packaging for SFF SiP
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
TWM499645U (zh) * 2014-11-25 2015-04-21 Xerogel Technology 整合式被動模組及半導體裝置
US9659907B2 (en) * 2015-04-07 2017-05-23 Apple Inc. Double side mounting memory integration in thin low warpage fanout package

Also Published As

Publication number Publication date
KR20180034498A (ko) 2018-04-04
TWI701778B (zh) 2020-08-11
EP3326201A1 (en) 2018-05-30
EP3326201A4 (en) 2019-03-20
TW201705401A (zh) 2017-02-01
US10535634B2 (en) 2020-01-14
WO2017014777A1 (en) 2017-01-26
CN107743652A (zh) 2018-02-27
US20170207170A1 (en) 2017-07-20
KR102505189B1 (ko) 2023-03-02

Similar Documents

Publication Publication Date Title
US10068852B2 (en) Integrated circuit package with embedded bridge
US11075166B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
KR101862496B1 (ko) 패키지 몸체 내에 배치된 수동 마이크로 전자 디바이스를 갖는 마이크로 전자 패키지, 그 제조 방법 및 그를 포함하는 컴퓨팅 디바이스
JP2018525807A (ja) マルチレイヤパッケージ
CN106165092B (zh) 具有穿桥导电过孔信号连接的嵌入式多器件桥
TW202101692A (zh) 用於ｉｃ晶片的異質嵌套中介層封裝
JP2017535054A (ja) 裏面受動構成要素を有する集積回路ダイ、およびそれに関連する方法
JP2016535462A (ja) ワイヤボンディングされたマルチダイスタックを有する集積回路パッケージ
US9412625B2 (en) Molded insulator in package assembly
US20150255411A1 (en) Die-to-die bonding and associated package configurations
JP2016533646A (ja) 集積回路パッケージ基板
US10037976B2 (en) Scalable package architecture and associated techniques and configurations
US9177831B2 (en) Die assembly on thin dielectric sheet
US11721632B2 (en) Hybrid core substrate architecture for high speed signaling and FLI/SLI reliability and its making
JP6092271B2 (ja) 集積回路パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180717

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200311

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200825