WO2018155195A1 - 撮像装置、電子機器、及び、撮像装置の製造方法 - Google Patents

撮像装置、電子機器、及び、撮像装置の製造方法 Download PDF

Info

Publication number
WO2018155195A1
WO2018155195A1 PCT/JP2018/004287 JP2018004287W WO2018155195A1 WO 2018155195 A1 WO2018155195 A1 WO 2018155195A1 JP 2018004287 W JP2018004287 W JP 2018004287W WO 2018155195 A1 WO2018155195 A1 WO 2018155195A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
imaging device
rdl
imaging
region
Prior art date
Application number
PCT/JP2018/004287
Other languages
English (en)
French (fr)
Inventor
齋藤　卓
宣年 藤井
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to CN201880011702.6A priority Critical patent/CN110291637B/zh
Priority to US16/481,858 priority patent/US11322538B2/en
Publication of WO2018155195A1 publication Critical patent/WO2018155195A1/ja
Priority to US17/716,225 priority patent/US11769784B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Definitions

  • the present technology relates to an imaging apparatus, an electronic apparatus, and a manufacturing method of the imaging apparatus, and in particular, an imaging apparatus capable of enabling thinning of a semiconductor on a terminal extraction surface while maintaining the strength of a semiconductor chip,
  • the present invention relates to an electronic device and a method for manufacturing an imaging device.
  • a wafer level CSP (WCSP: Wafer Level Chip Size Package) in which a semiconductor device (semiconductor package) is downsized to a chip size is known (for example, see Patent Document 1).
  • the present technology has been made in view of such a situation, and makes it possible to reduce the thickness of the semiconductor on the terminal extraction surface while maintaining the strength of the semiconductor chip.
  • An imaging device includes a first substrate on which a pixel region in which pixels that perform photoelectric conversion of light are two-dimensionally arranged and a second substrate on which a through electrode is formed are stacked,
  • the second substrate has a digging portion formed on the back surface opposite to the light incident side, and the digging portion has a rewiring layer (RDL: Re) connected to the back surface of the first substrate.
  • RDL rewiring layer
  • An electronic device includes a first substrate on which a pixel region in which pixels that perform photoelectric conversion of light are two-dimensionally arranged is formed, and a second substrate on which a through electrode is formed,
  • the second substrate has a digging portion formed on the back surface opposite to the light incident side, and the digging portion has a rewiring layer (RDL) connected to the back surface of the first substrate.
  • RDL rewiring layer
  • a first substrate on which a pixel region in which pixels that perform photoelectric conversion of light are two-dimensionally arranged is formed, and a second substrate on which a through electrode is formed. Laminated.
  • the second substrate has a digging portion formed on the back surface opposite to the light incident side, and the digging portion has a rewiring layer (connected to the back surface of the first substrate ( RDL) is formed.
  • An imaging device manufacturing method is a second substrate that is stacked with a first substrate on which a pixel region in which pixels that perform photoelectric conversion of light are two-dimensionally arranged is formed, and a through electrode is provided.
  • RDL wiring layer
  • the second substrate is stacked with the first substrate on which a pixel region in which pixels that perform photoelectric conversion of light are two-dimensionally arranged is formed, the through electrode A digging portion is formed on the back surface opposite to the light incident side of the second substrate where the second substrate is formed, and a rewiring layer (RDL) connected to the digging portion is connected to the back surface of the first substrate. ) Is formed.
  • RDL rewiring layer
  • the semiconductor of the terminal extraction surface thinner while maintaining the strength of the semiconductor chip.
  • First embodiment basic structure
  • Second Embodiment Structure in the case where planarization is performed after mounting solder balls.
  • Third Embodiment Structure in which the solder mask and solder balls are flush with each other.
  • Fourth Embodiment Structure in which the frame, solder mask, and solder ball surfaces are flush with each other.
  • Fifth Embodiment Structure in which the central portion of the semiconductor chip is not dug. 6.
  • Sixth Embodiment Structure in which Cu-LGA is formed 7.
  • Seventh Embodiment Multilayer RDL wiring structure
  • Eighth Embodiment Structure without a transparent member10. 10.
  • Configuration of electronic device Example of use of imaging device 12.
  • Application example to in-vivo information acquisition system 13 Application examples for moving objects
  • FIG. 1 is a diagram showing the structure of a general imaging device.
  • the general imaging device 1 is a semiconductor package configured as a wafer level CSP (WCSP) having a back surface RDL electrode structure.
  • the imaging device 1 is configured by laminating a transparent member 11, an adhesive 12, a first substrate 14, and a second substrate 15.
  • an on-chip lens 13 is formed on the upper surface (front surface) of the first substrate 14 as an image sensor, and a second substrate 15 as a logic circuit is included to constitute a semiconductor chip. is doing.
  • a through silicon via TSV: Through Silicon Via
  • Ti vertically penetrating silicon
  • RDL Re Distribution Layer
  • solder balls 18-1 and 18-2 are mounted on the TSV / RDL wirings 16-1 and 16-2, and TSV / RDL wirings 16-1 and 16- formed on the lower surface of the second substrate 15. 2 and part of the solder balls 18-1 and 18-2 are covered with a solder mask 17.
  • a general imaging device 1 having such a configuration it is required to reduce the film thickness of silicon (Si) on the terminal extraction surface due to the demand for thinning the semiconductor package. If the film thickness is reduced, the strength of the semiconductor chip may be reduced. Therefore, a technique for reducing the film thickness of the semiconductor (silicon (Si)) on the terminal extraction surface while maintaining the strength of the semiconductor chip has been demanded.
  • this technology proposes a solution for reducing the film thickness of the semiconductor (silicon (Si)) on the terminal extraction surface while maintaining the strength of the semiconductor chip.
  • Si silicon
  • FIG. 2 is a cross-sectional view illustrating an example of the structure of the imaging device according to the first embodiment.
  • the imaging apparatus 100 is an example of a semiconductor package configured as a wafer level CSP (WCSP) having a back surface RDL electrode structure.
  • WCSP wafer level CSP
  • a light incident side surface is referred to as an upper surface (front surface), and a surface opposite to the light incident side is referred to as a lower surface (back surface).
  • the imaging apparatus 100 is configured by laminating a transparent member 111, an adhesive 112, a first substrate 114, and a second substrate 115. That is, in the imaging apparatus 100, the back surface of the device configured by joining the transparent member 111 and the first substrate 114 with the adhesive 112 is taken out from the lower surface side (back surface side) of the first substrate 114. RDL electrode structure is adopted.
  • the first substrate 114 is configured as an image sensor such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor or a CCD (Charge Coupled Device) image sensor.
  • CMOS Complementary Metal Oxide Semiconductor
  • CCD Charge Coupled Device
  • a photodiode formed by a PN junction is formed for each pixel.
  • the first substrate 114 is also formed with pixel transistors such as transfer transistors and amplification transistors.
  • On-chip lens 113 is formed on the upper surface (front surface) of first substrate 114.
  • color filters corresponding to color components such as R (red), G (green), and B (blue) may be formed.
  • the first substrate 114 is fixed by a transparent member 111 such as glass and an adhesive 112.
  • the second substrate 115 is a silicon substrate made of silicon (Si), and is configured as a logic circuit, for example.
  • a semiconductor chip is configured to include a first substrate 114 as an image sensor and a second substrate 115 as a logic circuit.
  • a digging portion 121 having a side wall having a forward tapered shape is formed on the lower surface side (back surface side).
  • the digging portion 121 includes a TSV / RDL wiring 116-1, which includes a silicon through electrode (TSV) penetrating through the silicon (Si) of the second substrate 115 in the vertical direction and a horizontal rewiring layer (RDL) thereof.
  • TSV silicon through electrode
  • RDL horizontal rewiring layer
  • the TSV / RDL wirings 116-1 and 116-2 are formed of, for example, copper (Cu), tungsten (W), polysilicon, or the like.
  • a solder ball 118-1 is mounted on the TSV / RDL wiring 116-1.
  • a solder ball 118-2 is mounted on the TSV / RDL wiring 116-2.
  • the solder balls 118-1 and 118-2 are provided on the terminal extraction surface side as external terminals when the imaging apparatus 100 is mounted on an electronic device or the like.
  • the digging portion 121 excludes the region where the TSV / RDL wirings 116-1 and 116-2 and the solder balls 118-1 and 118-2 mounted thereon are formed.
  • a solder mask 117 is formed so as to cover the TSV / RDL wirings 116-1 and 116-2 and part of the solder balls 118-1 and 118-2.
  • the silicon (Si) of the second substrate 115 by processing the silicon (Si) of the second substrate 115 to form a digging portion 121 having a side wall having a forward taper shape, the TSV / RDL wirings 116-1 and 116-2, A region where the solder balls 118-1 and 118-2 are formed is dug.
  • the silicon (Si) surface (terminal extraction surface) of the second substrate 115 has a frame-shaped region.
  • the surface of the frame portion 122 and the scribe portion 131 (the surface of silicon (Si)) constituting the frame-shaped region and the surface of the solder mask 117 embedded in the digging portion 121 are flush with each other. Is flattened.
  • the region of the scribe part 131 is a partial region in the frame-shaped region, and is a “slope” provided between patterns on the wafer. That is, when the second substrate 115 is viewed from the lower surface side (back surface side), the periphery of the silicon (Si) becomes the region of the scribe part 131. In other words, in the frame-shaped region, the region inside the scribe region is the region (variable region) of the frame portion 122.
  • silicon (Si) is dug to form a dug portion 121 having a side wall having a forward taper shape, and a frame-like region (the frame portion 122 and the frame portion 122).
  • a structure is formed in which the film thickness of silicon (Si) in the scribe part 131 region is not reduced.
  • the silicon (Si) has a sufficient film thickness in the frame-shaped region, that is, in the region of the frame part 122 and the scribe part 131, the first substrate 114 (image sensor) and the second substrate In a semiconductor chip including 115 (logic circuit), sufficient chip hardness can be ensured. Further, TSV / RDL wirings 116-1 and 116-2 and part of the solder balls 118-1 and 118-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115. Therefore, the height of the imaging device 100 as a semiconductor package can be reduced compared to the structure of the general imaging device 1 (FIG. 1).
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115 and the digging is performed.
  • TSV / RDL wirings 116-1 and 116-2 and part of solder balls 118-1 and 118-2 are formed, and solder mask 117 is embedded. Since the imaging apparatus 100 according to the first embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the TSV / RDL wirings 116-1 and 116-2 and the solder balls 118-1 and 118 are compared with the structure of the general imaging apparatus 1 (FIG. 1).
  • -2 can be reduced in height by the amount formed in the digging portion 121, and the thickness of silicon (Si) in the region of the frame portion 122 and the scribe portion 131 is sufficiently secured. Therefore, the chip strength of the semiconductor chip can be maintained.
  • the first substrate 114 and the second substrate on which the transparent member 111, the adhesive 112, and the on-chip lens 113 are formed in the previous stage of the steps shown in FIGS. 115 is laminated to form the imaging apparatus 100.
  • a thinning process is first performed.
  • the thickness of the silicon (Si) of the second substrate 115 is thinned, and the thickness of the imaging device 100 is reduced.
  • the thickness of the silicon (Si) of the second substrate 115 is simply reduced, the entire thickness of the imaging device 100 as a semiconductor package can be reduced, but the strength of the semiconductor chip is reduced accordingly. The problem comes out. Therefore, in the present technology, in the thinning process, the thickness of the silicon (Si) of the second substrate 115 is ensured to such an extent that the strength of the semiconductor chip can be maintained.
  • a digging process is performed.
  • the thinned silicon (Si) of the second substrate 115 is dug to form a dug portion 121.
  • the sidewall of the digging portion 121 is preferably a forward tapered shape rather than a vertical shape.
  • alkali anisotropic etching using a hard mask As a method for controlling the digging portion 121 to be formed in a forward tapered shape, for example, alkali anisotropic etching using a hard mask can be cited. By using this alkali anisotropic etching, a taper shape along the silicon (Si) surface is obtained depending on the surface orientation of silicon (Si) of the second substrate 115. Further, by performing an alkali anisotropic etching process when silicon (Si) is dug, it is possible to sufficiently cope with uneven coating and disconnection of plating.
  • TSV / RDL formation process is performed.
  • the silicon (Si) of the second substrate 115 on which the digging portion 121 formed of the forward tapered side wall is formed is processed in the vertical direction.
  • a penetrating via (TSV) is formed, and TSV / RDL wirings 116-1 and 116-2 are formed there.
  • solder mask application process is performed.
  • this solder mask coating process as shown in FIG. 4D, from the side wall of the forward taper shape so as to cover the TSV / RDL wirings 116-1 and 116-2 formed on the silicon (Si) of the second substrate 115.
  • the digging part 121 to be formed is embedded by the solder mask 117.
  • the solder mask 117 is also applied to the frame-shaped region (the region of the frame portion 122 and the scribe portion 131).
  • solder mask flattening process is performed.
  • the solder mask 117 applied so as to embed the digging portion 121 is flattened by, for example, grinder (grinding machine), surface planar, chemical mechanical polishing ( CMP: Chemical Mechanical Polishing).
  • the surface of the solder mask 117 applied to the frame-shaped region (the region of the frame portion 122 and the scribe portion 131) in the above-described solder mask application step is flush with the silicon (Si) surface.
  • the solder mask 117 may be left in a frame-like region (the region of the frame portion 122 and the scribe portion 131).
  • the surface of the solder mask 117 applied to the frame-shaped region is flattened so as to be flush with the silicon (Si) surface.
  • a patterning process is performed.
  • the solder balls 118-1 and 118-2 are applied to the solder mask 117 applied to the digging portion 121 formed in the silicon (Si) of the second substrate 115.
  • Patterning for defining the mounting position is performed.
  • portions where the solder balls 118-1 and 118-2 are mounted are exposed in the TSV / RDL wirings 116-1 and 116-2.
  • solder ball mounting / reflow process is performed.
  • the solder balls 118-1 and 118-2 are mounted at the mounting positions defined in the patterning process described above. Further, after the solder balls 118-1 and 118-2 are mounted, reflow soldering is performed, the TSV / RDL wiring 116-1 and the solder ball 118-1 are joined, and the TSV / RDL wiring 116- 2 and the solder ball 118-2 are joined.
  • the manufacturing process of the imaging device 100 according to the first embodiment is performed as described above.
  • FIG. 5 is a cross-sectional view illustrating an example of the structure of the imaging apparatus according to the second embodiment.
  • the imaging apparatus 100A of FIG. 5 differs from the imaging apparatus 100 in FIG. 2 in a part of the structure of the second substrate 115A.
  • a digging portion 121 having a side wall having a forward taper shape is formed in silicon (Si) of the second substrate 115A, and the digging portion 121 has a TSV / RDL wirings 116A-1 and 116A-2 and solder balls 118A-1 and 118A-2 are formed. Further, a solder mask 117A is formed in the digging portion 121 so as to cover the TSV / RDL wirings 116A-1 and 116A-2 and part of the solder balls 118A-1 and 118A-2.
  • the solder mask 117A is applied to the frame-shaped region (the region of the frame portion 122 and the scribe portion 131) as compared with the imaging device 100 of FIG.
  • the balls 118A-1 and 118A-2 are flattened so as to be flush with the frame-shaped region and the surface of the solder mask 117A applied to the side wall region of the digging portion 121.
  • the surfaces of the flattened solder balls 118A-1 and 118A-2 have a frame-shaped region (the region of the frame portion 122 and the scribe portion 131) and the solder mask 117A applied to the region of the side wall of the digging portion 121. It is the same as the surface.
  • the surface of the solder mask 117A in the side wall region and the surface of the solder mask 117A in the other region are not flush with each other, and there is a step between the two surfaces.
  • the structures of the solder balls 118A-1 and 118A-2 and the solder mask 117A are different from those of the imaging apparatus 100 of FIG. (Si) is dug to form a dug portion 121 having a side wall having a forward tapered shape, and the film thickness of silicon (Si) in the frame-like region (the region of the frame portion 122 and the scribe portion 131) is A common point is that the structure is not thinned.
  • silicon (Si) has a sufficient film thickness in the frame-shaped region (the region of the frame portion 122 and the scribe portion 131), the first substrate 114 (image sensor) and the second substrate 115A.
  • a semiconductor chip including (logic circuit) sufficient chip hardness can be ensured.
  • part of the TSV / RDL wirings 116A-1 and 116A-2 and the solder balls 118A-1 and 118A-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115A. Therefore, the height of the imaging device 100A as a semiconductor package can be reduced compared to the structure of the general imaging device 1 (FIG. 1).
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115A, and the digging is performed.
  • TSV / RDL wirings 116A-1, 116A-2 and part of solder balls 118A-1, 118A-2 are formed and solder mask 117A is embedded. Since the imaging apparatus 100A according to the second embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the region of the scribe part 131 is not shown, but the frame around the silicon (Si) of the second substrate 115A is similar to the imaging device 100 in FIG. A region of the scribe part 131 which is a partial region of the shape region is provided. Further, the illustration of the region of the scribe unit 131 is omitted in the other embodiments described later.
  • the thinning process, the digging process, the TSV / RDL forming process, and the solder mask coating process are the same as the processes shown in the first manufacturing method (FIGS. 3 and 4) described above. It is.
  • the thickness of the silicon (Si) of the second substrate 115A is thinned in the thinning step (A in FIG. 6), and the silicon (Si) of the second substrate 115A is formed into, for example, a forward tapered shape in the digging step.
  • the digging part 121 which consists of a side wall is formed (B of FIG. 6).
  • TSV vias
  • Si silicon
  • TSV / RDL wirings 116A-1 and 116A-2 are formed there (see FIG. 6).
  • a patterning process is performed.
  • the solder balls 118A-1 and 118A-2 are applied to the solder mask 117A applied to the digging portion 121 formed in the silicon (Si) of the second substrate 115A.
  • Patterning for defining the mounting position is performed. Through this patterning step, portions where the solder balls 118A-1 and 118A-2 are mounted are exposed in the TSV / RDL wirings 116A-1 and 116A-2.
  • solder ball mounting / reflow process is performed.
  • the solder balls 118A-1 and 118A-2 are mounted at the mounting positions defined in the patterning process described above.
  • soldering is performed by a reflow method, and the TSV / RDL wiring 116A-1, the solder balls 118A-1, and the TSV / RDL wiring 116A-2 are Solder balls 118A-2 are joined to each other.
  • solder mask 117A applied so as to fill the digging portion 121 is flattened.
  • solder balls 118A-1 and 118A-2 are attached
  • planarization can be performed so that the surface of the solder mask 117A and the surfaces of the solder balls 118A-1 and 118A-2 are flush with each other.
  • the solder mask 117A and the solder balls 118A-1 and 118A-2 are flattened using, for example, a grinder, a surface planer, chemical mechanical polishing (CMP), or the like.
  • the solder mask 117A applied to the frame-shaped region may be left in the above-described solder mask application step, or the frame-shaped region may be left.
  • the solder mask 117A in the region may be planarized so as to be flush with the silicon (Si) surface.
  • the solder mask 117A applied to the frame-like region is left.
  • the manufacturing process of the imaging device 100A of the second embodiment is performed as described above.
  • FIG. 8 is a cross-sectional view illustrating an example of the structure of the imaging apparatus according to the third embodiment.
  • the same or corresponding reference numerals are given to the same or corresponding parts as those of the imaging apparatus 100A of FIG.
  • the imaging device 100B in FIG. 8 differs from the imaging device 100A in FIG. 5 in a part of the structure of the second substrate 115B.
  • a digging portion 121 having a side wall having a forward taper shape is formed in silicon (Si) of the second substrate 115B, and the digging portion 121 has a TSV / RDL wirings 116B-1 and 116B-2 and part of solder balls 118B-1 and 118B-2 are formed. Further, a solder mask 117B is formed in the digging portion 121 so as to cover the TSV / RDL wirings 116B-1 and 116B-2 and the solder balls 118B-1 and 118B-2.
  • the solder mask 117B is applied to the frame-shaped region (the region of the frame portion 122 and the scribe portion 131), and the solder balls 118B-1 and 118B-2 are It is flattened so as to be flush with the surface of the solder mask 117B applied to the frame-shaped region. That is, on the terminal extraction surface, the surface of the solder mask 117B is flush with the surfaces of the solder balls 118B-1 and 118B-2.
  • the structures of the solder balls 118B-1 and 118B-2 and the solder mask 117B are different from those of the imaging device 100A of FIG. (Si) is dug to form a dug portion 121 having a side wall having a forward tapered shape, and the film thickness of silicon (Si) in the frame-like region (the region of the frame portion 122 and the scribe portion 131) is A common point is that the structure is not thinned.
  • silicon (Si) has a sufficient film thickness in the frame-shaped region (the region of the frame portion 122 and the scribe portion 131), the first substrate 114 (image sensor) and the second substrate 115B.
  • a semiconductor chip including (logic circuit) sufficient chip hardness can be ensured.
  • part of the TSV / RDL wirings 116B-1 and 116B-2 and the solder balls 118B-1 and 118B-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115B. Therefore, the height of the imaging device 100B as a semiconductor package can be reduced compared to the structure of the general imaging device 1 (FIG. 1).
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115B, and the digging is performed.
  • TSV / RDL wirings 116B-1 and 116B-2 and a part of solder balls 118B-1 and 118B-2 are formed, and solder mask 117B is embedded. Since the imaging apparatus 100B according to the third embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the surface of the solder mask 117B and the surfaces of the solder balls 118B-1 and 118B-2 are flush with each other and the surface of the frame portion 122 (silicon (Si)). Surface) is covered with the solder mask 117B, the silicon (Si) surface of the second substrate 115B can be protected without being exposed.
  • the manufacturing process of the imaging device 100B according to the third embodiment is almost the same as the manufacturing process (FIGS. 6 and 7) of the imaging device 100A according to the second embodiment, and thus detailed description thereof is omitted.
  • the planarization step (F in FIG. 7) the surface of the solder mask 117B and the surfaces of the solder balls 118B-1 and 118B-2 are planarized.
  • FIG. 9 is a cross-sectional view illustrating an example of the structure of the imaging device according to the fourth embodiment.
  • the same or corresponding parts are denoted by the same or corresponding parts as those of the imaging apparatus 100A of FIG.
  • the imaging device 100C in FIG. 9 differs from the imaging device 100A in FIG. 5 in a part of the structure of the second substrate 115C.
  • a digging portion 121 having a side wall having a forward taper shape is formed in silicon (Si) of the second substrate 115C, and the digging portion 121 has a TSV / RDL wirings 116C-1 and 116C-2 and solder balls 118C-1 and 118C-2 are formed. Further, a solder mask 117C is formed in the digging portion 121 so as to cover the TSV / RDL wirings 116C-1 and 116C-2 and the solder balls 118C-1 and 118C-2.
  • the frame-shaped region (the region of the frame portion 122 and the scribe portion 131) (silicon (Si) surface), the surface of the solder mask 117C, and the solder
  • the surfaces of the balls 118C-1 and 118C-2 are flattened so as to be flush with each other.
  • the structures of the solder balls 118C-1 and 118C-2 and the solder mask 117C are different from those of the imaging device 100A of FIG. (Si) is dug to form a dug portion 121 having a side wall having a forward tapered shape, and the film thickness of silicon (Si) in the frame-like region (the region of the frame portion 122 and the scribe portion 131) is A common point is that the structure is not thinned.
  • the image pickup apparatus 100C as a semiconductor package can be reduced in height.
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115C, and the digging is performed.
  • TSV / RDL wirings 116C-1 and 116C-2 and solder balls 118C-1 and 118C-2 are formed in the part 121, and a solder mask 117C is embedded. Since the imaging apparatus 100C according to the fourth embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the surface of the solder mask 117C and the surfaces of the solder balls 118C-1 and 118C-2 are flush with the surface of the frame-shaped region (silicon (Si) surface). Therefore, the thickness of the imaging device 100C as a semiconductor package can be made the thinnest as compared with the other embodiments. Further, since the lower surface (terminal lead-out surface) of the second substrate 115C is flat, it is easy to handle, for example, when it is bonded to an organic substrate.
  • the manufacturing process of the imaging device 100C according to the fourth embodiment is almost the same as the manufacturing process (FIGS. 6 and 7) of the imaging device 100A according to the second embodiment, and thus detailed description thereof is omitted.
  • the planarization step (F in FIG. 7) the surface of the frame portion 122 (silicon (Si) surface), the surface of the solder mask 117C, and the surfaces of the solder balls 118C-1 and 118C-2 are flush with each other. It will be flattened to become.
  • FIG. 10 is a diagram illustrating an example of the structure of the imaging device according to the fifth embodiment.
  • a cross-sectional view of the imaging device 100D is shown on the upper side in the drawing, and a bottom view of the imaging device 100D is shown on the lower side in the drawing.
  • FIG. 10 is a semiconductor package on which a large semiconductor chip (large image sensor) is mounted as compared with a general semiconductor chip. Note that in the imaging device 100D of FIG. 10, the same or corresponding parts are denoted by the same or corresponding parts as those of the imaging device 100 of FIG. 2 or the imaging device 100A of FIG. The imaging device 100D in FIG. 10 differs from the imaging device 100 in FIG. 2 and the like in part of the structure of the second substrate 115D.
  • the silicon (Si) of the second substrate 115D is dug and the dug portion 121 is formed, as in the imaging device 100 of FIG.
  • the difference is that a region in which silicon (Si) is not dug is provided in the central portion of the semiconductor chip.
  • four digging portions 121-1 to 121 are formed in the silicon (Si) of the second substrate 115D in accordance with the region where the TSV / RDL wiring 116D and the solder ball 118D are formed. -4 is formed separately, a region in which silicon (Si) is not dug is formed in the center of the large semiconductor chip.
  • TSV / RDL wiring 116D-1 and solder ball 118D-1 are formed, and a solder mask 117D-1 is formed so as to cover them.
  • TSV / RDL wiring 116D-2 and solder ball 118D-2 are formed in the digging portion 121-2, and a solder mask 117D-2 is formed so as to cover them.
  • TSV / RDL wiring 116D-3 and solder ball 118D-3 are formed in the digging portion 121-3, and a solder mask 117D-3 is formed so as to cover them, and the digging portion 121-4 includes TSV / RDL wiring 116D-4 and solder ball 118D-4 are formed, and a solder mask 117D-4 is formed to cover them.
  • the second substrate 115D is formed at the center of the large semiconductor chip. A region in which silicon (Si) is not dug is formed, and a beam is provided in the central portion to suppress warpage of the semiconductor chip.
  • the region of the second substrate 115D where the silicon (Si) is not dug is a square shape, but the shape of the region where the silicon (Si) is not dug is arbitrary. is there.
  • the shape of the region where the silicon (Si) is not dug is arbitrary. is there.
  • the second substrate 115D digs silicon (Si) and has a digging portion 121-1 having a side wall having a forward tapered shape.
  • 121-4 are formed so that the thickness of the silicon (Si) in the square-shaped region is not reduced.
  • the silicon (Si) has a sufficient film thickness in the U-shaped region, the semiconductor including the first substrate 114 (large image sensor) and the second substrate 115D (logic circuit). With a chip (large semiconductor chip), sufficient chip hardness can be ensured. Further, since the TSV / RDL wirings 116D-1 to 116D-4 and the solder balls 118D-1 to 118D-4 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115D, Compared with the structure of a typical imaging device 1 (FIG. 1), the imaging device 100D as a semiconductor package can be reduced in height.
  • the imaging device 100D of the fifth embodiment when the back surface RDL electrode structure is provided, the digging portions 121-1 to 121-4 are formed in the silicon (Si) of the second substrate 115D. Then, TSV / RDL wirings 116D-1 to 116D-4 and solder balls 118D-1 to 118D-4 are respectively formed on the dug portions 121-1 to 121-4, and the solder mask 117D- It has a structure in which 1 to 117D-4 are embedded. Since the imaging apparatus 100D according to the fifth embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the manufacturing process of the imaging device 100D according to the fifth embodiment is the same as that of the imaging device 100 according to the first embodiment (FIGS. 3 and 4) or the imaging device 100A according to the second embodiment. Since it is almost the same as the manufacturing process (FIGS. 6 and 7), detailed description thereof is omitted, but each of the dug portions 121-1 to 121-4 formed in the silicon (Si) of the second substrate 115D. On the other hand, the same manufacturing process is performed.
  • FIG. 11 is a cross-sectional view illustrating an example of the structure of the imaging device according to the sixth embodiment.
  • the same or corresponding reference numerals are given to the same or corresponding parts as those of the imaging apparatus 100A of FIG.
  • the imaging device 100E in FIG. 11 differs from the imaging device 100A in FIG. 5 in a part of the structure of the second substrate 115E.
  • a digging portion 121 having a side wall having a forward taper shape is formed in silicon (Si) of the second substrate 115E, and the digging portion 121 has a TSV / RDL wirings 116E-1 and 116E-2 are formed.
  • Cu-LGA Land Grid Array
  • TSV / RDL wirings 116E-1 and 116E-2 are used as an electrode.
  • a solder mask 117E is formed in the digging portion 121 so as to cover the TSV / RDL wirings 116E-1 and 116E-2, but the surface of the TSV / RDL wirings 116E-1 and 116E-2 (for connection) The electrode surface is flattened so as to be flush with the surface of the solder mask 117E.
  • the Cu-LGA is formed on the TSV / RDL wirings 116E-1 and 116E-2 and used as connection electrodes.
  • silicon (Si) is dug to form a dug part 121 having a side wall having a forward taper shape to form a frame-like region (the frame part 122 and the frame part 122).
  • a common point is that the silicon (Si) film thickness in the scribe part 131 region is not reduced.
  • the silicon (Si) has a sufficient film thickness in the frame-shaped region (the region of the frame portion 122 and the scribe portion 131), the first substrate 114 (image sensor) and the second substrate 115E. In a semiconductor chip including (logic circuit), sufficient chip hardness can be ensured. Further, since the TSV / RDL wirings 116E-1 and 116E-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115E, the structure of the general imaging device 1 (FIG. 1). As compared with the above, the imaging device 100E as a semiconductor package can be reduced in height.
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115E, and the digging is performed.
  • TSV / RDL wirings 116E-1 and 116E-2 are formed in the portion 121, and a solder mask 117E is embedded. Since the imaging apparatus 100E according to the sixth embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the imaging device 100E of the sixth embodiment it is necessary to provide the solder balls 118 by forming Cu-LGA as connection electrodes for the TSV / RDL wirings 116E-1 and 116E-2. Therefore, the thickness of the imaging device 100E as a semiconductor package can be reduced as compared with other embodiments in which the solder balls 118 are provided.
  • the manufacturing process of the imaging device 100E according to the sixth embodiment corresponds to the manufacturing process (FIGS. 6 and 7) of the imaging device 100A according to the second embodiment, and thus detailed description thereof is omitted.
  • TSV / RDL formation process C in FIG. 6
  • TSV / RDL wirings 116E-1 and 116E-2 and Cu-LGA as a connection electrode are formed in the digging portion 121.
  • a difference is that a patterning process for defining the mounting positions of the solder balls 118A-1 and 118A-2 and a solder ball mounting / reflow process become unnecessary.
  • FIG. 12 is a cross-sectional view illustrating an example of the structure of the imaging device according to the seventh embodiment.
  • the imaging device 100F in FIG. 12 differs from the imaging device 100A in FIG. 5 in a part of the structure of the second substrate 115F.
  • a digging portion 121 having a side wall having a forward tapered shape is formed in silicon (Si) of the second substrate 115F.
  • Multi-layer RDL wirings 116F-1 and 116F-2 are formed in the dug portion 121.
  • the multilayer RDL wirings 116F-1 and 116F-2 are composed of a plurality of rewiring layers (RDL).
  • the multilayer RDL wirings 116F-1 and 116F-2 are composed of an uppermost wiring layer closest to the first substrate 114, an intermediate wiring layer, and a lowermost wiring layer farthest from the first substrate 114. Is done.
  • the imaging apparatus 100F in FIG. 12 is different from the imaging apparatus 100A in FIG. 5 in that the multilayer RDL wirings 116F-1 and 116F-2 are formed in the digging portion 121.
  • silicon (Si) is dug to form a dug part 121 having a side wall having a forward taper shape, and silicon (frame area 122 and scribe part 131 area) silicon ( A common point is that the thickness of Si) is not reduced.
  • the first substrate 114 image sensor
  • the second substrate 115F In a semiconductor chip including (logic circuit), sufficient chip hardness can be ensured.
  • the multilayer RDL wirings 116F-1 and 116F-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115F, the structure of the general imaging device 1 (FIG. 1) and In comparison, the imaging device 100F as a semiconductor package can be reduced in height.
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115F, and the digging is performed.
  • the portion 121 multilayer RDL wirings 116F-1 and 116F-2 are formed, and a solder mask 117F is embedded. Since the imaging apparatus 100F according to the seventh embodiment has such a structure, it is possible to achieve both reduction in the height of the semiconductor package and securing of the chip strength of the semiconductor chip.
  • the manufacturing process of the imaging device 100F according to the seventh embodiment corresponds to the manufacturing process (FIGS. 6 and 7) of the imaging device 100A according to the second embodiment, and thus detailed description thereof is omitted.
  • the multilayer RDL wirings 116F-1 and 116F-2 are formed in the digging portion 121, and the mounting positions of the solder balls 118A-1 and 118A-2 The patterning process for prescribing and the solder ball mounting / reflow process become unnecessary.
  • FIG. 13 is a cross-sectional view illustrating an example of the structure of the imaging device according to the eighth embodiment.
  • the same or corresponding reference numerals are given to the same or corresponding parts as in the imaging apparatus 100 in FIG.
  • the imaging device 100G in FIG. 13 is different from the imaging device 100 in FIG. 2 in that the transparent member 111 such as glass is not fixed to the first substrate 114 on which the on-chip lens 113 is formed by the adhesive 112. Different.
  • silicon (Si) is dug in the second substrate 115 to form a side wall having a forward tapered shape.
  • the digging portion 121 is formed, and the silicon (Si) film thickness in the frame-like region (the region of the frame portion 122 and the scribe portion 131) is the same in that the thickness is not reduced.
  • the silicon (Si) has a sufficient film thickness in the frame-shaped region (the region of the frame portion 122 and the scribe portion 131), the first substrate 114 (image sensor) and the second substrate 115 are formed. In a semiconductor chip including (logic circuit), sufficient chip hardness can be ensured. Further, TSV / RDL wirings 116-1 and 116-2 and part of the solder balls 118-1 and 118-2 are formed in the digging portion 121 formed in the silicon (Si) of the second substrate 115. Therefore, the height of the imaging device 100G as a semiconductor package can be reduced compared to the structure of the general imaging device 1 (FIG. 1).
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115, and the digging is performed.
  • TSV / RDL wirings 116-1 and 116-2 and part of solder balls 118-1 and 118-2 are formed, and solder mask 117 is embedded. Since the imaging apparatus 100G according to the eighth embodiment has such a structure, it is possible to reduce both the height of the semiconductor package and ensure the strength of the semiconductor chip.
  • the structure corresponding to the first embodiment has been described as an example, but the first substrate 114 is similarly applied to the second to seventh embodiments.
  • a structure in which the transparent member 111 is not laminated can be employed.
  • FIG. 14 is a block diagram illustrating a configuration example of an electronic apparatus 1000 having an imaging device to which the present technology is applied.
  • the electronic device 1000 is an electronic device such as an imaging device such as a digital still camera or a video camera, or a mobile terminal device such as a smartphone or a tablet terminal.
  • an imaging device such as a digital still camera or a video camera
  • a mobile terminal device such as a smartphone or a tablet terminal.
  • the electronic device 1000 includes a semiconductor package 1001, a DSP circuit 1002, a frame memory 1003, a display unit 1004, a recording unit 1005, an operation unit 1006, and a power supply unit 1007.
  • the DSP circuit 1002, the frame memory 1003, the display unit 1004, the recording unit 1005, the operation unit 1006, and the power supply unit 1007 are connected to each other via a bus line 1008.
  • the semiconductor package 1001 corresponds to the imaging device 100 according to the first embodiment described above, and has the structure shown in FIG.
  • the back surface RDL electrode structure for taking out terminals from the lower surface side of the first substrate 114.
  • the digging portion 121 is formed in the silicon (Si) of the second substrate 115.
  • TSV / RDL wirings 116-1 and 116-2 and solder balls 118-1 and 118-2 are formed in the digging portion 121, and a solder mask 117 is embedded therein.
  • the DSP circuit 1002 is a camera signal processing circuit that processes a signal supplied from the semiconductor package 1001.
  • the DSP circuit 1002 outputs image data obtained by processing a signal from the semiconductor package 1001.
  • the frame memory 1003 temporarily holds the image data processed by the DSP circuit 1002 in units of frames.
  • the display unit 1004 includes, for example, a panel type display device such as a liquid crystal panel or an organic EL (Electro Luminescence) panel, and displays a moving image or a still image captured by the semiconductor package 1001.
  • the recording unit 1005 records moving image or still image data captured by the semiconductor package 1001 on a recording medium such as a semiconductor memory or a hard disk.
  • the operation unit 1006 outputs operation commands for various functions of the electronic device 1000 in accordance with user operations.
  • the power supply unit 1007 appropriately supplies various power sources serving as operation power sources for the DSP circuit 1002, the frame memory 1003, the display unit 1004, the recording unit 1005, and the operation unit 1006 to these supply targets.
  • the electronic device 1000 is configured as described above.
  • the technology according to the present disclosure is applied to the semiconductor package 1001 as described above.
  • silicon (Si) has a sufficient film thickness in the frame-shaped region (the region of the frame portion 122 and the scribe portion 131). Therefore, in a semiconductor chip including the first substrate 114 (image sensor) and the second substrate 115 (logic circuit), sufficient chip hardness can be ensured.
  • the TSV / RDL wirings 116-1 and 116-2 and the solder balls 118-1 and 118-2 are dug formed in silicon (Si) of the second substrate 115. Since it is formed in the recessed portion 121, the semiconductor package 1001 can be reduced in height as compared with the structure of the general imaging device 1 (FIG. 1).
  • FIG. 15 is a diagram illustrating a usage example of the imaging apparatus to which the present technology is applied.
  • the imaging device 100 semiconductor package having the first substrate 114 as an image sensor is used in various cases for sensing light such as visible light, infrared light, ultraviolet light, and X-ray as follows. can do. That is, as shown in FIG. 15, not only in the field of appreciation for taking images for appreciation, but also in the field of transportation, the field of home appliances, the field of medical / healthcare, the field of security,
  • the imaging device 100 or the like can also be used in an apparatus used in the field, the field of sports, the field of agriculture, or the like.
  • a device for shooting an image provided for viewing such as a digital camera, a smartphone, or a mobile phone with a camera function (for example, FIG. 14).
  • the electronic apparatus 1000 can use the imaging device 100 or the like.
  • An imaging device 100 or the like can be used as a device used for traffic such as a monitoring camera or a distance measuring sensor that measures a distance between vehicles.
  • a device used for home appliances such as a television receiver, a refrigerator, an air conditioner, etc. in order to photograph a user's gesture and perform device operations in accordance with the gesture.
  • a device used for home appliances such as a television receiver, a refrigerator, an air conditioner, etc. in order to photograph a user's gesture and perform device operations in accordance with the gesture.
  • an imaging device 100 or the like is used in a medical or healthcare device such as an endoscope or a blood vessel imaging device that receives infrared light. can do.
  • the imaging device 100 or the like can be used in a security device such as a security camera or a personal authentication camera.
  • the imaging device 100 or the like can be used in a device used for beauty, such as a skin measuring device for photographing the skin or a microscope for photographing the scalp.
  • an imaging device 100 or the like can be used in devices used for sports such as action cameras and wearable cameras for sports applications.
  • the imaging device 100 or the like can be used in an apparatus provided for agriculture, such as a camera for monitoring the state of fields and crops.
  • the technology (this technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure may be applied to an endoscopic surgery system.
  • FIG. 16 is a block diagram illustrating an example of a schematic configuration of a patient in-vivo information acquisition system using a capsule endoscope to which the technology according to the present disclosure (present technology) can be applied.
  • the in-vivo information acquisition system 10001 includes a capsule endoscope 10100 and an external control device 10200.
  • the capsule endoscope 10100 is swallowed by the patient at the time of examination.
  • the capsule endoscope 10100 has an imaging function and a wireless communication function, and moves inside the organ such as the stomach and the intestine by peristaltic motion or the like until it is spontaneously discharged from the patient.
  • Images (hereinafter also referred to as in-vivo images) are sequentially captured at predetermined intervals, and information about the in-vivo images is sequentially wirelessly transmitted to the external control device 10200 outside the body.
  • the external control device 10200 comprehensively controls the operation of the in-vivo information acquisition system 10001. Further, the external control device 10200 receives information about the in-vivo image transmitted from the capsule endoscope 10100 and, based on the received information about the in-vivo image, displays the in-vivo image on the display device (not shown). The image data for displaying is generated.
  • an in-vivo image obtained by imaging the inside of the patient's body can be obtained at any time in this manner until the capsule endoscope 10100 is swallowed and discharged.
  • the capsule endoscope 10100 includes a capsule-type casing 10101.
  • a light source unit 10111 In the casing 10101, a light source unit 10111, an imaging unit 10112, an image processing unit 10113, a wireless communication unit 10114, a power supply unit 10115, and a power supply unit 10116 and the control unit 10117 are stored.
  • the light source unit 10111 is composed of a light source such as an LED (Light Emitting Diode), for example, and irradiates the imaging field of the imaging unit 10112 with light.
  • a light source such as an LED (Light Emitting Diode), for example, and irradiates the imaging field of the imaging unit 10112 with light.
  • the image capturing unit 10112 includes an image sensor and an optical system including a plurality of lenses provided in front of the image sensor. Reflected light (hereinafter referred to as observation light) of light irradiated on the body tissue to be observed is collected by the optical system and enters the image sensor. In the imaging unit 10112, in the imaging element, the observation light incident thereon is photoelectrically converted, and an image signal corresponding to the observation light is generated. The image signal generated by the imaging unit 10112 is provided to the image processing unit 10113.
  • the image processing unit 10113 is configured by a processor such as a CPU (Central Processing Unit) or a GPU (Graphics Processing Unit), and performs various signal processing on the image signal generated by the imaging unit 10112.
  • the image processing unit 10113 provides the radio communication unit 10114 with the image signal subjected to signal processing as RAW data.
  • the wireless communication unit 10114 performs predetermined processing such as modulation processing on the image signal that has been subjected to signal processing by the image processing unit 10113, and transmits the image signal to the external control apparatus 10200 via the antenna 10114A.
  • the wireless communication unit 10114 receives a control signal related to drive control of the capsule endoscope 10100 from the external control device 10200 via the antenna 10114A.
  • the wireless communication unit 10114 provides a control signal received from the external control device 10200 to the control unit 10117.
  • the power feeding unit 10115 includes a power receiving antenna coil, a power regeneration circuit that regenerates power from a current generated in the antenna coil, a booster circuit, and the like. In the power feeding unit 10115, electric power is generated using a so-called non-contact charging principle.
  • the power supply unit 10116 is composed of a secondary battery, and stores the electric power generated by the power supply unit 10115.
  • FIG. 16 in order to avoid complication of the drawing, illustration of an arrow or the like indicating a power supply destination from the power supply unit 10116 is omitted, but the power stored in the power supply unit 10116 is stored in the light source unit 10111.
  • the imaging unit 10112, the image processing unit 10113, the wireless communication unit 10114, and the control unit 10117 can be used for driving them.
  • the control unit 10117 includes a processor such as a CPU, and a control signal transmitted from the external control device 10200 to drive the light source unit 10111, the imaging unit 10112, the image processing unit 10113, the wireless communication unit 10114, and the power feeding unit 10115. Control accordingly.
  • a processor such as a CPU
  • the external control device 10200 is configured by a processor such as a CPU or GPU, or a microcomputer or a control board in which a processor and a storage element such as a memory are mounted.
  • the external control device 10200 controls the operation of the capsule endoscope 10100 by transmitting a control signal to the control unit 10117 of the capsule endoscope 10100 via the antenna 10200A.
  • the capsule endoscope 10100 for example, the light irradiation condition for the observation target in the light source unit 10111 can be changed by a control signal from the external control device 10200.
  • an imaging condition for example, a frame rate or an exposure value in the imaging unit 10112
  • a control signal from the external control device 10200 can be changed by a control signal from the external control device 10200.
  • the contents of processing in the image processing unit 10113 and the conditions (for example, the transmission interval, the number of transmission images, etc.) by which the wireless communication unit 10114 transmits an image signal may be changed by a control signal from the external control device 10200. .
  • the external control device 10200 performs various image processing on the image signal transmitted from the capsule endoscope 10100, and generates image data for displaying the captured in-vivo image on the display device.
  • image processing for example, development processing (demosaic processing), high image quality processing (band enhancement processing, super-resolution processing, NR (Noise reduction) processing and / or camera shake correction processing, etc.), and / or enlargement processing ( Various signal processing such as electronic zoom processing can be performed.
  • the external control device 10200 controls driving of the display device to display an in-vivo image captured based on the generated image data.
  • the external control device 10200 may cause the generated image data to be recorded on a recording device (not shown) or may be printed out on a printing device (not shown).
  • the technology according to the present disclosure can be applied to the imaging unit 10112 among the configurations described above.
  • the imaging apparatus 100 in FIG. 2 can be applied to the imaging unit 10112.
  • the semiconductor package can be reduced in height while maintaining the strength of the semiconductor chip. Therefore, the capsule endoscope 10100 can be further downsized and the burden on the patient can be reduced. Can be further reduced.
  • the technology (this technology) according to the present disclosure can be applied to various products.
  • the technology according to the present disclosure is realized as a device that is mounted on any type of mobile body such as an automobile, an electric vehicle, a hybrid electric vehicle, a motorcycle, a bicycle, personal mobility, an airplane, a drone, a ship, and a robot. May be.
  • FIG. 17 is a block diagram illustrating a schematic configuration example of a vehicle control system that is an example of a mobile control system to which the technology according to the present disclosure can be applied.
  • the vehicle control system 12000 includes a plurality of electronic control units connected via a communication network 12001.
  • the vehicle control system 12000 includes a drive system control unit 12010, a body system control unit 12020, a vehicle exterior information detection unit 12030, a vehicle interior information detection unit 12040, and an integrated control unit 12050.
  • a microcomputer 12051, an audio image output unit 12052, and an in-vehicle network I / F (interface) 12053 are illustrated.
  • the drive system control unit 12010 controls the operation of the device related to the drive system of the vehicle according to various programs.
  • the drive system control unit 12010 includes a driving force generator for generating a driving force of a vehicle such as an internal combustion engine or a driving motor, a driving force transmission mechanism for transmitting the driving force to wheels, and a steering angle of the vehicle. It functions as a control device such as a steering mechanism that adjusts and a braking device that generates a braking force of the vehicle.
  • the body system control unit 12020 controls the operation of various devices mounted on the vehicle body according to various programs.
  • the body system control unit 12020 functions as a keyless entry system, a smart key system, a power window device, or a control device for various lamps such as a headlamp, a back lamp, a brake lamp, a blinker, or a fog lamp.
  • the body control unit 12020 can be input with radio waves transmitted from a portable device that substitutes for a key or signals from various switches.
  • the body system control unit 12020 receives input of these radio waves or signals, and controls a door lock device, a power window device, a lamp, and the like of the vehicle.
  • the vehicle outside information detection unit 12030 detects information outside the vehicle on which the vehicle control system 12000 is mounted.
  • the imaging unit 12031 is connected to the vehicle exterior information detection unit 12030.
  • the vehicle exterior information detection unit 12030 causes the imaging unit 12031 to capture an image outside the vehicle and receives the captured image.
  • the vehicle outside information detection unit 12030 may perform an object detection process or a distance detection process such as a person, a car, an obstacle, a sign, or a character on a road surface based on the received image.
  • the imaging unit 12031 is an optical sensor that receives light and outputs an electrical signal corresponding to the amount of received light.
  • the imaging unit 12031 can output an electrical signal as an image, or can output it as distance measurement information. Further, the light received by the imaging unit 12031 may be visible light or invisible light such as infrared rays.
  • the vehicle interior information detection unit 12040 detects vehicle interior information.
  • a driver state detection unit 12041 that detects a driver's state is connected to the in-vehicle information detection unit 12040.
  • the driver state detection unit 12041 includes, for example, a camera that images the driver, and the vehicle interior information detection unit 12040 determines the degree of fatigue or concentration of the driver based on the detection information input from the driver state detection unit 12041. It may be calculated or it may be determined whether the driver is asleep.
  • the microcomputer 12051 calculates a control target value of the driving force generator, the steering mechanism, or the braking device based on the information inside / outside the vehicle acquired by the vehicle outside information detection unit 12030 or the vehicle interior information detection unit 12040, and the drive system control unit A control command can be output to 12010.
  • the microcomputer 12051 realizes an ADAS (Advanced Driver Assistance System) function including vehicle collision avoidance or impact mitigation, following traveling based on inter-vehicle distance, vehicle speed maintaining traveling, vehicle collision warning, or vehicle lane departure warning, etc. It is possible to perform cooperative control for the purpose.
  • ADAS Advanced Driver Assistance System
  • the microcomputer 12051 controls the driving force generator, the steering mechanism, the braking device, and the like based on the information around the vehicle acquired by the vehicle exterior information detection unit 12030 or the vehicle interior information detection unit 12040. It is possible to perform cooperative control for the purpose of automatic driving that autonomously travels without depending on the operation.
  • the microcomputer 12051 can output a control command to the body system control unit 12020 based on information outside the vehicle acquired by the vehicle outside information detection unit 12030.
  • the microcomputer 12051 controls the headlamp according to the position of the preceding vehicle or the oncoming vehicle detected by the outside information detection unit 12030, and performs cooperative control for the purpose of anti-glare, such as switching from a high beam to a low beam. It can be carried out.
  • the sound image output unit 12052 transmits an output signal of at least one of sound and image to an output device capable of visually or audibly notifying information to a vehicle occupant or the outside of the vehicle.
  • an audio speaker 12061, a display unit 12062, and an instrument panel 12063 are illustrated as output devices.
  • the display unit 12062 may include at least one of an on-board display and a head-up display, for example.
  • FIG. 18 is a diagram illustrating an example of an installation position of the imaging unit 12031.
  • the vehicle 12100 includes imaging units 12101, 12102, 12103, 12104, and 12105 as the imaging unit 12031.
  • the imaging units 12101, 12102, 12103, 12104, and 12105 are provided, for example, at positions such as a front nose, a side mirror, a rear bumper, a back door, and an upper part of a windshield in the vehicle interior of the vehicle 12100.
  • the imaging unit 12101 provided in the front nose and the imaging unit 12105 provided in the upper part of the windshield in the vehicle interior mainly acquire an image in front of the vehicle 12100.
  • the imaging units 12102 and 12103 provided in the side mirror mainly acquire an image of the side of the vehicle 12100.
  • the imaging unit 12104 provided in the rear bumper or the back door mainly acquires an image behind the vehicle 12100.
  • the forward images acquired by the imaging units 12101 and 12105 are mainly used for detecting a preceding vehicle or a pedestrian, an obstacle, a traffic light, a traffic sign, a lane, or the like.
  • FIG. 18 shows an example of the shooting range of the imaging units 12101 to 12104.
  • the imaging range 12111 indicates the imaging range of the imaging unit 12101 provided in the front nose
  • the imaging ranges 12112 and 12113 indicate the imaging ranges of the imaging units 12102 and 12103 provided in the side mirrors, respectively
  • the imaging range 12114 The imaging range of the imaging part 12104 provided in the rear bumper or the back door is shown. For example, by superimposing the image data captured by the imaging units 12101 to 12104, an overhead image when the vehicle 12100 is viewed from above is obtained.
  • At least one of the imaging units 12101 to 12104 may have a function of acquiring distance information.
  • at least one of the imaging units 12101 to 12104 may be a stereo camera including a plurality of imaging elements, or may be an imaging element having pixels for phase difference detection.
  • the microcomputer 12051 based on the distance information obtained from the imaging units 12101 to 12104, the distance to each three-dimensional object in the imaging range 12111 to 12114 and the temporal change in this distance (relative speed with respect to the vehicle 12100).
  • a predetermined speed for example, 0 km / h or more
  • the microcomputer 12051 can set an inter-vehicle distance to be secured in advance before the preceding vehicle, and can perform automatic brake control (including follow-up stop control), automatic acceleration control (including follow-up start control), and the like.
  • automatic brake control including follow-up stop control
  • automatic acceleration control including follow-up start control
  • cooperative control for the purpose of autonomous driving or the like autonomously traveling without depending on the operation of the driver can be performed.
  • the microcomputer 12051 converts the three-dimensional object data related to the three-dimensional object to other three-dimensional objects such as a two-wheeled vehicle, a normal vehicle, a large vehicle, a pedestrian, and a utility pole based on the distance information obtained from the imaging units 12101 to 12104. It can be classified and extracted and used for automatic avoidance of obstacles.
  • the microcomputer 12051 identifies obstacles around the vehicle 12100 as obstacles that are visible to the driver of the vehicle 12100 and obstacles that are difficult to see.
  • the microcomputer 12051 determines the collision risk indicating the risk of collision with each obstacle, and when the collision risk is equal to or higher than the set value and there is a possibility of collision, the microcomputer 12051 is connected via the audio speaker 12061 or the display unit 12062. By outputting an alarm to the driver and performing forced deceleration or avoidance steering via the drive system control unit 12010, driving assistance for collision avoidance can be performed.
  • At least one of the imaging units 12101 to 12104 may be an infrared camera that detects infrared rays.
  • the microcomputer 12051 can recognize a pedestrian by determining whether a pedestrian is present in the captured images of the imaging units 12101 to 12104. Such pedestrian recognition is, for example, whether or not the user is a pedestrian by performing a pattern matching process on a sequence of feature points indicating the outline of an object and a procedure for extracting feature points in the captured images of the imaging units 12101 to 12104 as infrared cameras. It is carried out by the procedure for determining.
  • the audio image output unit 12052 When the microcomputer 12051 determines that there is a pedestrian in the captured images of the imaging units 12101 to 12104 and recognizes the pedestrian, the audio image output unit 12052 has a rectangular contour line for emphasizing the recognized pedestrian.
  • the display unit 12062 is controlled so as to be superimposed and displayed.
  • voice image output part 12052 may control the display part 12062 so that the icon etc. which show a pedestrian may be displayed on a desired position.
  • the technology according to the present disclosure can be applied to the imaging unit 12031 among the configurations described above.
  • the imaging device 100 in FIG. 2 can be applied to the imaging unit 12031.
  • the semiconductor package can be reduced in height while maintaining the strength of the semiconductor chip. Therefore, the imaging unit 12031 can be downsized and the installation position of the imaging unit 12031 can be reduced. The degree of freedom can be increased.
  • the present technology can take the following configurations.
  • a first substrate on which a pixel region in which pixels for photoelectric conversion of light are two-dimensionally arranged is formed; And a second substrate on which the through electrode is formed, In the second substrate, a digging portion is formed on the back surface opposite to the light incident side, An imaging apparatus in which a redistribution layer (RDL: Re Distribution Layer) connected to the back surface of the first substrate is formed in the digging portion.
  • RDL Redistribution layer
  • solder balls are mounted on the rewiring layer, The imaging device according to any one of (1) to (3), wherein a solder mask is embedded in the digging portion and planarized. (5) The imaging device according to (4), wherein the solder ball protrudes from a surface of the solder mask. (6) The imaging device according to (4), wherein the solder ball is planarized so as to be flush with a surface of the solder mask. (7) The imaging device according to (4), wherein a surface of the solder ball, a surface of the solder mask, and a surface of the frame-shaped region are flattened. (8) The imaging apparatus according to any one of (1) to (3), wherein an LGA (Land Grid Array) is formed in the rewiring layer.
  • LGA Linear Grid Array
  • the imaging device according to any one of (1) to (3), wherein the redistribution layer has a multilayer RDL (Re Distribution Layer) structure.
  • the first substrate is an image sensor;
  • the imaging device according to any one of (1) to (11), wherein the pixels two-dimensionally arranged in the pixel region photoelectrically convert light incident through the transparent member.
  • the frame-shaped region includes a scribe region.
  • a first substrate on which a pixel region in which pixels for photoelectric conversion of light are two-dimensionally arranged is formed; And a second substrate on which the through electrode is formed, In the second substrate, a digging portion is formed on the back surface opposite to the light incident side, An electronic apparatus equipped with an imaging device in which a rewiring layer (RDL) connected to the back surface of the first substrate is formed in the digging portion.
  • RDL rewiring layer
  • a second substrate that is laminated with a first substrate on which a pixel region in which pixels for photoelectric conversion of light are two-dimensionally arranged is formed, the light incident side on the second substrate on which a through electrode is formed
  • RDL rewiring layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Public Health (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本技術は、半導体チップの強度を保ちつつ、端子取り出し面の半導体の薄化を可能にすることができるようにする撮像装置、電子機器、及び、撮像装置の製造方法に関する。 光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、貫通電極が形成される第２の基板とが積層され、第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、掘り込み部には、第１の基板の裏面と接続される再配線層（RDL：Re Distribution Layer）が形成される撮像装置が提供される。本技術は、例えば、半導体チップを含む半導体パッケージに適用することができる。

Description

撮像装置、電子機器、及び、撮像装置の製造方法
　本技術は、撮像装置、電子機器、及び、撮像装置の製造方法に関し、特に、半導体チップの強度を保ちつつ、端子取り出し面の半導体の薄化を可能にすることができるようにした撮像装置、電子機器、及び、撮像装置の製造方法に関する。
　半導体装置（半導体パッケージ）をチップサイズまで小型化したウェハレベルCSP（WCSP：Wafer level Chip Size Package）が知られている（例えば、特許文献１参照）。
特開２０１０－２１４５１号公報
　ところで、裏面RDL電極構造を有するウェハレベルCSP（WCSP）により構成される半導体パッケージにおいて、裏面側の端子取り出し面のシリコン（Si）の膜厚を薄膜化して、当該半導体パッケージの厚さを低減したいという要求がある。
　しかしながら、端子取り出し面のシリコン（Si）の膜厚を薄膜化すると、半導体チップの強度が落ちる懸念がある。そのため、半導体チップの強度を保ちつつ、端子取り出し面のシリコン（Si）の膜厚を薄膜化するための技術が求められていた。
　本技術はこのような状況に鑑みてなされたものであり、半導体チップの強度を保ちつつ、端子取り出し面の半導体の薄化を可能にすることができるようにするものである。
　本技術の一側面の撮像装置は、光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、貫通電極が形成される第２の基板とが積層され、前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL：Re Distribution Layer）が形成される撮像装置である。
　本技術の一側面の電子機器は、光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、貫通電極が形成される第２の基板とが積層され、前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL）が形成される撮像装置を搭載した電子機器である。
　本技術の一側面の撮像装置及び電子機器においては、光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、貫通電極が形成される第２の基板とが積層される。そして、前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL）が形成される。
　本技術の一側面の撮像装置の製造方法は、光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と積層される第２の基板であって、貫通電極が形成される前記第２の基板における光の入射側と反対側の裏面に、掘り込み部を形成する第１の工程と、前記掘り込み部に、前記第１の基板の裏面と接続される再配線層（RDL）を形成する第２の工程とを含む撮像装置の製造方法である。
　本技術の一側面の撮像装置の製造方法においては、光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と積層される第２の基板であって、貫通電極が形成される前記第２の基板における光の入射側と反対側の裏面に、掘り込み部が形成され、前記掘り込み部に、前記第１の基板の裏面と接続される再配線層（RDL）が形成される。
　本技術の一側面によれば、半導体チップの強度を保ちつつ、端子取り出し面の半導体の薄化を可能にすることができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
一般的な撮像装置の構造を示す断面図である。 第１の実施の形態の撮像装置の構造の例を示す断面図である。 第１の実施の形態の撮像装置の製造工程の流れを説明する図である。 第１の実施の形態の撮像装置の製造工程の流れを説明する図である。 第２の実施の形態の撮像装置の構造の例を示す断面図である。 第２の実施の形態の撮像装置の製造工程の流れを説明する図である。 第２の実施の形態の撮像装置の製造工程の流れを説明する図である。 第３の実施の形態の撮像装置の構造の例を示す断面図である。 第４の実施の形態の撮像装置の構造の例を示す断面図である。 第５の実施の形態の撮像装置の構造の例を示す図（断面図、下面図）である。 第６の実施の形態の撮像装置の構造の例を示す断面図である。 第７の実施の形態の撮像装置の構造の例を示す断面図である。 第８の実施の形態の撮像装置の構造の例を示す断面図である。 本技術を適用した撮像装置を有する電子機器の構成例を示すブロック図である。 本技術を適用した撮像装置の使用例を示す図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．本技術の概要
２．第１の実施の形態：基本構造
３．第２の実施の形態：半田ボール搭載後に平坦化を行う場合の構造
４．第３の実施の形態：ソルダマスクと半田ボールの面が面一となる構造
５．第４の実施の形態：額縁とソルダマスクと半田ボールの面が面一となる構造
６．第５の実施の形態：半導体チップの中央部を掘り込まない構造
７．第６の実施の形態：Cu-LGAを形成した構造
８．第７の実施の形態：多層RDL配線構造
９．第８の実施の形態：透明部材がない構造
１０．電子機器の構成
１１．撮像装置の使用例
１２．体内情報取得システムへの応用例
１３．移動体への応用例
＜１．本技術の概要＞
　図１は、一般的な撮像装置の構造を示す図である。
　一般的な撮像装置１は、裏面RDL電極構造を有するウェハレベルCSP（WCSP）として構成される半導体パッケージである。撮像装置１は、透明部材１１と、接着剤１２と、第１基板１４と、第２基板１５とが積層されて構成される。
　また、一般的な撮像装置１において、イメージセンサとしての第１基板１４の上面（表面）には、オンチップレンズ１３が形成され、ロジック回路としての第２基板１５を含んで、半導体チップを構成している。
　一般的な撮像装置１は、裏面RDL電極構造を有することから、第２基板１５のシリコン（Si）を垂直方向に貫通したシリコン貫通電極（TSV：Through Silicon Via）と、その水平方向の再配線層（RDL：Re Distribution Layer）からなるTSV/RDL配線１６－１，１６－２が形成され、第１基板１４の下面（裏面）と接続される。また、TSV/RDL配線１６－１，１６－２には、半田ボール１８－１，１８－２が搭載され、第２基板１５の下面上に形成されたTSV/RDL配線１６－１，１６－２と、半田ボール１８－１，１８－２の一部は、ソルダマスク１７により覆われている。
　このような構成からなる一般的な撮像装置１においては、半導体パッケージに対する薄化の要求から、端子取り出し面のシリコン（Si）の膜厚を薄膜化することが求められるが、当該シリコン（Si）の膜厚を薄膜化すると、半導体チップの強度が落ちる懸念がある。そのため、半導体チップの強度を保ちつつ、端子取り出し面の半導体（シリコン（Si））の膜厚を薄膜化するための技術が求められていた。
　そこで、本技術では、半導体チップの強度を保ちつつ、端子取り出し面の半導体（シリコン（Si））の膜厚を薄膜化するための解決手段を提案する。以下、この解決手段を、第１の実施の形態ないし第８の実施の形態によって説明する。
＜２．第１の実施の形態＞
（第１の構造）
　図２は、第１の実施の形態の撮像装置の構造の例を示す断面図である。
　第１の実施の形態の撮像装置１００は、裏面RDL電極構造を有するウェハレベルCSP（WCSP）として構成される半導体パッケージの一例である。
　なお、以下の説明では、撮像装置１００において、光の入射側の面を、上面（表面）と称し、光の入射側と反対側の面を、下面（裏面）と称する。
　図２において、撮像装置１００は、透明部材１１１と、接着剤１１２と、第１基板１１４と、第２基板１１５とが積層されて構成される。すなわち、撮像装置１００においては、透明部材１１１と第１基板１１４とを接着剤１１２で接合して構成されるデバイスの端子の取り出しを、第１基板１１４の下面側（裏面側）から行う、裏面RDL電極構造が採用されている。
　第１基板１１４は、CMOS(Complementary Metal Oxide Semiconductor)イメージセンサや、CCD(Charge Coupled Device)イメージセンサ等のイメージセンサとして構成される。第１基板１１４内には、PN接合により形成されるフォトダイオードが、画素ごとに形成されている。また、図示は省略されているが、第１基板１１４には、転送トランジスタや増幅トランジスタ等の画素トランジスタなども形成されている。
　第１基板１１４の上面（表面）には、オンチップレンズ１１３が形成されている。なお、図示は省略されているが、Ｒ（赤）、Ｇ（緑）、又はＢ（青）等の色成分に応じたカラーフィルタが形成されるようにしてもよい。第１基板１１４は、ガラス等の透明部材１１１と、接着剤１１２によって固定されている。
　第２基板１１５は、シリコン（Si）からなるシリコン基板であって、例えば、ロジック回路として構成される。例えば、イメージセンサとしての第１基板１１４と、ロジック回路としての第２基板１１５を含むようにして、半導体チップが構成される。
　第２基板１１５には、下面側（裏面側）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成されている。掘り込み部１２１には、第２基板１１５のシリコン（Si）を垂直方向に貫通したシリコン貫通電極（TSV）と、その水平方向の再配線層（RDL）からなるTSV/RDL配線１１６－１，１１６－２が形成され、第１基板１１４の下面（裏面）と接続される。
　TSV/RDL配線１１６－１，１１６－２は、例えば、銅（Cu）、タングステン（W）、又はポリシリコン等により形成される。TSV/RDL配線１１６－１には、半田ボール１１８－１が搭載される。また、TSV/RDL配線１１６－２には、半田ボール１１８－２が搭載される。半田ボール１１８－１，１１８－２は、端子取り出し面側に、撮像装置１００が、電子機器等に搭載される際の外部端子として設けられている。
　また、第２基板１１５において、掘り込み部１２１には、TSV/RDL配線１１６－１，１１６－２と、そこに搭載された半田ボール１１８－１，１１８－２が形成されている領域を除いて、TSV/RDL配線１１６－１，１１６－２と、半田ボール１１８－１，１１８－２の一部を覆うように、ソルダマスク１１７が形成されている。
　具体的には、第２基板１１５のシリコン（Si）を加工して、順テーパー形状からなる側壁を有する掘り込み部１２１を形成することで、TSV/RDL配線１１６－１，１１６－２や、半田ボール１１８－１，１１８－２が形成される領域が掘り込まれる。そして、第２基板１１５を、下面側（裏面側）から見れば、第２基板１１５のシリコン（Si）の面（端子取り出し面）は、額縁状（の形状）の領域を有する。
　このとき、この額縁状の領域を構成する額縁部１２２とスクライブ部１３１の面（シリコン（Si）の面）と、掘り込み部１２１に埋め込まれたソルダマスク１１７の面とが、面一になるように平坦化されている。
　なお、スクライブ部１３１の領域は、額縁状の領域における一部の領域であって、ウェハ上のパターンとパターンの間に設けられる「しろ」である。すなわち、第２基板１１５を、下面側（裏面側）から見た場合、そのシリコン（Si）の周囲が、スクライブ部１３１の領域となる。換言すれば、額縁状の領域において、スクライブ領域よりも内側の領域が、額縁部１２２の領域（可変の領域）とされる。
　このように、半導体チップを構成する第２基板１１５においては、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成し、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造を形成している。
　これにより、額縁状の領域、すなわち、額縁部１２２とスクライブ部１３１の領域では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６－１，１１６－２や、半田ボール１１８－１，１１８－２の一部は、第２基板１１５のシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００を低背化することができる。
　以上のように、第１の実施の形態の撮像装置１００においては、裏面RDL電極構造を有する場合に、第２基板１１５のシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６－１，１１６－２と、半田ボール１１８－１，１１８－２の一部を形成し、さらに、ソルダマスク１１７を埋め込んだ構造からなる。第１の実施の形態の撮像装置１００においては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　すなわち、第１の実施の形態の撮像装置１００では、一般的な撮像装置１（図１）の構造と比べて、TSV/RDL配線１１６－１，１１６－２と、半田ボール１１８－１，１１８－２の一部が、掘り込み部１２１に形成される分だけ、低背化することができるとともに、額縁部１２２やスクライブ部１３１の領域でのシリコン（Si）の厚みは、十分に確保されているため、半導体チップのチップ強度を保つことができる。
（第１の製造方法）
　次に、図３及び図４の模式図を参照して、第１の実施の形態の撮像装置１００の製造工程の流れを説明する。
　なお、図示は省略しているが、図３及び図４に示した工程の前段で、透明部材１１１と、接着剤１１２と、オンチップレンズ１１３が形成される第１基板１１４と、第２基板１１５とが積層されて構成され、撮像装置１００が構成されている。
　その後、第１の実施の形態の撮像装置１００の製造工程においては、まず、薄肉化工程が行われる。この薄肉化工程では、図３のＡに示すように、第２基板１１５のシリコン（Si）の膜厚が、薄肉化され、撮像装置１００の厚みが低減される。
　このとき、単に、第２基板１１５のシリコン（Si）の厚みを薄くすれば、半導体パッケージとしての撮像装置１００全体の厚みを低減することができるが、その分、半導体チップの強度が落ちてしまうという問題が出てくる。そのため、本技術では、薄肉化工程で、第２基板１１５のシリコン（Si）の厚みが、半導体チップの強度を保てる程度に、確保されるようにする。
　次に、掘り込み工程が行われる。この掘り込み工程では、図３のＢに示すように、第２基板１１５の薄肉化後のシリコン（Si）が掘り込まれ、掘り込み部１２１が形成される。
　ここで、この掘り込み工程を行う際には、その後の工程であるリソグラフィ工程でのレジストの塗布ムラや、めっきの段切れなどを考慮すると、第２基板１１５のシリコン（Si）に形成される、掘り込み部１２１の側壁は、垂直形状よりも、順テーパー形状であることが望ましい。
　掘り込み部１２１が順テーパー形状で形成されるようにコントロールする手法としては、例えば、ハードマスクを用いたアルカリ異方性エッチングが挙げられる。このアルカリ異方性エッチングを用いることで、第２基板１１５のシリコン（Si）の面方位依存によって、シリコン（Si）面に沿ったテーパー形状が得られる。また、シリコン（Si）の掘り込みの際に、アルカリ異方性エッチング処理を行うことで、塗布ムラやめっきの段切れに対し、十分に対処することができる。
　次に、TSV/RDL形成工程が行われる。このTSV/RDL形成工程では、図３のＣに示すように、順テーパー形状の側壁からなる掘り込み部１２１が形成された第２基板１１５のシリコン（Si）を加工することで、垂直方向に貫通したビア（TSV）が形成され、そこに、TSV/RDL配線１１６－１，１１６－２が形成される。
　次に、ソルダマスク塗布工程が行われる。このソルダマスク塗布工程では、図４のＤに示すように、第２基板１１５のシリコン（Si）に形成されたTSV/RDL配線１１６－１，１１６－２を覆うように、順テーパー形状の側壁からなる掘り込み部１２１が、ソルダマスク１１７により埋め込まれる。なお、ここでは、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に対しても、ソルダマスク１１７が塗布されている。
　次に、ソルダマスク平坦化工程が行われる。このソルダマスク平坦化工程では、図４のＥに示すように、掘り込み部１２１を埋め込むようにして塗布されたソルダマスク１１７の平坦化が、例えば、グラインダ（研削盤）やサーフェスプレーナ、化学機械研磨（CMP：Chemical Mechanical Polishing）などを用いて行われる。
　なお、ソルダマスク平坦化工程においては、上述したソルダマスク塗布工程で、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に塗布されたソルダマスク１１７の面を、シリコン（Si）面と面一になるように平坦化してもよいし、あるいは、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）のソルダマスク１１７を残すようにしてもよい。図４のＥの例では、額縁状の領域に塗布されたソルダマスク１１７の面が、シリコン（Si）面と面一になるように平坦化されている。
　次に、パターニング工程が行われる。このパターニング工程では、図４のＥに示すように、第２基板１１５のシリコン（Si）に形成された掘り込み部１２１に塗布されたソルダマスク１１７に対し、半田ボール１１８－１，１１８－２の搭載位置を規定するためのパターニングが行われる。このパターニング工程によって、TSV/RDL配線１１６－１，１１６－２において、半田ボール１１８－１，１１８－２が搭載される部分が露出される。
　最後に、半田ボール搭載・リフロー工程が行われる。この半田ボール搭載・リフロー工程では、図４のＦに示すように、上述したパターニング工程で規定された搭載位置に、半田ボール１１８－１，１１８－２が搭載される。また、半田ボール１１８－１，１１８－２が搭載された後に、リフロー方式での半田付けが行われ、TSV/RDL配線１１６－１と半田ボール１１８－１が接合され、TSV/RDL配線１１６－２と半田ボール１１８－２が接合される。
　第１の実施の形態の撮像装置１００の製造工程は、以上のように行われる。
＜３．第２の実施の形態＞
（第２の構造）
　図５は、第２の実施の形態の撮像装置の構造の例を示す断面図である。
　図５の撮像装置１００Ａにおいては、図２の撮像装置１００と同一又は対応する部分には、同一又は対応する符号が付してある。すなわち、図５の撮像装置１００Ａは、図２の撮像装置１００と比べて、第２基板１１５Ａの構造の一部が異なっている。
　具体的には、図５の撮像装置１００Ａにおいては、第２基板１１５Ａのシリコン（Si）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成され、その掘り込み部１２１に、TSV/RDL配線１１６Ａ－１，１１６Ａ－２と、半田ボール１１８Ａ－１，１１８Ａ－２が形成される。また、掘り込み部１２１には、TSV/RDL配線１１６Ａ－１，１１６Ａ－２と、半田ボール１１８Ａ－１，１１８Ａ－２の一部を覆うように、ソルダマスク１１７Ａが形成されている。
　ここで、図５の撮像装置１００Ａでは、図２の撮像装置１００と比べて、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に対しても、ソルダマスク１１７Ａが塗布され、さらに、半田ボール１１８Ａ－１，１１８Ａ－２が、額縁状の領域と、掘り込み部１２１の側壁の領域に塗布されたソルダマスク１１７Ａの面と面一になるように平坦化されている。
　すなわち、平坦化された半田ボール１１８Ａ－１，１１８Ａ－２の面は、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）と、掘り込み部１２１の側壁の領域に塗布されたソルダマスク１１７Ａの面と面一になっている。なお、掘り込み部１２１においては、その側壁の領域のソルダマスク１１７Ａの面と、それ以外の領域のソルダマスク１１７Ａの面では、面一とはならず、二つの面の間には、段差がある。
　このように、図５の撮像装置１００Ａでは、図２の撮像装置１００と比べて、半田ボール１１８Ａ－１，１１８Ａ－２と、ソルダマスク１１７Ａの構造が異なっているが、第２基板１１５Ａにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５Ａ（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６Ａ－１，１１６Ａ－２や、半田ボール１１８Ａ－１，１１８Ａ－２の一部は、第２基板１１５Ａのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ａを低背化することができる。
　以上のように、第２の実施の形態の撮像装置１００Ａにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ａのシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６Ａ－１，１１６Ａ－２と、半田ボール１１８Ａ－１，１１８Ａ－２の一部を形成し、さらに、ソルダマスク１１７Ａを埋め込んだ構造からなる。第２の実施の形態の撮像装置１００Ａにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　なお、図５の撮像装置１００Ａにおいては、スクライブ部１３１の領域の図示を省略しているが、図２の撮像装置１００と同様に、第２基板１１５Ａのシリコン（Si）の周囲には、額縁状の領域の一部の領域であるスクライブ部１３１の領域が設けられている。また、このスクライブ部１３１の領域の図示を省略している点は、後述する他の実施の形態でも同様である。
（第２の製造方法）
　次に、図６及び図７の模式図を参照して、第２の実施の形態の撮像装置１００Ａの製造工程の流れを説明する。
　なお、この第２の製造方法において、薄肉化工程、掘り込み工程、TSV/RDL形成工程、及びソルダマスク塗布工程は、上述した第１の製造方法（図３及び図４）に示した工程と同様である。
　すなわち、薄肉化工程で、第２基板１１５Ａのシリコン（Si）の膜厚が薄肉化され（図６のＡ）、掘り込み工程で、第２基板１１５Ａのシリコン（Si）に、例えば順テーパー形状の側壁からなる掘り込み部１２１が形成される（図６のＢ）。
　また、TSV/RDL形成工程で、第２基板１１５Ａのシリコン（Si）に、ビア（TSV）が形成されて、そこに、TSV/RDL配線１１６Ａ－１，１１６Ａ－２が形成され（図６のＣ）、ソルダマスク塗布工程で、掘り込み部１２１が、ソルダマスク１１７Ａにより埋め込まれる（図７のＤ）。なお、ここでは、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に対しても、ソルダマスク１１７Ａが塗布されている。
　ソルダマスク塗布工程に続いて、パターニング工程が行われる。このパターニング工程では、図７のＤに示すように、第２基板１１５Ａのシリコン（Si）に形成された掘り込み部１２１に塗布されたソルダマスク１１７Ａに対し、半田ボール１１８Ａ－１，１１８Ａ－２の搭載位置を規定するためのパターニングが行われる。このパターニング工程によって、TSV/RDL配線１１６Ａ－１，１１６Ａ－２において、半田ボール１１８Ａ－１，１１８Ａ－２が搭載される部分が露出される。
　次に、半田ボール搭載・リフロー工程が行われる。この半田ボール搭載・リフロー工程では、図７のＥに示すように、上述したパターニング工程で規定された搭載位置に、半田ボール１１８Ａ－１，１１８Ａ－２が搭載される。また、半田ボール１１８Ａ－１，１１８Ａ－２が搭載された後に、リフロー方式での半田付けが行われ、TSV/RDL配線１１６Ａ－１と半田ボール１１８Ａ－１、及びTSV/RDL配線１１６Ａ－２と半田ボール１１８Ａ－２がそれぞれ接合される。
　最後に、平坦化工程が行われる。この平坦化工程では、図７のＦに示すように、掘り込み部１２１を埋め込むようにして塗布されたソルダマスク１１７Ａの平坦化が行われるが、ここでは、半田ボール１１８Ａ－１，１１８Ａ－２を含めて平坦化を行い、ソルダマスク１１７Ａの面と、半田ボール１１８Ａ－１，１１８Ａ－２の面が、面一になるようにすることができる。
　なお、この平坦化工程では、例えば、グラインダ（研削盤）やサーフェスプレーナ、化学機械研磨（CMP）などを用いて、ソルダマスク１１７Ａと半田ボール１１８Ａ－１，１１８Ａ－２の平坦化が行われる。
　また、平坦化工程においては、上述したソルダマスク塗布工程で、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に塗布されたソルダマスク１１７Ａを残すようにしてもよいし、あるいは、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）のソルダマスク１１７Ａを、シリコン（Si）面と面一になるように平坦化してもよい。図７のＦの例では、額縁状の領域に塗布されたソルダマスク１１７Ａを残している。
　第２の実施の形態の撮像装置１００Ａの製造工程は、以上のように行われる。
＜４．第３の実施の形態＞
（第３の構造）
　図８は、第３の実施の形態の撮像装置の構造の例を示す断面図である。
　図８の撮像装置１００Ｂにおいては、図５の撮像装置１００Ａと同一又は対応する部分には、同一又は対応する符号が付してある。図８の撮像装置１００Ｂは、図５の撮像装置１００Ａと比べて、第２基板１１５Ｂの構造の一部が異なっている。
　具体的には、図８の撮像装置１００Ｂにおいては、第２基板１１５Ｂのシリコン（Si）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成され、その掘り込み部１２１に、TSV/RDL配線１１６Ｂ－１，１１６Ｂ－２と、半田ボール１１８Ｂ－１，１１８Ｂ－２の一部が形成される。また、掘り込み部１２１には、TSV/RDL配線１１６Ｂ－１，１１６Ｂ－２と、半田ボール１１８Ｂ－１，１１８Ｂ－２を覆うように、ソルダマスク１１７Ｂが形成されている。
　ここで、図８の撮像装置１００Ｂでは、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）に対しても、ソルダマスク１１７Ｂが塗布され、さらに、半田ボール１１８Ｂ－１，１１８Ｂ－２が、額縁状の領域に塗布されたソルダマスク１１７Ｂの面と面一になるように平坦化されている。すなわち、端子取り出し面において、ソルダマスク１１７Ｂの面と、半田ボール１１８Ｂ－１，１１８Ｂ－２の面とが面一になっている。
　このように、図８の撮像装置１００Ｂでは、図５の撮像装置１００Ａと比べて、半田ボール１１８Ｂ－１，１１８Ｂ－２と、ソルダマスク１１７Ｂの構造が異なっているが、第２基板１１５Ｂにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５Ｂ（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６Ｂ－１，１１６Ｂ－２や、半田ボール１１８Ｂ－１，１１８Ｂ－２の一部は、第２基板１１５Ｂのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｂを低背化することができる。
　以上のように、第３の実施の形態の撮像装置１００Ｂにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ｂのシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６Ｂ－１，１１６Ｂ－２と、半田ボール１１８Ｂ－１，１１８Ｂ－２の一部を形成し、さらに、ソルダマスク１１７Ｂを埋め込んだ構造からなる。第３の実施の形態の撮像装置１００Ｂにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　また、第３の実施の形態の撮像装置１００Ｂでは、ソルダマスク１１７Ｂの面と、半田ボール１１８Ｂ－１，１１８Ｂ－２の面とが、面一となって、額縁部１２２の面（シリコン（Si）面）が、ソルダマスク１１７Ｂにより覆われているため、第２基板１１５Ｂのシリコン（Si）面がむきだしにならずに、保護することができる。
　なお、第３の実施の形態の撮像装置１００Ｂの製造工程は、第２の実施の形態の撮像装置１００Ａの製造工程（図６及び図７）とほぼ同様であるため、その詳細な説明は省略するが、平坦化工程（図７のＦ）で、ソルダマスク１１７Ｂの面と、半田ボール１１８Ｂ－１，１１８Ｂ－２の面とが、面一になるように平坦化されることになる。
＜５．第４の実施の形態＞
（第４の構造）
　図９は、第４の実施の形態の撮像装置の構造の例を示す断面図である。
　図９の撮像装置１００Ｃにおいては、図５の撮像装置１００Ａと同一又は対応する部分には、同一又は対応する符号が付してある。図９の撮像装置１００Ｃは、図５の撮像装置１００Ａと比べて、第２基板１１５Ｃの構造の一部が異なっている。
　具体的には、図９の撮像装置１００Ｃにおいては、第２基板１１５Ｃのシリコン（Si）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成され、その掘り込み部１２１に、TSV/RDL配線１１６Ｃ－１，１１６Ｃ－２と、半田ボール１１８Ｃ－１，１１８Ｃ－２が形成される。また、掘り込み部１２１には、TSV/RDL配線１１６Ｃ－１，１１６Ｃ－２と、半田ボール１１８Ｃ－１，１１８Ｃ－２を覆うように、ソルダマスク１１７Ｃが形成されている。
　ここで、図９の撮像装置１００Ｃ（の端子取り出し面）では、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）の面（シリコン（Si）面）と、ソルダマスク１１７Ｃの面と、半田ボール１１８Ｃ－１，１１８Ｃ－２の面とが、面一となるように平坦化されている。
　このように、図９の撮像装置１００Ｃでは、図５の撮像装置１００Ａと比べて、半田ボール１１８Ｃ－１，１１８Ｃ－２と、ソルダマスク１１７Ｃの構造が異なっているが、第２基板１１５Ｃにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５Ｃ（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６Ｃ－１，１１６Ｃ－２や、半田ボール１１８Ｃ－１，１１８Ｃ－２は、第２基板１１５Ｃのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｃを低背化することができる。
　以上のように、第４の実施の形態の撮像装置１００Ｃにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ｃのシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６Ｃ－１，１１６Ｃ－２と、半田ボール１１８Ｃ－１，１１８Ｃ－２を形成し、さらに、ソルダマスク１１７Ｃを埋め込んだ構造からなる。第４の実施の形態の撮像装置１００Ｃにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　また、第４の実施の形態の撮像装置１００Ｃでは、ソルダマスク１１７Ｃの面と、半田ボール１１８Ｃ－１，１１８Ｃ－２の面が、額縁状の領域の面（シリコン（Si）面）と面一となっているため、他の実施の形態と比べて、半導体パッケージとしての撮像装置１００Ｃの厚みを最も薄くすることができる。また、第２基板１１５Ｃの下面（端子取り出し面）が平坦となることから、例えば有機基板と貼り合わせる際に貼り合わせ易いなど、その取り扱いが容易になる。
　なお、第４の実施の形態の撮像装置１００Ｃの製造工程は、第２の実施の形態の撮像装置１００Ａの製造工程（図６及び図７）とほぼ同様であるため、その詳細な説明は省略するが、平坦化工程（図７のＦ）で、額縁部１２２の面（シリコン（Si）面）と、ソルダマスク１１７Ｃの面と、半田ボール１１８Ｃ－１，１１８Ｃ－２の面とが、面一になるように平坦化されることになる。
＜６．第５の実施の形態＞
（第５の構造）
　図１０は、第５の実施の形態の撮像装置の構造の例を示す図である。図１０においては、図中の上側に、撮像装置１００Ｄの断面図を示し、図中の下側に、撮像装置１００Ｄの下面図を示している。
　図１０の撮像装置１００Ｄは、一般的な半導体チップと比べて、大型の半導体チップ（大型のイメージセンサ）を搭載した半導体パッケージである。なお、図１０の撮像装置１００Ｄにおいては、図２の撮像装置１００又は図５の撮像装置１００Ａと同一又は対応する部分には、同一又は対応する符号が付してある。図１０の撮像装置１００Ｄは、図２の撮像装置１００等と比べて、第２基板１１５Ｄの構造の一部が異なっている。
　具体的には、図１０の撮像装置１００Ｄにおいては、図２の撮像装置１００等と同様に、第２基板１１５Ｄのシリコン（Si）が掘り込まれ、掘り込み部１２１が形成されているが、半導体チップの中央部には、シリコン（Si）を掘り込まない領域が設けられている点が異なっている。
　すなわち、図１０の撮像装置１００Ｄにおいては、第２基板１１５Ｄのシリコン（Si）における、TSV/RDL配線１１６Ｄと半田ボール１１８Ｄが形成される領域に応じて、４つの掘り込み部１２１－１ないし１２１－４が別個に形成されるようにして、大型の半導体チップの中央部に、シリコン（Si）を掘り込まない領域を形成している。
　より具体的には、第２基板１１５Ｄのシリコン（Si）に形成される、順テーパー形状からなる側壁を有する掘り込み部１２１－１ないし１２１－４のうち、掘り込み部１２１－１には、TSV/RDL配線１１６Ｄ－１と半田ボール１１８Ｄ－１が形成され、それらを覆うようにソルダマスク１１７Ｄ－１が形成される。
　同様に、掘り込み部１２１－２には、TSV/RDL配線１１６Ｄ－２と半田ボール１１８Ｄ－２が形成され、それらを覆うようにソルダマスク１１７Ｄ－２が形成される。さらに、掘り込み部１２１－３には、TSV/RDL配線１１６Ｄ－３と半田ボール１１８Ｄ－３が形成され、それらを覆うようにソルダマスク１１７Ｄ－３が形成され、掘り込み部１２１－４には、TSV/RDL配線１１６Ｄ－４と半田ボール１１８Ｄ－４が形成され、それらを覆うようにソルダマスク１１７Ｄ－４が形成される。
　このように、半導体チップが大きくなると、その周辺部等で、たわみが大きくなることが懸念されるが、図１０の撮像装置１００Ｄにおいては、大型の半導体チップの中央部に、第２基板１１５Ｄのシリコン（Si）を掘り込まない領域が形成されるようにして、当該中央部にはりを設けることで、半導体チップの反りなどを抑制するようにしている。
　なお、図１０においては、第２基板１１５Ｄのシリコン（Si）を掘り込まない領域が、田の字型の形状となっているが、シリコン（Si）を掘り込まない領域の形状は、任意である。例えば、より強度を上げて、反りを抑制するためには、縦方向と横方向に、シリコン（Si）を掘り込まない領域を増やせばよいが、その領域を増やした分だけ、端子取り出し面から取り出せる端子の数が減少するため、必要な端子の数に応じて、シリコン（Si）を掘り込まない領域を決定することができる。
　また、図１０の撮像装置１００Ｄでは、図２の撮像装置１００等と同様に、第２基板１１５Ｄにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１－１ないし１２１－４を形成して、田の字型の領域におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている。
　これにより、田の字型の領域では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（大型のイメージセンサ）と第２基板１１５Ｄ（ロジック回路）を含む半導体チップ（大型の半導体チップ）では、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６Ｄ－１ないし１１６Ｄ－４や、半田ボール１１８Ｄ－１ないし１１８Ｄ－４は、第２基板１１５Ｄのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｄを低背化することができる。
　以上のように、第５の実施の形態の撮像装置１００Ｄにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ｄのシリコン（Si）に、掘り込み部１２１－１ないし１２１－４を形成して、それらの掘り込み部１２１－１ないし１２１－４に対し、TSV/RDL配線１１６Ｄ－１ないし１１６Ｄ－４と、半田ボール１１８Ｄ－１ないし１１８Ｄ－４をそれぞれ形成し、さらに、ソルダマスク１１７Ｄ－１ないし１１７Ｄ－４をそれぞれ埋め込んだ構造からなる。第５の実施の形態の撮像装置１００Ｄにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　なお、第５の実施の形態の撮像装置１００Ｄの製造工程は、第１の実施の形態の撮像装置１００の製造工程（図３及び図４）、又は第２の実施の形態の撮像装置１００Ａの製造工程（図６及び図７）とほぼ同様であるため、その詳細な説明は省略するが、第２基板１１５Ｄのシリコン（Si）に形成される掘り込み部１２１－１ないし１２１－４のそれぞれに対し、同様の製造工程が行われる。
＜７．第６の実施の形態＞
（第６の構造）
　図１１は、第６の実施の形態の撮像装置の構造の例を示す断面図である。
　図１１の撮像装置１００Ｅにおいては、図５の撮像装置１００Ａと同一又は対応する部分には、同一又は対応する符号が付してある。図１１の撮像装置１００Ｅは、図５の撮像装置１００Ａと比べて、第２基板１１５Ｅの構造の一部が異なっている。
　具体的には、図１１の撮像装置１００Ｅにおいては、第２基板１１５Ｅのシリコン（Si）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成され、その掘り込み部１２１に、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２が形成される。
　ただし、ここでは、図５に示した半田ボール１１８Ａ－１，１１８Ａ－２の代わりに、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２に対し、Cu-LGA(Land Grid Array)が形成され、接続用の電極として用いられる。また、掘り込み部１２１には、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２を覆うように、ソルダマスク１１７Ｅが形成されているが、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２の面（接続用の電極の面）が、ソルダマスク１１７Ｅの面と面一になるように平坦化されている。
　このように、図１１の撮像装置１００Ｅでは、図５の撮像装置１００Ａと比べて、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２に対し、Cu-LGAを形成して、接続用の電極として用いている点が異なっているが、第２基板１１５Ｅにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５Ｅ（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２は、第２基板１１５Ｅのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｅを低背化することができる。
　以上のように、第６の実施の形態の撮像装置１００Ｅにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ｅのシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２を形成し、さらに、ソルダマスク１１７Ｅを埋め込んだ構造からなる。第６の実施の形態の撮像装置１００Ｅにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　また、第６の実施の形態の撮像装置１００Ｅでは、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２に対し、接続用の電極としてのCu-LGAを形成することで、半田ボール１１８を設ける必要がないため、半田ボール１１８を設けた他の実施の形態と比べて、半導体パッケージとしての撮像装置１００Ｅの厚みを薄くすることができる。
　なお、第６の実施の形態の撮像装置１００Ｅの製造工程は、第２の実施の形態の撮像装置１００Ａの製造工程（図６及び図７）に対応しているため、その詳細な説明は省略するが、TSV/RDL形成工程（図６のＣ）で、掘り込み部１２１に、TSV/RDL配線１１６Ｅ－１，１１６Ｅ－２や、接続用の電極であるCu-LGAが形成されるほか、半田ボール１１８Ａ－１，１１８Ａ－２の搭載位置を規定するためのパターニング工程や、半田ボール搭載・リフロー工程が不要となる点などが異なっている。
＜８．第７の実施の形態＞
（第７の構造）
　図１２は、第７の実施の形態の撮像装置の構造の例を示す断面図である。
　図１２の撮像装置１００Ｆにおいては、図５の撮像装置１００Ａと同一又は対応する部分には、同一又は対応する符号が付してある。図１２の撮像装置１００Ｆは、図５の撮像装置１００Ａと比べて、第２基板１１５Ｆの構造の一部が異なっている。
　具体的には、図１２の撮像装置１００Ｆは、図１１の撮像装置１００Ｅと同様に、第２基板１１５Ｆのシリコン（Si）に、順テーパー形状からなる側壁を有する掘り込み部１２１が形成され、その掘り込み部１２１に、多層RDL配線１１６Ｆ－１，１１６Ｆ－２が形成される。
　ここで、多層RDL配線１１６Ｆ－１，１１６Ｆ－２は、複数の再配線層（RDL）から構成される。例えば、多層RDL配線１１６Ｆ－１，１１６Ｆ－２としては、第１基板１１４に最も近い最上層の配線層と、中間の配線層と、第１基板１１４から最も遠い最下層の配線層とから構成される。
　このように、図１２の撮像装置１００Ｆでは、図５の撮像装置１００Ａと比べて、掘り込み部１２１に、多層RDL配線１１６Ｆ－１，１１６Ｆ－２を形成している点が異なっているが、第２基板１１５Ｆにおいて、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５Ｆ（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、多層RDL配線１１６Ｆ－１，１１６Ｆ－２は、第２基板１１５Ｆのシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｆを低背化することができる。
　以上のように、第７の実施の形態の撮像装置１００Ｆにおいては、裏面RDL電極構造を有する場合に、第２基板１１５Ｆのシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、多層RDL配線１１６Ｆ－１，１１６Ｆ－２を形成し、さらに、ソルダマスク１１７Ｆを埋め込んだ構造からなる。第７の実施の形態の撮像装置１００Ｆにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　なお、第７の実施の形態の撮像装置１００Ｆの製造工程は、第２の実施の形態の撮像装置１００Ａの製造工程（図６及び図７）に対応しているため、その詳細な説明は省略するが、TSV/RDL形成工程（図６のＣ）で、掘り込み部１２１に、多層RDL配線１１６Ｆ－１，１１６Ｆ－２が形成されるほか、半田ボール１１８Ａ－１，１１８Ａ－２の搭載位置を規定するためのパターニング工程や、半田ボール搭載・リフロー工程が不要となる点などが異なっている。
＜９．第８の実施の形態＞
（第８の構造）
　図１３は、第８の実施の形態の撮像装置の構造の例を示す断面図である。
　図１３の撮像装置１００Ｇにおいては、図２の撮像装置１００と同一又は対応する部分には、同一又は対応する符号が付してある。図１３の撮像装置１００Ｇは、図２の撮像装置１００と比べて、オンチップレンズ１１３が形成される第１基板１１４に対し、ガラス等の透明部材１１１が接着剤１１２により固定されていない点が異なる。
　このように、図１３の撮像装置１００Ｇでは、第１基板１１４に対し、透明部材１１１を積層しない場合でも、第２基板１１５において、シリコン（Si）を掘り込んで、順テーパー形状からなる側壁を有する掘り込み部１２１を形成して、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）におけるシリコン（Si）の膜厚を、薄膜化しないような構造としている点は共通している。
　これにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。また、TSV/RDL配線１１６－１，１１６－２や、半田ボール１１８－１，１１８－２の一部は、第２基板１１５のシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージとしての撮像装置１００Ｇを低背化することができる。
　以上のように、第８の実施の形態の撮像装置１００Ｇにおいては、裏面RDL電極構造を有する場合に、第２基板１１５のシリコン（Si）に、掘り込み部１２１を形成して、その掘り込み部１２１に、TSV/RDL配線１１６－１，１１６－２と、半田ボール１１８－１，１１８－２の一部を形成し、さらに、ソルダマスク１１７を埋め込んだ構造からなる。第８の実施の形態の撮像装置１００Ｇにおいては、このような構造を有することから、半導体パッケージの低背化と、半導体チップのチップ強度の確保の両立が可能となる。
　なお、第８の実施の形態においては、第１の実施の形態に対応した構造を一例に説明したが、第２の実施の形態ないし第７の実施の形態についても同様に、第１基板１１４に対し、透明部材１１１を積層しない構造を採用することができる。
＜１０．電子機器の構成＞
　図１４は、本技術を適用した撮像装置を有する電子機器１０００の構成例を示すブロック図である。
　電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
　電子機器１０００は、半導体パッケージ１００１、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７は、バスライン１００８を介して相互に接続されている。
　半導体パッケージ１００１は、上述した第１の実施の形態の撮像装置１００等に対応しており、図２等に示した構造を有している。
　すなわち、半導体パッケージ１００１においては、第１基板１１４（イメージセンサ）と第２基板１１５（ロジック回路）が積層される場合に、第１基板１１４の下面側から、端子の取り出しを行う裏面RDL電極構造からならなるとき、第２基板１１５のシリコン（Si）に、掘り込み部１２１が形成されるようにする。この掘り込み部１２１には、TSV/RDL配線１１６－１，１１６－２と、半田ボール１１８－１，１１８－２が形成され、さらに、ソルダマスク１１７が埋め込まれる。
　DSP回路１００２は、半導体パッケージ１００１から供給される信号を処理するカメラ信号処理回路である。DSP回路１００２は、半導体パッケージ１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。
　表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、半導体パッケージ１００１で撮像された動画又は静止画を表示する。記録部１００５は、半導体パッケージ１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
　操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
　電子機器１０００は、以上のように構成される。本開示に係る技術は、以上説明したように、半導体パッケージ１００１に適用される。
　具体的には、半導体パッケージ１００１に本開示に係る技術を適用することにより、額縁状の領域（額縁部１２２とスクライブ部１３１の領域）では、シリコン（Si）が、十分な膜厚を有しているため、第１基板１１４（イメージセンサ）と第２基板１１５（ロジック回路）を含む半導体チップでは、十分なチップ硬度を確保することができる。
　また、半導体パッケージ１００１では、TSV/RDL配線１１６－１，１１６－２や、半田ボール１１８－１，１１８－２（の一部）は、第２基板１１５のシリコン（Si）に形成された掘り込み部１２１に形成されるため、一般的な撮像装置１（図１）の構造と比べて、半導体パッケージ１００１を低背化することができる。
＜１１．撮像装置の使用例＞
　図１５は、本技術を適用した撮像装置の使用例を示す図である。
　イメージセンサとしての第１基板１１４を有する撮像装置１００（半導体パッケージ）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図１５に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、撮像装置１００等を使用することができる。
　具体的には、上述したように、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば図１４の電子機器１０００）で、撮像装置１００等を使用することができる。
　交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、撮像装置１００等を使用することができる。
　家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、撮像装置１００等を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、撮像装置１００等を使用することができる。
　セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、撮像装置１００等を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、撮像装置１００等を使用することができる。
　スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、撮像装置１００等を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、撮像装置１００等を使用することができる。
＜１２．体内情報取得システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図１６は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
　体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
　カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
　外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
　体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
　カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
　カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
　光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
　撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
　画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
　無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
　給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
　電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図１６では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
　制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
　外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
　また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ　ｒｅｄｕｃｔｉｏｎ）処理及び／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
　以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用され得る。具体的には、図２の撮像装置１００は、撮像部１０１１２に適用することができる。撮像部１０１１２に本開示に係る技術を適用することにより、半導体チップの強度を保ちつつ、半導体パッケージを低背化することができるため、カプセル型内視鏡１０１００をより小型化して、患者の負担をさらに軽減することができる。
＜１３．移動体への応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図１７は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図１７に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１７の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図１８は、撮像部１２０３１の設置位置の例を示す図である。
　図１８では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図１８には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２０３１に適用され得る。具体的には、図２の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、半導体チップの強度を保ちつつ、半導体パッケージを低背化することができるため、撮像部１２０３１を小型化して、撮像部１２０３１の設置位置の自由度を高めることができる。
　なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。例えば、第１の実施の形態ないし第８の実施の形態のうち、少なくとも２以上の実施の形態を組み合わせることができる。
　また、本技術は、以下のような構成をとることができる。
（１）
　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、
　貫通電極が形成される第２の基板と
　が積層され、
　前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、
　前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL：Re Distribution Layer）が形成される
　撮像装置。
（２）
　前記第２の基板は、前記掘り込み部が形成されることで、裏面側から見た場合に、額縁状の領域を有する
　前記（１）に記載の撮像装置。
（３）
　前記掘り込み部は、順テーパー形状からなる
　前記（１）又は（２）に記載の撮像装置。
（４）
　前記再配線層には、半田ボールが搭載され、
　前記掘り込み部には、ソルダマスクが埋め込まれ、平坦化される
　前記（１）ないし（３）のいずれかに記載の撮像装置。
（５）
　前記半田ボールは、前記ソルダマスクの面に対し、突き出ている
　前記（４）に記載の撮像装置。
（６）
　前記半田ボールは、前記ソルダマスクの面と面一になるように、平坦化される
　前記（４）に記載の撮像装置。
（７）
　前記半田ボールの面と、前記ソルダマスクの面と、前記額縁状の領域の面とが、面一で平坦化されている
　前記（４）に記載の撮像装置。
（８）
　前記再配線層には、LGA(Land Grid Array)が形成される
　前記（１）ないし（３）のいずれかに記載の撮像装置。
（９）
　前記再配線層は、多層RDL(Re Distribution Layer)構造からなる
　前記（１）ないし（３）のいずれかに記載の撮像装置。
（１０）
　前記第２の基板は、前記額縁状の領域のほかに、膜厚が厚い領域を有する
　前記（２）に記載の撮像装置。
（１１）
　前記第１の基板は、イメージセンサであり、
　前記第２の基板は、前記イメージセンサの中央部に対応する位置に、前記膜厚が厚い領域を有する
　前記（１０）に記載の撮像装置。
（１２）
　光が入射される透明部材と、
　前記透明部材と前記第１の基板とを接合する接着剤と
　がさらに積層され、
　前記画素領域に２次元配列された画素は、前記透明部材を介して入射される光を光電変換する
　前記（１）ないし（１１）のいずれかに記載の撮像装置。
（１３）
　前記撮像装置は、ウェハレベルCSP（WCSP：Wafer level Chip Size Package）として構成される
　前記（１２）に記載の撮像装置。
（１４）
　前記第２の基板は、シリコン（Si）から形成される
　前記（２）に記載の撮像装置。
（１５）
　前記額縁状の領域は、スクライブ領域を含む
　前記（１４）に記載の撮像装置。
（１６）
　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、
　貫通電極が形成される第２の基板と
　が積層され、
　前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、
　前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL）が形成される
　撮像装置
　を搭載した電子機器。
（１７）
　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と積層される第２の基板であって、貫通電極が形成される前記第２の基板における光の入射側と反対側の裏面に、掘り込み部を形成する第１の工程と、
　前記掘り込み部に、前記第１の基板の裏面と接続される再配線層（RDL）を形成する第２の工程と
　を含む撮像装置の製造方法。
（１８）
　前記掘り込み部に、ソルダマスクを埋め込む第３の工程と、
　前記掘り込み部に埋め込まれた前記ソルダマスクに対し、パターニングを行い、半田ボールの搭載位置を規定する第４の工程と、
　前記搭載位置に応じて、前記再配線層に、前記半田ボールを搭載する第５の工程と
　をさらに含む前記（１７）に記載の撮像装置の製造方法。
（１９）
　前記第３の工程の後であって、前記第４の工程の前に、前記ソルダマスクを平坦化する第６の工程をさらに含む
　前記（１８）に記載の撮像装置の製造方法。
（２０）
　前記第５の工程の後に、前記ソルダマスクと前記半田ボールを平坦化する第６の工程をさらに含む
　前記（１８）に記載の撮像装置の製造方法。
　１００，１００Ａないし１００Ｇ　撮像装置，　１１１　透明部材，　１１２　接着剤，　１１３　オンチップレンズ，　１１４　第１基板，　１１５，１１５Ａないし１１５Ｇ　第２基板，　１１６，１１６Ａないし１１６Ｇ　TSV/RDL配線，　１１７，１１７Ａないし１１７Ｇ　ソルダマスク，　１１８，１１８Ａないし１１８Ｄ　半田ボール，　１２１　掘り込み部，　１２２　額縁部，　１３１　スクライブ部，　１０００　電子機器，　１００１　半導体パッケージ，　１０１１２　撮像部，　１２０３１　撮像部

Claims (20)

  1. 　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、
    　貫通電極が形成される第２の基板と
    　が積層され、
    　前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、
    　前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL：Re Distribution Layer）が形成される
    　撮像装置。
  2. 　前記第２の基板は、前記掘り込み部が形成されることで、裏面側から見た場合に、額縁状の領域を有する
    　請求項１に記載の撮像装置。
  3. 　前記掘り込み部は、順テーパー形状からなる
    　請求項２に記載の撮像装置。
  4. 　前記再配線層には、半田ボールが搭載され、
    　前記掘り込み部には、ソルダマスクが埋め込まれ、平坦化される
    　請求項３に記載の撮像装置。
  5. 　前記半田ボールは、前記ソルダマスクの面に対し、突き出ている
    　請求項４に記載の撮像装置。
  6. 　前記半田ボールは、前記ソルダマスクの面と面一になるように、平坦化される
    　請求項４に記載の撮像装置。
  7. 　前記半田ボールの面と、前記ソルダマスクの面と、前記額縁状の領域の面とが、面一で平坦化されている
    　請求項４に記載の撮像装置。
  8. 　前記再配線層には、LGA(Land Grid Array)が形成される
    　請求項３に記載の撮像装置。
  9. 　前記再配線層は、多層RDL(Re Distribution Layer)構造からなる
    　請求項３に記載の撮像装置。
  10. 　前記第２の基板は、前記額縁状の領域のほかに、膜厚が厚い領域を有する
    　請求項２に記載の撮像装置。
  11. 　前記第１の基板は、イメージセンサであり、
    　前記第２の基板は、前記イメージセンサの中央部に対応する位置に、前記膜厚が厚い領域を有する
    　請求項１０に記載の撮像装置。
  12. 　光が入射される透明部材と、
    　前記透明部材と前記第１の基板とを接合する接着剤と
    　がさらに積層され、
    　前記画素領域に２次元配列された画素は、前記透明部材を介して入射される光を光電変換する
    　請求項１に記載の撮像装置。
  13. 　前記撮像装置は、ウェハレベルCSP（WCSP：Wafer level Chip Size Package）として構成される
    　請求項１２に記載の撮像装置。
  14. 　前記第２の基板は、シリコン（Si）から形成される
    　請求項２に記載の撮像装置。
  15. 　前記額縁状の領域は、スクライブ領域を含む
    　請求項１４に記載の撮像装置。
  16. 　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と、
    　貫通電極が形成される第２の基板と
    　が積層され、
    　前記第２の基板には、光の入射側と反対側の裏面に、掘り込み部が形成され、
    　前記掘り込み部には、前記第１の基板の裏面と接続される再配線層（RDL）が形成される
    　撮像装置
    　を搭載した電子機器。
  17. 　光の光電変換を行う画素を２次元配列した画素領域が形成される第１の基板と積層される第２の基板であって、貫通電極が形成される前記第２の基板における光の入射側と反対側の裏面に、掘り込み部を形成する第１の工程と、
    　前記掘り込み部に、前記第１の基板の裏面と接続される再配線層（RDL）を形成する第２の工程と
    　を含む撮像装置の製造方法。
  18. 　前記掘り込み部に、ソルダマスクを埋め込む第３の工程と、
    　前記掘り込み部に埋め込まれた前記ソルダマスクに対し、パターニングを行い、半田ボールの搭載位置を規定する第４の工程と、
    　前記搭載位置に応じて、前記再配線層に、前記半田ボールを搭載する第５の工程と
    　をさらに含む請求項１７に記載の撮像装置の製造方法。
  19. 　前記第３の工程の後であって、前記第４の工程の前に、前記ソルダマスクを平坦化する第６の工程をさらに含む
    　請求項１８に記載の撮像装置の製造方法。
  20. 　前記第５の工程の後に、前記ソルダマスクと前記半田ボールを平坦化する第６の工程をさらに含む
    　請求項１８に記載の撮像装置の製造方法。
PCT/JP2018/004287 2017-02-22 2018-02-08 撮像装置、電子機器、及び、撮像装置の製造方法 WO2018155195A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201880011702.6A CN110291637B (zh) 2017-02-22 2018-02-08 摄像器件、电子装置和制造摄像器件的方法
US16/481,858 US11322538B2 (en) 2017-02-22 2018-02-08 Imaging device, electronic apparatus, and method of manufacturing imaging device
US17/716,225 US11769784B2 (en) 2017-02-22 2022-04-08 Imaging device, electronic apparatus, and method of manufacturing imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-030741 2017-02-22
JP2017030741 2017-02-22

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US16/481,858 A-371-Of-International US11322538B2 (en) 2017-02-22 2018-02-08 Imaging device, electronic apparatus, and method of manufacturing imaging device
US17/716,225 Continuation US11769784B2 (en) 2017-02-22 2022-04-08 Imaging device, electronic apparatus, and method of manufacturing imaging device

Publications (1)

Publication Number Publication Date
WO2018155195A1 true WO2018155195A1 (ja) 2018-08-30

Family

ID=63254199

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/004287 WO2018155195A1 (ja) 2017-02-22 2018-02-08 撮像装置、電子機器、及び、撮像装置の製造方法

Country Status (3)

Country Link
US (2) US11322538B2 (ja)
CN (1) CN110291637B (ja)
WO (1) WO2018155195A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130768A (ja) * 2006-11-20 2008-06-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012015470A (ja) * 2010-07-05 2012-01-19 Olympus Corp 撮像装置および撮像装置の製造方法
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009140798A1 (zh) * 2008-05-21 2009-11-26 精材科技股份有限公司 电子元件封装体及其制作方法
JP2010021451A (ja) 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5682174B2 (ja) * 2010-08-09 2015-03-11 ソニー株式会社 固体撮像装置とその製造方法、並びに電子機器
JP2012124318A (ja) * 2010-12-08 2012-06-28 Sony Corp 固体撮像素子の製造方法、固体撮像素子、および電子機器
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
JP6042636B2 (ja) * 2012-05-28 2016-12-14 オリンパス株式会社 固体撮像素子および固体撮像装置
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
TWI550794B (zh) * 2014-12-17 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9583462B2 (en) * 2015-01-22 2017-02-28 Qualcomm Incorporated Damascene re-distribution layer (RDL) in fan out split die application
TW201644016A (zh) * 2015-06-08 2016-12-16 精材科技股份有限公司 晶片封裝體與其製備方法
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
CN107743652A (zh) * 2015-07-22 2018-02-27 英特尔公司 多层封装
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器
CN106560929A (zh) * 2015-10-01 2017-04-12 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
TWI629759B (zh) * 2016-03-01 2018-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US10103191B2 (en) * 2017-01-16 2018-10-16 Semiconductor Components Industries, Llc Semiconductor die and method of packaging multi-die with image sensor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130768A (ja) * 2006-11-20 2008-06-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2012015470A (ja) * 2010-07-05 2012-01-19 Olympus Corp 撮像装置および撮像装置の製造方法
JP2016111285A (ja) * 2014-12-10 2016-06-20 株式会社東芝 半導体装置
JP2017022253A (ja) * 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器

Also Published As

Publication number Publication date
US11322538B2 (en) 2022-05-03
CN110291637A (zh) 2019-09-27
CN110291637B (zh) 2023-11-14
US20190378870A1 (en) 2019-12-12
US20220375984A1 (en) 2022-11-24
US11769784B2 (en) 2023-09-26

Similar Documents

Publication Publication Date Title
US20220310680A1 (en) Backside illumination type solid-state imaging device, manufacturing method for backside illumination type solid-state imaging device, imaging apparatus and electronic equipment
JP7211935B2 (ja) 半導体素子およびその製造方法、並びに電子機器
US11671726B2 (en) Solid-state imaging device
US11069637B2 (en) Semiconductor device, manufacturing method, and electronic device
US11784197B2 (en) Solid-state imaging unit, method of producing the same, and electronic apparatus
US11830898B2 (en) Wafer level lens
JP2024012345A (ja) 半導体素子およびその製造方法
US11798965B2 (en) Solid-state imaging device and method for manufacturing the same
WO2018155195A1 (ja) 撮像装置、電子機器、及び、撮像装置の製造方法
KR20220059473A (ko) 촬상 장치, 전자 기기, 제조 방법
TW202036881A (zh) 攝像元件及電子機器
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法
WO2021261234A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
WO2023100492A1 (ja) 半導体装置及び電子機器
JP2022174486A (ja) 固体撮像装置およびその製造方法、並びに電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18758183

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18758183

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP