JP2012015470A - 撮像装置および撮像装置の製造方法 - Google Patents

撮像装置および撮像装置の製造方法 Download PDF

Info

Publication number
JP2012015470A
JP2012015470A JP2010153462A JP2010153462A JP2012015470A JP 2012015470 A JP2012015470 A JP 2012015470A JP 2010153462 A JP2010153462 A JP 2010153462A JP 2010153462 A JP2010153462 A JP 2010153462A JP 2012015470 A JP2012015470 A JP 2012015470A
Authority
JP
Japan
Prior art keywords
main surface
imaging
electrode pad
groove
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010153462A
Other languages
English (en)
Other versions
JP5450295B2 (ja
Inventor
Kazuhiro Yoshida
和洋 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP2010153462A priority Critical patent/JP5450295B2/ja
Priority to PCT/JP2011/063104 priority patent/WO2012005075A1/ja
Priority to EP11803411.5A priority patent/EP2592654A4/en
Publication of JP2012015470A publication Critical patent/JP2012015470A/ja
Priority to US13/734,086 priority patent/US9537023B2/en
Application granted granted Critical
Publication of JP5450295B2 publication Critical patent/JP5450295B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0232Optical elements or arrangements associated with the device
    • H01L31/02327Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50Constructional details
    • H04N23/54Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/30Transforming light or analogous information into electric information
    • H04N5/33Transforming infrared radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469Assemblies, i.e. hybrid integration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】撮像動作が安定した撮像装置1を提供する。
【解決手段】実施の形態の撮像装置1は、シリコン基板11の第1の主面11Aに形成された撮像素子13と、第1の主面11Aに形成された電極パッド14と、撮像素子13と電極パッド14とを接続する表面配線12と、シリコン基板11の第2の主面11Bに形成された外部接続端子20と、第2の主面11B側からシリコン基板11を貫通し電極パッド14の裏面に達する基板貫通孔18を介して電極パッド14と外部接続端子20とを接続する裏面配線19と、撮像素子13を囲む溝部21と溝部21に囲まれた領域とを覆う第2の主面11Bに形成された遮光層22と、を具備する。
【選択図】図4

Description

本発明は、固体撮像素子が形成された半導体基板を有する撮像装置および前記撮像装置の製造方法に関し、特にチップサイズパッケージ型の撮像装置および前記撮像装置の製造方法に関する。
電子機器の小型化/薄型化とともに半導体装置の高密度実装の要求が強くなっている。この要求に伴い、半導体ベアチップまたはチップサイズパッケージ(CSP)型の半導体装置を、配線板に直接実装する、いわゆるチップ実装技術が提案されている。例えば、CSP型半導体装置は、半導体基板の第1の主面に形成された半導体素子と、第1の主面に形成された電極パッドと、半導体基板の第2の主面に形成された外部接続端子と、第2の主面から半導体基板を貫通し電極パッド裏面に到達する基板貫通孔と、基板貫通孔を介して電極パッド裏面と外部接続端子とを電気的に接続する裏面配線と、を有している。CSP型半導体装置は、ワイヤボンディング等の実装に必要なスペースを削減することができる。
CCDイメージセンサおよびCMOSイメージセンサ等の半導体基板に作製された撮像素子を有する撮像装置でも種々の構成のCSP化が提案されている。しかし、半導体基板の内部を透過した光が撮像素子に悪影響を及ぼすことがある。例えばシリコンからなる半導体基板は、赤外光(例えば、波長820〜1170nm)を透過する。そして、撮像素子は赤外光も可視光と同様に感知する。このため、撮像素子の受光部側(第1の主面側)からの入射光だけでなく、シリコン基板の第2の主面(裏面)側から入射しシリコン基板内部を透過した赤外光が、撮像素子に到達して感知されることにより、撮像素子が誤信号を出力するおそれがあった。
このため、例えば、特開2001−128072号公報および特開2009−099591号公報には、撮像装置を構成する半導体基板の裏面に、遮光層を設けることが提案されている。
しかし、公知の撮像装置では、半導体基板の側面から入射した光が撮像素子の誤信号の原因となり、撮像動作が不安定となるおそれがあった。
特開2001−128072号公報 特開2009−099591号公報
本発明は、撮像動作が安定した撮像装置および前記撮像装置の製造方法を提供することを目的とする。
上記目的を達成すべく、実施の形態の撮像装置は、第1の主面と第2の主面とを有する半導体基板と、撮像部および周辺回路部を有する、前記第1の主面に形成された撮像素子と、前記第1の主面に形成された電極パッドと、前記撮像素子と前記電極パッドとを接続する、前記第1の主面に形成された表面配線と、前記第2の主面に形成された外部接続端子と、前記第2の主面から前記半導体基板を貫通し電極パッド裏面に到達する基板貫通孔を介して、前記電極パッドと前記外部接続端子とを接続する、前記第2の主面に形成された裏面配線と、前記撮像素子を囲むように前記第2の主面に形成された溝部と、前記溝部に囲まれた前記第2の主面の領域と、を覆う、前記第2の主面に形成された遮光層と、を具備する。
また別の実施の形態の撮像装置の製造方法は、第1の主面と第2の主面とを有する半導体基板と、撮像部および周辺回路部を有する第1の主面に形成された撮像素子と、前記第1の主面に形成された電極パッドと、前記撮像素子と前記電極パッドとを接続する前記第1の主面に形成された表面配線と、を具備する素子基板を準備する準備ステップと、第2の主面側から前記半導体基板をエッチングし、前記電極パッドと対向する位置に前記半導体基板を貫通する基板貫通孔と、前記撮像素子を囲む位置に溝部と、を同時に形成する貫通孔/溝部形成ステップと、前記基板貫通孔を介して、前記電極パッドの裏面から前記第2の主面に至る裏面配線と、前記溝部と前記溝部に囲まれた領域とを覆う遮光層と、を前記第2の主面に、同時に形成する裏面配線/遮光層形成ステップと、前記裏面配線上に外部接続端子を形成する外部接続端子形成ステップと、を具備する。
本発明によれば、撮像動作が安定した撮像装置および前記撮像装置の製造方法を提供できる。
実施形態の撮像装置を第1の主面側から見た斜視図である。 実施形態の撮像装置を第2の主面側から見た斜視図である。 実施形態の撮像装置を第1の主面側から見た平面図である。 実施形態の撮像装置の図3におけるIV−IV線に沿った断面図である。 実施形態の撮像装置の製造方法を説明するための断面図である。
以下、本発明を、実施形態の撮像装置1を例に説明する。図1〜図4に示すように、撮像装置1は、半導体基板であるシリコン基板11と、シリコン基板11の第1の主面11Aに接着層15を介して接合された透明基板であるガラス基板16と、を有する。
シリコン基板11の第1の主面11Aには撮像素子13が形成されている。撮像素子13は、撮像部13Aと、撮像部13Aの周囲に形成された周辺回路部13Bと、を有する。
撮像部13Aは、複数のフォトダイオードが形成された受光領域と、受光領域上に形成されたカラーフィルタおよびカラーフィルタ上に形成されたマイクロレンズと、を有する。
周辺回路部13Bは、シフトレジスタ、出力アンプ、A/D変換器およびメモリー回路等を有する駆動用/信号処理用の回路である。
撮像素子13の周辺には、アルミニウム等の導電膜からなる複数の電極パッド14が形成されており、それぞれの電極パッド14は、それぞれの表面(おもてめん)配線12を介して撮像素子13と電気的に接続されている。なお電極パッド14および表面配線12とシリコン基板11との間は酸化シリコン等の絶縁層(不図示)により絶縁されている。
そして、それぞれの電極パッド14の下には、シリコン基板11を貫通する基板貫通孔(以下「貫通孔」ともいう)18が形成されている。なお、貫通孔18はシリコン基板11を貫通しているが、第1の主面11A側の開口は電極パッド14により覆われているビアホールである。
貫通孔18の断面形状は、第1の主面11A(おもて面)側の開口が第2の主面(裏面)11B側の開口よりも小さいテーパー形状が、後述する裏面配線19を内部に形成しやすいため好ましい。しかし、貫通孔18は第1の主面11A側の開口が第2の主面11B側の開口と同じサイズの円柱形状または四角柱形状等でも良い。
貫通孔18、溝部21および第2の主面11Bには酸化シリコン等の絶縁層(不図示)が形成される。なお、貫通孔18の底面15B上の絶縁層は電極パッド14が露出するように部分的に除去される。貫通孔18の内部、すなわち、電極パッド14の裏面が露出している底面18Bおよび壁面18Aには、第2の主面11Bに到る裏面配線19が形成されている。なお、裏面配線19はアルミニウムまたは銅等の導電膜からなる。第2の主面11B上の裏面配線19上には、外部との電気的接続を行うための金バンプまたはハンダボール等からなる凸形状の外部接続端子(以下、「外部端子」ともいう)20が形成されている。
そして、撮像装置1では、第2の主面11Bに、撮像素子13の周囲を囲むように、トレンチ状の溝部21が形成されている。すなわち、溝部21は第1の主面11Aに形成された撮像素子13の直下の第2の主面11Bの領域を、取り囲むように形成されている。なお、溝部21がシリコン基板11を貫通している場合には、溝部21は撮像素子13を完全に取り囲んでいる。
溝部21の断面形状は、貫通孔18と同様に第1の主面11A側の開口が第2の主面11B側の開口よりも小さいテーパー形状が好ましい。内部に遮光層22を形成しやすいためである。
ここで、溝部21は、第2の主面11Bから第1の主面11Aに達する、すなわち、シリコン基板11を貫通していることが特に好ましい。しかし、溝部21は深さが、シリコン基板11の厚さの50〜100%であればよく、好ましくは70〜100%であれば、側面11Cから撮像素子13に入射する光を遮断することができる。すなわち、シリコン基板11の厚さが50μmの場合には、溝部21の深さは、25〜50μm、好ましくは35〜50μm、特に好ましくは50μmである。例えば、第1の主面11Aから溝部21の底部までのシリコン基板11の厚み、言い換えれば、溝部21の底部と第1の主面11Aとの間の長さが、10μm以下であれば側面11Cから撮像素子13に入射する光を、ほぼ遮断することができる。
溝部21の形成位置は、溝部21の内側の側壁21Aが撮像素子13の外周から20μm〜200μmが好ましい。前記範囲以上であれば、溝部21の形成が撮像素子13に悪影響を及ぼすおそれがなく、前記範囲以下であれば撮像装置1の小型化に支障がない。
そして、溝部21の側壁21A、21Bおよび溝部21に囲まれた第2の主面11B上には、撮像素子に悪影響を及ぼす透過光を遮断するための、遮光層22が形成されている。溝部21の側壁21A、21Bに形成された遮光層22は、シリコン基板11の側面11Cからの光を遮断し、第2の主面11B上に形成された遮光層22は、第2の主面11Bからの光を遮断する。
遮光層22は、シリコン基板11を透過する赤外光を遮断する機能を有し、例えば、赤外光の透過率5%以下であることが好ましい。遮光層22の材料としては、遮光可能な材料、例えば、アルミニウムもしくは銅等の金属、または、カーボン粒子もしくは顔料等の遮光物質を含むエポキシ樹脂などが挙げられる。なお、遮光層22の材料としては、裏面配線19と同じ材料である金属が特に好ましい。遮光層22と裏面配線19とを同時に形成できるためである。
例えば、0.5μmのアルミニウム膜の赤外光透過率は0.1%であるために、遮光層22の厚さは0.2〜5μmが好ましい。
遮光層22は、側面11Cからの光が撮像素子13に到達するのを遮断するために、少なくとも、溝部21内側(撮像素子13側)の側壁21Aを覆っていればよく、外側の側壁21Bまで覆っている必要はない。もちろん、遮光層22が側壁21Aおよび側壁21Bを覆っていてもよく、溝部21の内部が遮光層22で充填されていてもよい。
次に、図5を用いて、本実施形態の撮像装置1の製造方法について説明する。図5は本実施形態の撮像装置の製造方法を説明するための、断面構造を示す模式図である。
<素子基板準備ステップ> 図5(A)
撮像素子13が形成された第1の主面11Aと、第1の主面11Aと対向する第2の主面11Bと、を有する平板の単結晶シリコンからなるシリコン基板11が準備される。
撮像素子13の撮像部13Aは、CCDイメージセンサまたはCMOSイメージセンサ等である。なお、図4(A)においてはシリコン基板11の内部に撮像素子13が形成されている例を示しているが、シリコン基板11とは別に形成された撮像素子13が、シリコン基板11上に配設されていてもよい。
撮像素子13の周辺回路部13Bは、表面配線12(図5では不図示)を介して電極パッド14と電気的に接続されている。表面配線12は、多層配線層であってもよい。多層配線層は、例えば、アルミニウムからなる導体層形成、導体層パターニング、シリコン酸化膜等からなる層間絶縁層形成、CMP(ケミカルメカニカルポリシング)による平坦化処理、を順に繰り返し行うこと等により形成され、複数の層間絶縁層により絶縁された複数の導体配線層からなる立体配線層である。層間絶縁層はシリコン窒化物、ポリイミド、または公知の各種Low−k材料を用いることができる。
さらに、図示しないが、電極パッド14部分に検査のための開口を有する保護膜が、第1の主面11Aに形成されていてもよい。また表面配線12の一部を電極パッド14として用いてもよい。
以上のステップにより、撮像素子13と接続された複数の表面配線12と、複数の表面配線12を介して撮像素子13と接続された電極パッド14と、を有する素子基板1Aが準備される。
<透明基板接合ステップ> 図5(B)
接着層15を介して、素子基板1Aの第1の主面11Aに、撮像素子13等を保護するガラス基板16が接合される。すなわち、ガラス基板16は、エポキシ樹脂等からなる接着層15を介して第1の主面11Aを覆うようにシリコン基板11に貼り合わされる。透明基板および接着層15は、撮像素子13が撮像する光の波長領域において90%以上の透過率を有することが望ましい。
ガラス基板16は、貫通孔/溝部形成ステップにおいて素子基板1Aの保持部材として機能するとともに、製造ステップにおいても撮像素子13等を保護する機能も有している。
なお、撮像素子13の受光領域上には接着層15を形成しないで、ガラス基板16と受光領域との間を空気層としてもよい。
<貫通孔/溝部形成ステップ> 図5(C)、図5(D)
次に、図5(C)に示すように、第2の主面11Bの、それぞれの電極パッド14と対向する位置に開口18Cを、撮像素子13を囲む位置に額縁状の開口21C、を有するエッチマスク層17が形成される。エッチマスク層17は、例えばシリコン酸化膜のようなハードマスク、またはフォトレジストのようなソフトマスクである。
そして、図5(D)に示すように、第2の主面11B側からシリコン基板11をエッチングし、複数の貫通孔18と、溝部21と、が同時に形成される。貫通孔18および溝部21は、第2の主面11Bの開口が、第1の主面側の開口/底部よりも大きいテーパー形状を有する。
なお、単結晶シリコン/酸化シリコンに対してエッチング選択比の大きなエッチング方法、例えばTMAH溶液によるウエットエッチング処理を用いて単結晶シリコンをエッチングすると、電極パッド14下の酸化シリコン絶縁層は殆どエッチングされないため、絶縁層がエッチングストップ層となる。すなわち、図5(D)に示すように、貫通孔18はシリコン基板11を貫通しているが、第1の主面11A側の開口は電極パッド14により覆われているビアホールとして形成される。
ここで、開口21Cの幅を開口18Cの幅よりも狭くすると、同時にエッチング処理を行っても、溝部21はシリコン基板11を貫通しない。もちろん、開口幅を調整することにより、溝部21がシリコン基板11を貫通するようにしてもよい。
テーパー状の貫通孔18および溝部21は、例えば、シリコン基板11として単結晶シリコン(100)基板を用い、KOHまたはTMAH等のアルカリ溶液でウエットエッチング処理を行うことにより、<100>方向のエッチング速度が<111>方向のエッチング速度より相対的に早い、異方性エッチングとなるため、容易に形成することができる。
また、テーパー形状の貫通孔18および溝部21の形成には、ICP−RIE等のドライエッチング処理を用いてもよく、例えば、SFおよびCのガス流量比を適宜調整することにより、所望の壁面傾斜角度を有するテーパー形状の貫通孔等を形成できる。異方性ウエットエッチングを用いた場合には傾斜角度は54.7度と一義的に決まってしまう。これに対してドライエッチング処理を用いた場合には、54.7度より急勾配のテーパー形状の貫通孔が形成できるため、電極パッドのピッチ(配置間隔)が狭い場合にも対応が可能である。
<裏面配線/遮光層形成ステップ> 図5(E)
第2の主面11B側から、貫通孔18、溝部21、および第2の主面11Bに酸化シリコン等の絶縁層(不図示)が、形成される。貫通孔18の底面18Bの電極パッド14が露出するように絶縁層を部分的に除去した後に、裏面配線19と、遮光層22と、が同時に形成される。すなわち、第2の主面11Bにスパッタ法または蒸着法により、アルミニウムもしくは銅等の導電膜が成膜される。そして、フォトレジストでカバーされた裏面配線19および遮光層22以外の導電膜が除去される。
そして、第2の主面11B側を、外部端子形成領域に開口を有する保護膜(不図示)で覆う保護層形成ステップと、銅、はんだ等からなるバンプ等の外部端子20を形成する外部端子形成ステップとが行われる。
なお、説明を簡単にするために。1個の撮像装置1を製造する場合を例に説明したが、ウエハープロセスにより多数の撮像装置1を一括して製造し、最終ステップにおいて個々の撮像装置に分割することが量産性の観点から好ましい。
以上の説明のように、撮像装置1は、撮像素子13の周囲を囲むように第2の主面11B側から形成された溝部21と、溝部21に囲まれた第2の主面11Bの領域と、を覆う遮光層22とを有する。貫通孔を有するシリコン基板11であっても、側面から入射する光の一部は貫通孔の間を通過するために、撮像素子に入射し誤信号となる恐れがあった。しかし、撮像装置1では、溝部21に形成された遮光層が、シリコン基板11の側面11Cから撮像素子13への光入射を遮断する。また溝部21に囲まれた第2の主面11Bの領域を覆う遮光層が、第2の主面11Bから撮像素子13への光入射を遮断する。
このため、撮像装置1は、シリコン基板11の第2の主面11Bおよびシリコン基板11の側面11Cから撮像素子13へ入射する光による、撮像素子13の誤信号の発生がないため、撮像動作が安定している。
さらに、遮光層22と、裏面配線19とを、同一の材料により、同時に形成可能なため、遮光層22を形成するステップを新たに設ける必要がない。
さらに、貫通孔18作製時に、溝部21を同時に形成可能なため、溝部形成のステップを新たに設ける必要がない。
すなわち、上記の製造方法により製造された撮像装置1は、撮像動作が安定している。
本発明は上述した実施の形態または変形例に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等ができる。
1…撮像装置、1A…素子基板、11…シリコン基板、11A…第1の主面、11B…第2の主面、11C…側面、12…表面配線、13…撮像素子、13A…撮像部、13B…周辺回路部、14…電極パッド、15…接着層、16…ガラス基板、17…エッチマスク層、18…基板貫通孔、18C…開口、19…裏面配線、20…外部接続端子、21…溝部、21C…開口、22…遮光層

Claims (9)

  1. 第1の主面と第2の主面とを有する半導体基板と、
    撮像部および周辺回路部を有する、前記第1の主面に形成された撮像素子と、
    前記第1の主面に形成された電極パッドと、
    前記撮像素子と前記電極パッドとを接続する、前記第1の主面に形成された表面配線と、
    前記第2の主面に形成された外部接続端子と、
    前記第2の主面から前記半導体基板を貫通し前記電極パッド裏面に達する基板貫通孔を介して、前記電極パッドと前記外部接続端子とを接続する、前記第2の主面に形成された裏面配線と、
    前記撮像素子を囲むように前記第2の主面に形成された溝部と、前記溝部に囲まれた前記第2の主面の領域と、を覆う、前記第2の主面に形成された遮光層と、を具備することを特徴とする撮像装置。
  2. 前記溝部の深さが、前記半導体基板の厚さの50〜100%であることを特徴とする請求項1に記載の撮像装置。
  3. 前記溝部の底部と前記第1の主面との間が、10μm以下であることを特徴とする請求項2に記載の撮像装置。
  4. 前記遮光層と前記裏面配線とは、同一材料からなることを特徴とする請求項3に記載の撮像装置。
  5. 前記遮光層と前記裏面配線とは、同時に形成されることを特徴とする請求項4に記載の撮像装置。
  6. 前記基板貫通孔と前記溝部とは、同時に形成されること、を特徴とする請求項5に記載の撮像装置。
  7. 第1の主面と第2の主面とを有する半導体基板と、撮像部および周辺回路部を有する第1の主面に形成された撮像素子と、前記第1の主面に形成された電極パッドと、前記撮像素子と前記電極パッドとを接続する前記第1の主面に形成された表面配線と、を具備する素子基板を準備する準備ステップと、
    第2の主面側から前記半導体基板をエッチングし、前記電極パッドと対向する位置に前記半導体基板を貫通する基板貫通孔と、前記撮像素子を囲む位置に溝部と、を同時に形成する貫通孔/溝部形成ステップと、
    前記基板貫通孔を介して、前記電極パッドの裏面から前記第2の主面に至る裏面配線と、前記溝部と前記溝部に囲まれた領域とを覆う遮光層と、を前記第2の主面に、同時に形成する裏面配線/遮光層形成ステップと、
    前記裏面配線上に外部接続端子を形成する外部接続端子形成ステップと、
    を具備することを特徴とする撮像装置の製造方法。
  8. 前記溝部の深さが、前記半導体基板の厚さの50〜100%であることを特徴とする請求項7に記載の撮像装置の製造方法。
  9. 前記溝部の底部と前記第1の主面との間が、10μm以下であることを特徴とする請求項8に記載の撮像装置の製造方法。
JP2010153462A 2010-07-05 2010-07-05 撮像装置および撮像装置の製造方法 Active JP5450295B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010153462A JP5450295B2 (ja) 2010-07-05 2010-07-05 撮像装置および撮像装置の製造方法
PCT/JP2011/063104 WO2012005075A1 (ja) 2010-07-05 2011-06-08 撮像装置および撮像装置の製造方法
EP11803411.5A EP2592654A4 (en) 2010-07-05 2011-06-08 IMAGING DEVICE AND METHOD FOR MANUFACTURING IMAGING DEVICE
US13/734,086 US9537023B2 (en) 2010-07-05 2013-01-04 Image pickup apparatus and image pickup apparatus manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010153462A JP5450295B2 (ja) 2010-07-05 2010-07-05 撮像装置および撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2012015470A true JP2012015470A (ja) 2012-01-19
JP5450295B2 JP5450295B2 (ja) 2014-03-26

Family

ID=45441061

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010153462A Active JP5450295B2 (ja) 2010-07-05 2010-07-05 撮像装置および撮像装置の製造方法

Country Status (4)

Country Link
US (1) US9537023B2 (ja)
EP (1) EP2592654A4 (ja)
JP (1) JP5450295B2 (ja)
WO (1) WO2012005075A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡
US8836065B2 (en) 2013-01-08 2014-09-16 Kabushiki Kaisha Toshiba Solid-state imaging device
JP2017038040A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
WO2018155195A1 (ja) * 2017-02-22 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、及び、撮像装置の製造方法
JP2018535549A (ja) * 2015-10-28 2018-11-29 蘇州晶方半導体科技股▲分▼有限公司China Wafer Level Csp Co., Ltd. 画像検知チップ実装構造および実装方法
US10263128B2 (en) 2017-09-05 2019-04-16 Kabushiki Kaisha Toshiba Photodetector converting ultraviolet light into visible light
JP2020054640A (ja) * 2018-10-02 2020-04-09 パナソニックi−PROセンシングソリューションズ株式会社 内視鏡

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
JP2015115522A (ja) * 2013-12-13 2015-06-22 ソニー株式会社 固体撮像装置および製造方法、並びに電子機器
JP2015185754A (ja) * 2014-03-25 2015-10-22 株式会社東芝 半導体装置
JP2018148183A (ja) 2017-03-09 2018-09-20 株式会社東芝 光検出器および放射線検出器
US10879415B2 (en) 2017-06-23 2020-12-29 Kabushiki Kaisha Toshiba Photodetector, photodetection system, lidar apparatus, vehicle, and method of manufacturing photodetector
US20190058081A1 (en) * 2017-08-18 2019-02-21 Khaled Ahmed Micro light-emitting diode (led) display and assembly apparatus
JP6862386B2 (ja) 2018-03-22 2021-04-21 株式会社東芝 光検出器、ライダー装置、及び光検出器の製造方法
CN113132570B (zh) * 2019-12-31 2023-03-10 中芯集成电路(宁波)有限公司 成像模组、电子设备

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001128072A (ja) 1999-10-29 2001-05-11 Sony Corp 撮像素子、撮像装置、カメラモジュール及びカメラシステム
US7375757B1 (en) 1999-09-03 2008-05-20 Sony Corporation Imaging element, imaging device, camera module and camera system
JP3887162B2 (ja) * 2000-10-19 2007-02-28 富士通株式会社 撮像用半導体装置
JP4483896B2 (ja) * 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
JP2009099591A (ja) 2007-10-12 2009-05-07 Toshiba Corp 固体撮像素子及びその製造方法
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
US8278152B2 (en) * 2008-09-08 2012-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding process for CMOS image sensor
JP5371381B2 (ja) * 2008-11-05 2013-12-18 ラピスセミコンダクタ株式会社 半導体装置および半導体装置の製造方法
JP2010153462A (ja) 2008-12-24 2010-07-08 Nec Tokin Corp 電磁干渉抑制体
US8274101B2 (en) * 2009-10-20 2012-09-25 Omnivision Technologies, Inc. CMOS image sensor with heat management structures
JP2013520808A (ja) * 2010-02-26 2013-06-06 精材科技股▲ふん▼有限公司 チップパッケージおよびその製造方法
JP2012033583A (ja) * 2010-07-29 2012-02-16 Sony Corp 固体撮像素子及びその製造方法、並びに撮像装置
KR20130011419A (ko) * 2011-07-21 2013-01-30 삼성전자주식회사 후면 조명 구조의 이미지 센서의 제조 방법
US20130200396A1 (en) * 2012-02-06 2013-08-08 Omnivision Technologies, Inc. Prevention of light leakage in backside illuminated imaging sensors
US8772898B2 (en) * 2012-02-09 2014-07-08 Omnivision Technologies, Inc. Lateral light shield in backside illuminated imaging sensors

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9820637B2 (en) 2012-09-24 2017-11-21 Olympus Corporation Image pickup apparatus and endoscope including image pickup apparatus
JP2014067743A (ja) * 2012-09-24 2014-04-17 Olympus Corp 撮像装置、該撮像装置を備える内視鏡
US8836065B2 (en) 2013-01-08 2014-09-16 Kabushiki Kaisha Toshiba Solid-state imaging device
US10681256B2 (en) 2015-08-10 2020-06-09 Dai Nippon Printing Co., Ltd. Image sensor module including a light-transmissive interposer substrate having a through-hole
JP2017204891A (ja) * 2015-08-10 2017-11-16 大日本印刷株式会社 イメージセンサモジュール
JP2017038040A (ja) * 2015-08-10 2017-02-16 大日本印刷株式会社 イメージセンサモジュール
US11153471B2 (en) 2015-08-10 2021-10-19 Dai Nippon Printing Co., Ltd. Through-hole electrode substrate
JP2018535549A (ja) * 2015-10-28 2018-11-29 蘇州晶方半導体科技股▲分▼有限公司China Wafer Level Csp Co., Ltd. 画像検知チップ実装構造および実装方法
WO2018155195A1 (ja) * 2017-02-22 2018-08-30 ソニーセミコンダクタソリューションズ株式会社 撮像装置、電子機器、及び、撮像装置の製造方法
US11322538B2 (en) 2017-02-22 2022-05-03 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
US11769784B2 (en) 2017-02-22 2023-09-26 Sony Semiconductor Solutions Corporation Imaging device, electronic apparatus, and method of manufacturing imaging device
US10263128B2 (en) 2017-09-05 2019-04-16 Kabushiki Kaisha Toshiba Photodetector converting ultraviolet light into visible light
JP2020054640A (ja) * 2018-10-02 2020-04-09 パナソニックi−PROセンシングソリューションズ株式会社 内視鏡
JP7376057B2 (ja) 2018-10-02 2023-11-08 i-PRO株式会社 内視鏡

Also Published As

Publication number Publication date
US20130119501A1 (en) 2013-05-16
WO2012005075A1 (ja) 2012-01-12
US9537023B2 (en) 2017-01-03
EP2592654A1 (en) 2013-05-15
JP5450295B2 (ja) 2014-03-26
EP2592654A4 (en) 2014-03-19

Similar Documents

Publication Publication Date Title
JP5450295B2 (ja) 撮像装置および撮像装置の製造方法
US9196650B2 (en) Method of forming a low profile image sensor package
US9520322B2 (en) Semiconductor device and method for manufacturing same
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
TWI573253B (zh) 具暴露感測器陣列之感測器封裝體及其製作方法
US9634053B2 (en) Image sensor chip sidewall interconnection
KR101420934B1 (ko) Cmos 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법
TWI533444B (zh) 無蓋式感測器模組及其製造方法
KR101791765B1 (ko) 방사선 검출용 반도체 장치 및 방사선 검출용 반도체 장치를 생산하는 방법
JP4660259B2 (ja) 半導体装置の製造方法
JP2008079321A (ja) イメージ・センサ用cobパッケージ構造
JP5178569B2 (ja) 固体撮像装置
JP2007282137A (ja) 光学装置用モジュール及び光学装置用モジュールの製造方法
TW201515461A (zh) 整合式相機模組及其製造方法
KR100867508B1 (ko) 이미지 센서의 웨이퍼 레벨 패키징 방법
JP2010251558A (ja) 固体撮像装置
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
JP2010186870A (ja) 半導体装置
JP2008294405A (ja) 半導体装置及びその製造方法
TWI525805B (zh) 低輪廓影像感測器
US8890322B2 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
JP2009016623A (ja) 半導体パッケージ
WO2020003796A1 (ja) 固体撮像装置、電子機器、および固体撮像装置の製造方法
TW201436187A (zh) 低輪廓感測器模組及其製造方法
JP2017188512A (ja) 電子デバイス、その製造方法及びカメラ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R151 Written notification of patent or utility model registration

Ref document number: 5450295

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250