JP2018535549A - 画像検知チップ実装構造および実装方法 - Google Patents

画像検知チップ実装構造および実装方法 Download PDF

Info

Publication number
JP2018535549A
JP2018535549A JP2018521251A JP2018521251A JP2018535549A JP 2018535549 A JP2018535549 A JP 2018535549A JP 2018521251 A JP2018521251 A JP 2018521251A JP 2018521251 A JP2018521251 A JP 2018521251A JP 2018535549 A JP2018535549 A JP 2018535549A
Authority
JP
Japan
Prior art keywords
layer
forming
hole
electrical connection
image sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018521251A
Other languages
English (en)
Inventor
之 奇 王
之 奇 王
国 梁 謝
国 梁 謝
之 雄 金
之 雄 金
俊 杰 李
俊 杰 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201520848187.0U external-priority patent/CN205159327U/zh
Priority claimed from CN201510716297.6A external-priority patent/CN105226074A/zh
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Publication of JP2018535549A publication Critical patent/JP2018535549A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16235—Connecting to a semiconductor or solid-state bodies, i.e. cap-to-chip

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Studio Devices (AREA)

Abstract

画像検知チップ実装構造および実装方法であって、実装構造（２００）は、互いに対向して配置された第１の表面（１００１）および第２の表面（１００２）を有する画像検知チップ（１００）を含み、画像検知領域（１０２）と画像検知領域（１０２）のまわりに位置付けられたはんだパッド（１０４）とが第１の表面（１００１）上に配置され、実装構造はさらに、第１の表面（１００２）からはんだパッド（１０４）まで貫通するスルーホール（１０５）と、スルーホール（１０５）の側壁上および第２の表面上に配置されたパッシベーション層（１０６）と、スルーホール（１０５）の底面上およびパッシベーション層（１０６）上に配置された電気接続ワイヤ層（１０８）とを含み、電気接続層ワイヤ層（１０８）ははんだパッド（１０４）に電気的に接続され、実装構造はさらに、電気ワイヤ層（１０８）に電気的に接続されたはんだバンプ（１２２）を含む。この実装構造（２００）は、画像検知チップ実装構造の潜在的な欠陥を減少させる。

Description

本願は、２０１５年１０月２８日に中国特許庁に出願された「画像検知チップ実装構造および実装方法」（IMAGE SENSING CHIP PACKAGING STRUCTURE AND PACKAGING METHOD）と題された中国特許出願第２０１５１０７１６２９７．６号の優先権、および、２０１５年１０月２８日に中国特許庁に出願された「画像検知チップ実装構造」（IMAGE SENSING CHIP PACKAGING STRUCTURE）と題された中国特許出願第２０１５２０８４８１８７．０号の優先権を主張する。当該出願はそれらの全体がここに引用により援用される。
分野
本開示は半導体の技術分野に関し、特に画像検知チップ用のパッケージおよび実装方法に関する。
背景
現在のウェーハレベル実装技術によれば、ウェーハ全体が検査されて実装され、切断されて、個々の完成したチップが得られる。ウェーハレベル実装技術はワイヤボンディング実装技術を徐々に置換えており、主流の実装技術になっている。
画像センサは一般に、ウェーハレベル実装技術を使用して実装される。図１は、画像検知チップ１０とカバープレート２０とを含む、画像検知チップ用の従来のパッケージを示す。画像検知領域１２とコンタクトパッド１４とが画像検知チップの第１の表面上に配置され、画像検知領域を保護するためにカバープレート２０が画像検知領域１２の上方に配置される。カバープレート２０は一般に、ガラス基板２２とガラス基板２２上の支持構造２４とを含み、ここで、支持構造２４によってキャビティが形成される。画像検知領域が位置する第１の表面に支持構造２４が接合された後で、画像検知領域１２はキャビティ内に位置して保護される。コンタクトパッド１４まで延在する誘導穴と、誘導穴と電気的に接続されたはんだバンプ２２とが、外部電気接続のために画像検知チップの第２の表面上に配置される。誘導穴は、スルーホール内およびスルーホールの両側の第２の表面上に配置された、絶縁層１６、電気接続層１８、およびはんだマスク２０を含む。はんだバンプ２２は、コンタクトパッドの外部電気接続を可能にするために、スルーホールの片側の電気接続層１８上に形成される。
しかしながら、この構造では、絶縁層１６は一般に有機材料で作られている。有機材料で作られた絶縁層は、スルーホール、特に階段状のスルーホール（図１には図示せず）の隅で弱く、スルーホールが隅で欠陥を被りやすいという結果になる。加えて、電気接続層が次に形成される際、レーザを使用して絶縁層に開口部が形成され、開口部の形成後に絶縁層およびコンタクトパッドに穴が開けられる。このように、図１に示すように、形成された電気接続層１８とコンタクトパッド１４の側壁との間に電気接続が形成され、ここで、当該接続は接触面積が小さく、ウェーハが応力を受ける場合に破損さらには故障を被りやすい。
概要
これに鑑み、画像検知チップ用パッケージの欠陥を減少させるために、画像検知チップ用パッケージが、本開示の第１の局面に従って提供される。
上述の問題に対処するために、本開示の一実施形態によれば、画像検知チップ用パッケージが提供される。パッケージは、互いに対向する第１の表面および第２の表面を有する画像検知チップを含み、第１の表面には、画像検知領域と、画像検知領域のまわりのコンタクトパッドとが設けられ、パッケージはさらに、第２の表面からコンタクトパッドまで延在するスルーホールと、スルーホールの側壁上および第２の表面上に設けられたパッシベーション層と、スルーホールの底上およびパッシベーション層上に設けられた電気接続層とを含み、電気接続層はコンタクトパッドと電気的に接続され、パッケージはさらに、電気接続層と電気的に接続されたはんだバンプを含む。
好ましくは、パッケージはさらに、第２の表面上に位置し、画像検知領域を覆う遮光層を含んでいてもよい。
好ましくは、遮光層は金属で作られてもよい。
好ましくは、金属はＡｌであってもよく、その表面は黒くなっている。
好ましくは、パッケージはさらに、電気接続層とパッシベーション層との間に位置するバッファ層を含んでいてもよい。
好ましくは、バッファ層は、有機高分子フォトレジストまたは感光性レジストで作られてもよい。
好ましくは、バッファ層の厚さは、５μｍ〜２５μｍであってもよい。
好ましくは、パッケージはさらに、電気接続層を覆い、スルーホールを充填するはんだマスクを含んでいてもよい。
好ましくは、パッケージはさらに、画像検知チップと整列されて取付けられた保護カバープレートを含んでいてもよい。
好ましくは、保護カバープレートは光学ガラスで作られてもよく、光学ガラスの少なくとも１つの表面上に反射防止層が配置される。
好ましくは、パッシベーション層は、酸化シリコン、窒化シリコン、または酸窒化シリコンで作られてもよい。
本開示の別の実施形態によれば、画像検知チップを実装するための方法が提供される。方法は、アレイ状に配置された複数の画像検知チップを含むウェーハを設けるステップを含み、複数の画像検知チップの各々は、互いに対向する第１の表面および第２の表面を有し、画像検知領域と画像検知領域のまわりのコンタクトパッドとを含み、画像検知領域およびコンタクトパッドは第１の表面上に位置し、方法はさらに、第２の表面上にスルーホールを形成するステップを含み、スルーホールはコンタクトパッドまで延在し、方法はさらに、スルーホールの側壁上およびスルーホールの両側の第２の表面上にパッシベーション層を形成するステップと、スルーホールの内壁およびバッファ層を覆う電気接続層を形成するステップとを含み、電気接続層はコンタクトパッドと電気的に接続され、方法はさらに、電気接続層上にはんだバンプを形成するステップを含み、はんだバンプは電気接続層と電気的に接続されている。
好ましくは、スルーホールを形成するステップの前に、方法はさらに、画像検知領域に対応する第２の表面上の位置に遮光層を形成するステップを含んでいてもよい。
好ましくは、遮光層を形成するステップは、画像検知領域に対応する位置に遮光層を形成するために、第２の表面上に金属層をスパッタリングによって形成し、金属層をエッチングするステップを含んでいてもよい。
好ましくは、金属層はＡｌで作られてもよく、Ａｌで作られた金属層をスパッタリングによって形成後、方法はさらに、金属層の表面を黒くし、次に金属層をエッチングするステップを含んでいてもよい。
好ましくは、電気接続層を形成するステップの後で、はんだバンプを形成するステップの前に、方法はさらに、はんだマスクを形成するステップと、第２の表面上のはんだマスクに開口部を形成するステップとを含んでいてもよく、はんだバンプは開口部に形成される。
好ましくは、方法はさらに、保護カバープレートを設け、保護カバープレートを画像検知チップと整列させて取付けるステップを含んでいてもよい。
好ましくは、保護カバープレートは光学ガラスで作られてもよく、光学ガラスの少なくとも１つの表面上に反射防止層が配置されてもよい。
好ましくは、スルーホールの側壁上およびスルーホールの両側の第２の表面上にパッシベーション層を形成するステップは、パッシベーション層を堆積させるステップと、スルーホールの底でパッシベーション層をエッチングによって除去するステップとを含んでいてもよい。
好ましくは、パッシベーション層は、酸化シリコン、窒化シリコン、または酸窒化シリコンで作られてもよい。
好ましくは、パッシベーション層を形成するステップの後で、方法はさらに、第２の表面上のパッシベーション層上にバッファ層を形成するステップを含んでいてもよい。
好ましくは、バッファ層は感光性レジストで作られてもよく、第２の表面上のパッシベーション層上にバッファ層を形成するステップは、第２の表面上に感光性レジストをスピンコーティングするステップと、露光および現像プロセスを用いてバッファ層を形成するステップとを含んでいてもよい。
本開示の実施形態に従った画像検知チップ用のパッケージおよび実装方法では、パッシベーション層が電気接続層とチップとの間に配置され、絶縁層として機能する。パッシベーション層は、スルーホールの隅でも良好な段差被覆性を有する。加えて、はんだバンプが形成される際にリフローはんだ付けによって生じるパッシベーション層への衝撃力を吸収するために、バッファ層が、はんだバンプの下で電気接続層とパッシベーション層との間に配置される。また、スルーホールの底のパッシベーション層は、コンタクトパッドを露出させるために、エッチングによって除去され得る。このように、次に形成される電気接続層とコンタクトパッドとの間に、大きい面積を有する表面間接触が形成され、それにより、電気接続層とコンタクトパッドとの間の接合力を増加させ、画像検知チップ用パッケージにおける潜在的な欠陥をさらに減少させる。
従来技術に従った画像検知チップ用パッケージの構造を示す断面図である。 本開示の一実施形態に従った画像検知チップ用パッケージの構造を示す断面図である。 本開示の別の実施形態に従った画像検知チップ用パッケージの構造を示す断面図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。 本開示の一実施形態に従った画像検知チップ用の実装方法の実行中に形成される中間構造の概略構造図である。
実施形態の詳細な説明
本開示の目的、特徴および利点がより明白になるように、本開示の実施形態を図面とともに以下に詳細に説明する。
以下の説明では、本開示が完全に理解されるように、特定の詳細を説明する。しかしながら、本開示は、ここに説明されたやり方とは異なる他のやり方でも具体化されてもよく、当業者であれば、本開示の内包から逸脱することなく同様の拡張を行なうことができる。したがって、本開示は、以下に説明される特定の実施形態に限定されない。
加えて、本開示は、概略図とともに詳細に説明される。本開示の実施形態を詳細に説明する際、装置の構造を示す断面図は、例示を容易にするために、ある縮尺まで部分的に拡大されない。また、概略図は例に過ぎず、それらは開示の範囲を限定するとして理解されるべきではない。さらに、実際の製造プロセスでは、３次元の測定値、すなわち、長さ、幅および奥行きが考えられるべきである。加えて、以下に説明される、第１の形状構成が第２の形状構成「上」にある構造は、第１および第２の形状構成が直接接触して形成される実施形態を含んでいてもよく、また、第１および第２の形状構成間に追加の形状構成が形成される実施形態も含んでいてもよい。この場合、第１および第２の形状構成は直接接触していないかもしれない。
画像検知チップ用パッケージにおける欠陥、特にスルーホールの隅での弱さという欠陥を減少させるために、画像検知チップ用パッケージが本開示で提供される。図２および図３に示すように、画像検知チップ用パッケージは以下のものを含む：
互いに対向する第１の表面１００１および第２の表面１００２を含む画像検知チップ１００。第１の表面１００１には、画像検知領域１０２と、画像検知領域１０２のまわりのコンタクトパッド１０４とが設けられる；
第２の表面１００２からコンタクトパッド１０４まで延在するスルーホール１０５；
スルーホール１０５の側壁上および第２の表面１００２上に配置されたパッシベーション層１０６；
スルーホール１０５の底上およびパッシベーション層１０６上に配置された電気接続層１０８。電気接続層１０８はコンタクトパッド１０４と電気的に接続されている；および
電気接続層１０８と電気的に接続されたはんだバンプ１２２。
本開示では、パッシベーション層が電気接続層とチップとの間に配置され、絶縁層として機能する。パッシベーション層は、スルーホールの隅でも良好な段差被覆性を有する。また、スルーホールの底のパッシベーション層は、コンタクトパッドを露出させるために、エッチングによって除去され得る。このように、次に形成される電気接続層とコンタクトパッドとの間に、大きい面積を有する表面間接触が形成され、それにより、電気接続層とコンタクトパッドとの間の接合力を増加させ、画像検知チップ用パッケージにおける潜在的な欠陥をさらに減少させる。
本開示の別の例では、パッケージは、電気接続層１０８とパッシベーション層１０６との間に位置するバッファ層１０７をさらに含む。はんだバンプの下で電気接続層とパッシベーション層との間にバッファ層を配置することにより、はんだバンプが形成される際にリフローはんだ付けによって生じるパッシベーション層への衝撃力が吸収され得る。
本開示の実施形態では、画像検知チップ用パッケージは、誘導穴およびはんだバンプが形成された、切断されていない構造であってもよく、または、切断後に得られる個々の完成したチップ構造であってもよい。
画像検知チップは、画像検知領域とコンタクトパッドとを少なくとも含む。本開示の実施形態では、画像検知領域１０２と、画像検知領域１０２のまわりのコンタクトパッド１０４とは、画像検知チップの第１の表面上に配置される。画像検知領域１０２は、外部光を受信し、外部光を電気信号に変換するために使用される。画像検知領域１０２には、少なくとも画像センサユニットが形成される。画像検知領域１０２には、画像センサユニットと接続された関連回路がさらに形成されてもよい。関連回路は、チップを駆動するための駆動ユニット（図面には図示せず）、感光領域電流を得るための読取ユニット（図面には図示せず）、感光領域電流を処理するための処理ユニット（図面には図示せず）などであってもよい。
明らかに、他のコンポーネントも、特定の設計要件に従って画像検知チップ上に設けられてもよい。しかしながら、本開示の創造的局面と密接に関連していないコンポーネントは、ここでは詳細には説明されない。
一般に、配線を容易にするために、画像検知領域１０２は単一チップユニットの中央に位置し、コンタクトパッド１０４は、画像検知領域１０２のまわりに、および単一チップユニットの周辺に矩形構成で配置されており、単一チップユニットの各側にいくつかのコンタクトパッド１０４が形成されてもよい。コンタクトパッド１０４は、画像検知領域内のコンポーネントと外部回路との間の入力／出力端子であり、それを通って、画像検知領域１０２からの電気信号が外部回路に送信される。コンタクトパッドは導電材料で作られており、それはＡｌ、Ａｕ、またはＣｕなどの金属材料であってもよい。
画像検知領域およびコンタクトパッドの位置、ならびにコンタクトパッドの数は、異なる設計および要件に従って調節されてもよい、ということが理解されるべきである。たとえば、コンタクトパッドは、画像検知領域の片側のみ、または両側に設けられてもよい。
必ずしも必要ではないものの、好ましくは、画像検知チップ用パッケージは、画像検知領域１０２と整列されて取付けられた保護カバープレート２００をさらに含んでいてもよい。画像検知領域１０２内のコンポーネントを保護するように機能する保護カバープレート２００は、保護カバーが画像検知領域上に形成されるように画像検知領域を含むための空間を含み、それにより、画像検知領域に入る光に影響を与えることなく画像検知領域を損傷から保護する。本開示の一実施形態では、保護カバープレート２００は光学ガラスで作られており、その上に支持構造２２０が設けられる。保護カバープレート２００は、支持構造２２０によって形成されたキャビティに画像検知領域１０２が含まれるように、支持構造２２０を介して画像検知領域１０２と整列されて取付けられ、それにより、画像検知領域１０２を保護するためのガラスカバーを形成する。保護カバープレート２００は他の構造を有していてもよい、ということが理解されるべきである。たとえば、保護カバープレート２００は不透明な基板によって形成されてもよく、画像検知領域に対応する基板の領域に、開口部、またはシールドを有する透光開口部が設けられる。
しかしながら、光学ガラスで作られた保護カバープレートは鏡面反射という欠陥を有する場合があり、それは、画像検知領域に入る光の減少をもたらし、画像化品質に影響を与える。したがって、図３を参照すると、本開示の一実施形態では、反射防止層２０１が、光学ガラスで作られた保護カバープレート２００の表面上に設けられる。反射防止層２０１は、画像検知領域１０２に面する光学ガラスの表面上に、または、画像検知領域１０２に面する表面とは反対の表面上に配置されてもよい。これに代えて、反射防止層２０１は、光学ガラスの両面上に設けられてもよい。反射防止層は少なくとも、画像検知領域１０２に対応する領域を覆う。反射防止コーティングの好適な材料が、選択された光学ガラスに従って選択されてもよい。光学ガラスの表面上に反射防止層を設けることにより、反射光を減少させ、画像検知領域に入る光を増加させ、画像化品質を向上させることができる。
本開示では、コンタクトパッド１０４はスルーホール１０５を介して外部回路と電気的に接続され、画像検知領域１０２から外部回路へ電気信号を送信する。
本開示の実施形態では、図２および図３に示すように、コンタクトパッド１０４は、第２の表面１００２からコンタクトパッド１０４まで延在するスルーホール１０５、スルーホール１０５の側壁上および第２の表面１００２上に配置されたパッシベーション層１０６、スルーホール１０５の底上およびパッシベーション層１０６上に配置された電気接続層１０８、および電気接続層１０８と電気的に接続されたはんだバンプ１２２を通して、外部回路と電気的に接続される。加えて、バンプをはんだ付けするプロセスにおいてパッシベーション層への衝撃力を吸収するために、バッファ層１０７が電気接続層１０８とパッシベーション層１０６との間に配置されてもよい。
スルーホール１０５は、コンタクトパッド１０４がスルーホール１０５を通して露出されるように、画像検知チップ１００を通ってコンタクトパッド１０４まで延在する。スルーホール１０５はコンタクトパッド１０４の表面まで延在してもよく、または、コンタクトパッド１０４の厚さの一部を通ってさらに延在してもよい。スルーホール１０５は、逆台形形状または階段形状であってもよい。すなわち、スルーホールは、逆台形断面または階段状断面を有していてもよい。
パッシベーション層１０６は、電気接続層１０８用の電気絶縁層として機能する。本開示の一実施形態では、パッシベーション層１０６は、酸化シリコン、窒化シリコン、酸窒化シリコン、またはそれらの積層物といった、酸化物または窒化物の無機誘電材料で作られている。電気接続層用の電気絶縁層として、パッシベーション層は、スルーホールの隅でも良好な段差被覆性を有しており、このため、スルーホールの隅での弱さに起因する欠陥を回避することができる。
電気接続層１０８は、上述のスルーホールの内壁を覆い、はんだバンプ１２２との接続のためにスルーホールの両側の第２の表面上に延在する。電気接続層１０８は導電材料で作られており、それはＡｌ、Ａｕ、およびＣｕなどの金属材料であってもよい。
電気絶縁層として機能するパッシベーション層１０６は、バンプをはんだ付けするプロセスにおいて衝撃を受ける場合がある。これに鑑み、本開示では、バッファ層１０７が、はんだバンプ１２２の下で電気接続層１０８とパッシベーション層１０６との間に配置される。バッファ層１０７は、バンプのはんだ付けによって生じるパッシベーション層への衝撃力を吸収するために使用される。バッファ層１０７は、エポキシ樹脂またはアクリル樹脂といった有機高分子フォトレジストで作られてもよい。バッファ層１０７の厚さは、５μｍ〜２５μｍであってもよい。より好ましくは、バッファ層１０７は感光性レジストで作られてもよい。この場合、パッシベーション層への衝撃力の吸収に加えて、バッファ層は光を吸収する機能も有することができ、光が第２の表面を通って画像検知領域に入るのを防止することができる。
また、本開示の別の実施形態では、遮光層１０１が第２の表面上に設けられてもよい。図３に示すように、遮光層１０１は、光、特に赤外光がチップを通って画像検知領域１０２に入るのを防止するために、画像検知領域１０２を覆う。遮光層１０１は、光が遮光層の表面で鏡面反射され、それにより光が画像検知領域に入るのを防止するように、アルミニウム、アルミニウム合金、または他の好適な金属材料といった金属材料で作られてもよい。より好ましくは、金属材料は、同様に良好な光吸収性能を有する、黒くなった金属Ａｌであってもよい。
加えて、はんだマスク１２０が上述の画像検知チップ上に形成される。はんだマスク１２０は電気接続層１０８を覆い、スルーホールを充填する。はんだマスクは、バンプをはんだ付けするプロセスにおいて他の層のための絶縁および保護層として機能する。はんだマスクは、たとえば、感光性はんだマスクインクで作られてもよい。はんだマスクは、バンプのはんだ付けによって生じるパッシベーション層への衝撃力をさらに吸収して画像検知チップを保護するために、バッファ層１０７と同じ誘電材料で作られてもよい。
はんだバンプ１２２は、電気接続層１０８と電気的に接続されている。この実施形態では、はんだバンプ１２２は、スルーホールの両側の第２の表面１００２上の電気接続層１０８上に配置され、電気接続層と接触および接続している。はんだバンプは、外部回路との電気接続のために使用される。はんだバンプ１２２は、はんだボールまたは金属柱などの接続構造であってもよく、銅、アルミニウム、金、スズまたは鉛などの金属材料で作られてもよい。
本開示の画像検知チップ用パッケージの実施形態を詳細に上述した。加えて、上述のパッケージ用の実装方法が、本開示に従ってさらに提供される。特定の実施形態を参照して、実装方法を以下に詳細に説明する。
最初に、ウェーハ１０００が設けられる。ウェーハ１０００は、アレイ状に配置された複数の画像検知チップを含む。本開示の一実施形態では、図４Ａに示すように、複数の画像検知チップ１００がウェーハ１０００上に形成され、アレイ状に配置される。次のプロセスでウェーハ１０００を切断して独立した画像検知チップパッケージを形成するために、切断トレンチ領域１１００が、隣り合う画像検知チップ１００間に設けられる。図４Ｂを参照して、画像検知チップ１００は、互いに対向する第１の表面１００１および第２の表面１００２を含む。画像検知チップ１００には、画像検知領域１０２と、画像検知領域のまわりのコンタクトパッド１０４とが設けられる。画像検知領域１０２およびコンタクトパッド１０４は、第１の表面１００１上に位置する。図４Ａは、ウェーハ１０００の構造を示す平面図である。図４Ｂおよび続く関連図面は、ＡＡ１に沿った、画像検知チップ１００の構造を示す断面図である。
この実施形態では、ウェーハ１０００は半導体基板であり、それは、シリコン基板、Ｇｅ基板、ＳｉＧｅ基板、またはＳＯＩ基板といった、半導体材料を含むバルク基板または積層基板であってもよい。
本開示の一実施形態では、画像検知チップは、画像検知領域１０２と、画像検知領域のまわりのコンタクトパッド１０４とを含む。画像検知領域１０２およびコンタクトパッド１０４は、第１の表面１００２上に位置する。画像検知領域１０２は、外部光を受信し、外部光を電気信号に変換するために使用される。画像検知領域１０２には、少なくとも画像センサユニットが形成される。画像センサユニットは、たとえば、アレイ状に配置された複数のフォトダイオードによって形成されてもよい。画像検知領域１０２には、画像センサユニットと接続された関連回路がさらに形成されてもよい。関連回路は、チップを駆動するための駆動ユニット（図面には図示せず）、感光領域電流を得るための読取ユニット（図面には図示せず）、感光領域電流を処理するための処理ユニット（図面には図示せず）などであってもよい。
必ずしも必要ではないものの、好ましくは、実装方法は、図５〜６に示すように、保護カバープレート２００を設け、保護カバープレート２００をウェーハ１０００と整列させて取付けるステップをさらに含んでいてもよい。
この実施形態では、図６に示すように、保護カバープレート２００は光学ガラスで作られており、その上に支持構造２２０が設けられる。保護カバープレート２００は、支持構造２２０によって形成されたキャビティに画像検知領域１０２が含まれるように、支持構造２２０を介して画像検知領域１０２と整列されて取付けられ、それにより、画像検知領域１０２を保護するためのガラスカバーを形成する。光学ガラスは、無機ガラス、有機ガラス、または、ある強度を有する他の透明材料であってもよい。光学ガラスの厚さは、３００μｍ〜５００μｍであってもよい。
支持構造２２０は一般に、酸化シリコン、窒化シリコン、酸窒化シリコン、または感光性レジストといった誘電材料で作られている。特定の一実施形態では、支持構造は感光性レジストで作られている。最初に、感光性レジストが光学ガラスの表面上にスピンコーティングされ、次に露光され現像されて、感光性ガラス上に支持構造２２０を形成してもよい。
光学ガラスで作られた保護カバープレートは鏡面反射という欠陥を有する場合があり、それは、画像検知領域に入る光の減少をもたらし、画像化品質に影響を与える。したがって、図５を参照すると、支持構造が形成される前に、反射防止層２０１が、光学ガラスの表面上に設けられる。反射防止層２０１は、画像検知領域１０２に面する光学ガラスの表面上に、または、画像検知領域１０２に面する表面とは反対の表面上に設けられてもよい。これに代えて、反射防止層２０１は、光学ガラスの両面上に設けられてもよい。反射防止層は、スプレープロセスを用いてガラス基板上に形成されてもよい。反射防止層は少なくとも、画像検知領域１０２に対応する領域を覆う。反射防止コーティングの好適な材料が、選択されたガラス基板に従って選択されてもよい。
この実施形態では、図６に示すように、保護カバープレート２００は支持構造２２０を介してウェーハ１０００の第１の表面に取付けられ、保護カバープレート２００は、画像検知領域１０２と整列されて取付けられる。ここで、保護カバープレート２００を画像検知領域１０２と整列させて取付けるために、接着層（図面には図示せず）が、支持構造２２０上、および／またはウェーハ１０００の第１の表面上に設けられてもよく、それにより、保護カバープレート２００とウェーハ１０００との取付けおよび整列を達成する。たとえば、接着層は、支持構造２２０の表面上に、および／または支持構造２２０に対応するウェーハ１０００の第１の表面上の位置に、スプレープロセス、スピンコーティングプロセス、または接着プロセスを用いて設けられてもよい。次に、支持構造２２０およびウェーハ１０００は押しつけられ、接着層によって取付けられる。接着層は、接着機能だけでなく、絶縁機能および封止機能も行なう。接着層はポリマー接着材料で作られてもよく、それは、シリカゲル、エポキシ樹脂、またはベンゾシクロブテンといったポリマー材料であってもよい。
次に、コンタクトパッド１０４まで延在するスルーホール１０５が、第２の表面１００２上に形成される。コンタクトパッド１０４はスルーホール１０５を介して外部回路と電気的に接続され、画像検知領域１０２から外部回路へ電気信号を送信する。
具体的には、まず、スルーホールを形成するための次のエッチングを容易にするために、ウェーハ１０００は第２の表面１００２から薄くされる。ウェーハ１０００は、機械化学研摩プロセス、化学機械研磨プロセス、またはそれらの組合せを用いて薄くされてもよい。
次に、好ましくは、図７に示すように、光、特に赤外光が第２の表面を通って画像検知領域１０２に入るのを防止するために、遮光層１０１が、少なくとも画像検知領域１０２に対応する第２の表面上の位置に設けられてもよい。遮光層１０１は金属材料で作られてもよく、それは、たとえば、アルミニウム、アルミニウム合金、または他の好適な金属材料であってもよい。好ましい一実施形態では、まず、アルミニウム金属層などの金属層が、スパッタリングプロセスを用いて、ウェーハ１０００の第２の表面上に形成されてもよい。次に、アルミニウム材料層の遮光効果を高めるために、金属層は、アルミニウム金属層上に黒い硫化膜層を形成するよう黒くされる。金属層は、酸性溶液またはアルカリ性溶液を使用して黒くされてもよい。たとえば、アルミニウム金属層は、硫黄を含有するアルカリ性溶液で処理されてもよい。黒くなった金属層の厚さは、１μｍ〜１０μｍであってもよい。好ましくは、厚さは、５μｍ、６μｍなどであってもよい。次に、金属材料層は、画像検知領域１０２に対応する第２の表面上の位置だけに遮光層１０１を形成するように、パターン化される。遮光層はまた、画像検知領域を完全に覆うように、画像検知領域１０２よりも大きい面積を有していてもよく、それにより、より良好な遮光効果を達成する。
次に、図８に示すように、コンタクトパッド１０４まで延在するスルーホール１０５が、第２の表面１００２上に形成される。具体的には、ウェーハ１０００は、コンタクトパッド１０４が露出されるまで、反応性イオンエッチング手法または誘導結合プラズマエッチング手法などのエッチング手法を使用してエッチングされてもよく、コンタクトパッド１０４はさらに、コンタクトパッドが露出されるスルーホール１０５を形成するために、オーバーエッチングされてもよい。すなわち、コンタクトパッドの厚さの一部がエッチングによって除去されてもよい。
次に、図９に示すように、パッシベーション層１０６が、スルーホール１０５の側壁上およびスルーホール１０５の両側の第２の表面１００２上に形成される。パッシベーション層１０６は、酸化シリコン、窒化シリコン、酸窒化シリコン、またはそれらの積層といった、酸化物または窒化物の誘電材料で作られてもよい。具体的には、まず、酸化シリコン層などのパッシベーション材料層が、化学蒸着法を使用して堆積される。次に、マスキングプロセスが行なわれ、ここで、パッシベーション材料層がマスクによってマスクされた状態でエッチングが行なわれて、コンタクトパッド１０４上のパッシベーション材料層を除去し、そのため、パッシベーション層１０６は、スルーホール１０５の側壁上およびスルーホール１０５の両側の第２の表面１００２上だけに形成される。パッシベーション層によって形成された電気絶縁層は、より良好な被覆性を有する。また、コンタクトパッド上のパッシベーション層はエッチングプロセスを使用して選択的に除去されてもよく、それにより、次に形成される電気接続層とコンタクトパッドとの間に表面間接触が達成され、このため、電気接続層とコンタクトパッドとのより良好な接触および接合が保証され得る。
次に、必ずしも必要ではないものの、好ましくは、図１０に示すように、バッファ層が、第２の表面１００２上のパッシベーション層１０６上に形成される。バッファ層１０７は、エポキシ樹脂またはアクリル樹脂といった有機高分子フォトレジストで作られてもよい。より好ましくは、バッファ層は感光性レジストで作られてもよい。バッファ材料層が、スピンコーティングプロセスまたはスプレープロセスを用いて形成されてもよく、次に、バッファ材料層は露光され現像されて、第２の表面１００２上のパッシベーション層１０６上だけにバッファ層１０７が形成される。バッファ層は、少なくともはんだバンプが配置される第２の表面上の領域に形成されるか、または、形成される電気接続層に沿ってさらに延在する。後者の場合、バッファ層は、はんだバンプが配置される領域よりも大きい面積を有する。
次に、図１１に示すように、スルーホール１０５の内壁およびバッファ層１０７を覆う電気接続層１０８が形成される。電気接続層は導電材料で作られており、それはＡｌ、Ａｕ、またはＣｕなどの金属材料の薄膜であってもよい。電気接続層は、ＲＤＬ（Redistribution Layer：再分配層）技術または他の好適な堆積プロセスを用いて形成されてもよい。たとえば、電気接続層１０８を形成するために、ＲＤＬ技術を使用してＣｕの電気めっきが行なわれ、整った層を形成するためにＴｉがスパッタリングされる。ＲＤＬ技術を用いて、ボンディングエリアのレイアウトが並べ換えられ、それにより、ボンディングエリアにおけるはんだバンプの最小ピッチに対する要件をより良好に満たす。
次に、はんだマスク１２０が形成される。好ましくは、図１２に示すように、第２の表面上のはんだマスク１２０に、開口部が形成される。はんだマスク１２０は、バンプをはんだ付けするプロセスにおいて他の層のための絶縁および保護層として機能する。はんだマスクは、たとえば、感光性はんだマスクインクで作られてもよく、または、バンプのはんだ付けによって生じるパッシベーション層への衝撃力をさらに吸収するために、有機高分子フォトレジストといった、バッファ層１０７と同じ誘電材料で作られてもよい。開口部はエッチングプロセスを用いてはんだマスクに形成されてもよく、電気接続層１０８は開口部を通して露出され、はんだバンプは開口部に形成されることになっている。特定の一実施形態では、図１２に示すように、はんだマスクは感光性はんだマスクインクで作られ、スピンコーティングによって形成され、開口部は露光および現像プロセスを用いて形成される。
次に、図１３に示すように、はんだバンプ１２２が開口部に形成される。特定の一実施形態では、ＵＢＭ（Under Bump Metal：アンダーバンプメタル）層が最初に形成されてもよい。次に、バンピングプロセスが行なわれ、ここで、はんだボールがレチクルを通してＵＢＭ上に配置される。次に、リフローはんだ付けプロセスが行なわれて、開口部にはんだバンプ１２２が形成される。はんだバンプは、はんだボールまたは金属柱などの接続構造であってもよく、銅、アルミニウム、金、スズまたは鉛、またはそれらの合金材料などの金属材料で作られてもよい。
さらに、切断プロセスが行なわれてもよく、ここで、ウェーハ１０００および保護カバープレート２００は、上述のウェーハパッケージを個々のチップへと切断するために、ウェーハ１０００の切断トレンチ領域１１００に沿って切断され、それにより、画像検知チップの独立したパッケージが得られる。
加えて、他の実施形態では、上述の実施形態に従った実装方法との違いは、第２の表面上に遮光層が形成されず、バッファ層１０７が、光吸収機能を有する感光性レジストで作られ、パッシベーション層への衝撃力を軽減でき、光が第２の表面を通って画像検知領域に入ることを防止できるようになっている、ということである。これらの実施形態では、他の製造プロセスは、上述の実施形態での製造プロセスと同じであり、ここでは繰り返されない。
本開示を上述してきたが、本開示はそれに限定されない。当業者であれば、本開示の精神および範囲から逸脱することなく、さまざまな変更および修正を加えることができ、したがって、本開示の保護範囲は、請求項で定義された範囲に従うべきである。

Claims (22)

  1. 画像検知チップ用パッケージであって、
    互いに対向する第１の表面および第２の表面を有する画像検知チップを含み、第１の表面には、画像検知領域と、前記画像検知領域のまわりのコンタクトパッドとが設けられ、前記パッケージはさらに、
    前記第２の表面から前記コンタクトパッドまで延在するスルーホールと、
    前記スルーホールの側壁上および前記第２の表面上に設けられたパッシベーション層と、
    前記スルーホールの底上および前記パッシベーション層上に設けられた電気接続層とを含み、前記電気接続層は前記コンタクトパッドと電気的に接続され、前記パッケージはさらに、
    前記電気接続層と電気的に接続されたはんだバンプを含む、パッケージ。
  2. 前記第２の表面上に位置し、前記画像検知領域を覆う遮光層をさらに含む、請求項１に記載のパッケージ。
  3. 前記遮光層は金属で作られている、請求項２に記載のパッケージ。
  4. 前記金属はＡｌであり、その表面は黒くなっている、請求項３に記載のパッケージ。
  5. 前記電気接続層と前記パッシベーション層との間に位置するバッファ層をさらに含む、請求項１に記載のパッケージ。
  6. 前記バッファ層は、有機高分子フォトレジストまたは感光性レジストで作られている、請求項５に記載のパッケージ。
  7. 前記バッファ層の厚さは、５μｍ〜２５μｍである、請求項６に記載のパッケージ。
  8. 前記電気接続層を覆い、前記スルーホールを充填するはんだマスクをさらに含む、請求項１に記載のパッケージ。
  9. 前記画像検知チップと整列されて取付けられた保護カバープレートをさらに含む、請求項１に記載のパッケージ。
  10. 前記保護カバープレートは光学ガラスで作られており、前記光学ガラスの少なくとも１つの表面上に反射防止層が配置される、請求項９に記載のパッケージ。
  11. 前記パッシベーション層は、酸化シリコン、窒化シリコン、または酸窒化シリコンで作られている、請求項１に記載のパッケージ。
  12. 画像検知チップを実装するための方法であって、
    アレイ状に配置された複数の画像検知チップを含むウェーハを設けるステップを含み、前記複数の画像検知チップの各々は、互いに対向する第１の表面および第２の表面を有し、画像検知領域と前記画像検知領域のまわりのコンタクトパッドとを含み、前記画像検知領域および前記コンタクトパッドは前記第１の表面上に位置し、前記方法はさらに、
    前記第２の表面上にスルーホールを形成するステップを含み、前記スルーホールは前記コンタクトパッドまで延在し、前記方法はさらに、
    前記スルーホールの側壁上および前記スルーホールの両側の前記第２の表面上にパッシベーション層を形成するステップと、
    前記スルーホールの内壁およびバッファ層を覆う電気接続層を形成するステップとを含み、前記電気接続層は前記コンタクトパッドと電気的に接続され、前記方法はさらに、
    前記電気接続層上にはんだバンプを形成するステップを含み、前記はんだバンプは前記電気接続層と電気的に接続されている、方法。
  13. 前記スルーホールを形成するステップの前に、前記方法はさらに、前記画像検知領域に対応する前記第２の表面上の位置に遮光層を形成するステップを含む、請求項１２に記載の方法。
  14. 前記遮光層を形成するステップは、前記画像検知領域に対応する前記位置に前記遮光層を形成するために、前記第２の表面上に金属層をスパッタリングによって形成し、前記金属層をエッチングするステップを含む、請求項１３に記載の方法。
  15. 前記金属層はＡｌで作られており、
    Ａｌで作られた前記金属層をスパッタリングによって形成後、前記方法はさらに、
    前記金属層の表面を黒くし、次に前記金属層をエッチングするステップを含む、請求項１４に記載の方法。
  16. 前記電気接続層を形成するステップの後で、前記はんだバンプを形成するステップの前に、前記方法はさらに、
    はんだマスクを形成するステップと、
    前記第２の表面上の前記はんだマスクに開口部を形成するステップとを含み、前記はんだバンプは前記開口部に形成される、請求項１２に記載の方法。
  17. 保護カバープレートを設け、前記保護カバープレートを前記画像検知チップと整列させて取付けるステップをさらに含む、請求項１２に記載の方法。
  18. 前記保護カバープレートは光学ガラスで作られており、前記光学ガラスの少なくとも１つの表面上に反射防止層が配置される、請求項１７に記載の方法。
  19. 前記スルーホールの前記側壁上および前記スルーホールの両側の前記第２の表面上に前記パッシベーション層を形成するステップは、
    パッシベーション層を堆積させるステップと、
    前記スルーホールの底で前記パッシベーション層をエッチングによって除去するステップとを含む、請求項１２に記載の方法。
  20. 前記パッシベーション層は、酸化シリコン、窒化シリコン、または酸窒化シリコンで作られている、請求項１９に記載の方法。
  21. 前記パッシベーション層を形成するステップの後で、前記方法はさらに、
    前記第２の表面上の前記パッシベーション層上に前記バッファ層を形成するステップを含む、請求項１２に記載の方法。
  22. 前記バッファ層は感光性レジストで作られており、
    前記第２の表面上の前記パッシベーション層上に前記バッファ層を形成するステップは、
    前記第２の表面上に前記感光性レジストをスピンコーティングするステップと、
    露光および現像プロセスを用いて前記バッファ層を形成するステップとを含む、請求項２１に記載の方法。
JP2018521251A 2015-10-28 2016-09-19 画像検知チップ実装構造および実装方法 Pending JP2018535549A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
CN201520848187.0U CN205159327U (zh) 2015-10-28 2015-10-28 影像传感芯片封装结构
CN201510716297.6 2015-10-28
CN201520848187.0 2015-10-28
CN201510716297.6A CN105226074A (zh) 2015-10-28 2015-10-28 影像传感芯片封装结构及封装方法
PCT/CN2016/099325 WO2017071427A1 (zh) 2015-10-28 2016-09-19 影像传感芯片封装结构及封装方法

Publications (1)

Publication Number Publication Date
JP2018535549A true JP2018535549A (ja) 2018-11-29

Family

ID=58629814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018521251A Pending JP2018535549A (ja) 2015-10-28 2016-09-19 画像検知チップ実装構造および実装方法

Country Status (5)

Country Link
US (1) US20180301488A1 (ja)
JP (1) JP2018535549A (ja)
KR (1) KR20180061298A (ja)
TW (1) TWI594409B (ja)
WO (1) WO2017071427A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554698B (zh) * 2020-03-27 2023-05-23 广州立景创新科技有限公司 图像获取组件及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102470A (ja) * 1999-09-30 2001-04-13 Sony Corp 半導体装置
JP2004228607A (ja) * 2002-11-27 2004-08-12 Kyocera Corp 固体撮像装置
JP2007134735A (ja) * 2000-07-11 2007-05-31 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2010186870A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
JP2012015470A (ja) * 2010-07-05 2012-01-19 Olympus Corp 撮像装置および撮像装置の製造方法
WO2012046319A1 (ja) * 2010-10-06 2012-04-12 三菱電機株式会社 太陽電池モジュール、光起電力装置、及び太陽電池モジュールの製造方法
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355066B (zh) * 2008-05-26 2011-05-18 苏州晶方半导体科技股份有限公司 封装结构及其制造方法
JP5674399B2 (ja) * 2010-09-22 2015-02-25 富士フイルム株式会社 重合性組成物、感光層、永久パターン、ウエハレベルレンズ、固体撮像素子、及び、パターン形成方法
US20120081872A1 (en) * 2010-09-30 2012-04-05 Alcatel-Lucent Canada Inc. Thermal warp compensation ic package
TWI512930B (zh) * 2012-09-25 2015-12-11 Xintex Inc 晶片封裝體及其形成方法
CN103413769B (zh) * 2013-08-27 2016-02-24 南通富士通微电子股份有限公司 晶圆级芯片尺寸封装方法
CN205159327U (zh) * 2015-10-28 2016-04-13 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构
CN105226074A (zh) * 2015-10-28 2016-01-06 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法
CN105244359B (zh) * 2015-10-28 2019-02-26 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及封装方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102470A (ja) * 1999-09-30 2001-04-13 Sony Corp 半導体装置
JP2007134735A (ja) * 2000-07-11 2007-05-31 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
JP2004228607A (ja) * 2002-11-27 2004-08-12 Kyocera Corp 固体撮像装置
JP2010186870A (ja) * 2009-02-12 2010-08-26 Toshiba Corp 半導体装置
JP2011003863A (ja) * 2009-06-22 2011-01-06 Toshiba Corp 半導体装置およびカメラモジュール
JP2012015470A (ja) * 2010-07-05 2012-01-19 Olympus Corp 撮像装置および撮像装置の製造方法
WO2012046319A1 (ja) * 2010-10-06 2012-04-12 三菱電機株式会社 太陽電池モジュール、光起電力装置、及び太陽電池モジュールの製造方法
CN102610624A (zh) * 2012-03-13 2012-07-25 苏州晶方半导体股份有限公司 半导体封装方法

Also Published As

Publication number Publication date
US20180301488A1 (en) 2018-10-18
WO2017071427A1 (zh) 2017-05-04
KR20180061298A (ko) 2018-06-07
TWI594409B (zh) 2017-08-01
TW201715717A (zh) 2017-05-01

Similar Documents

Publication Publication Date Title
KR102103393B1 (ko) 이미지 감지 칩 패키징 구조 및 패키징 방법
US8174090B2 (en) Packaging structure
US7986021B2 (en) Semiconductor device
TWI549247B (zh) 晶片封裝體
KR101870985B1 (ko) 반도체 패키지와 반도체 패키지의 제조 방법 및 광학 모듈
KR100712159B1 (ko) 반도체 장치 및 그 제조 방법
JP2018531519A6 (ja) イメージセンシングチップのパッケージ構造とパッケージング方法
CN106449546B (zh) 影像传感芯片封装结构及其封装方法
TWI698968B (zh) 封裝結構以及封裝方法
US20190067352A1 (en) Photosensitive chip packaging structure and packaging method thereof
JP2006228913A (ja) 半導体装置及びその製造方法
US10490583B2 (en) Packaging structure and packaging method
US20180090524A1 (en) Image sensor package and method of packaging the same
KR102070665B1 (ko) 패키지 구조 및 패키징 방법
WO2022227451A1 (zh) 封装结构和封装方法
JP2018535549A (ja) 画像検知チップ実装構造および実装方法
JP6557776B2 (ja) パッケージ構造およびパッケージング方法
CN214672618U (zh) 封装结构
KR20110077416A (ko) 이미지 센서 및 그 제조방법
JP2010027886A (ja) 半導体装置とそれを用いたカメラモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200818