KR20130011419A - 후면 조명 구조의 이미지 센서의 제조 방법 - Google Patents
후면 조명 구조의 이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR20130011419A KR20130011419A KR1020110072567A KR20110072567A KR20130011419A KR 20130011419 A KR20130011419 A KR 20130011419A KR 1020110072567 A KR1020110072567 A KR 1020110072567A KR 20110072567 A KR20110072567 A KR 20110072567A KR 20130011419 A KR20130011419 A KR 20130011419A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- etch stop
- stop layer
- forming
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000005286 illumination Methods 0.000 title description 4
- 239000010410 layer Substances 0.000 claims abstract description 292
- 239000000758 substrate Substances 0.000 claims abstract description 77
- 239000004065 semiconductor Substances 0.000 claims abstract description 64
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 37
- 230000002093 peripheral effect Effects 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000003384 imaging method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000009413 insulation Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 206010034960 Photophobia Diseases 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 208000013469 light sensitivity Diseases 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000831 Steel Inorganic materials 0.000 description 1
- 238000002835 absorbance Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명의 기술적 사상은 포토 다이오드가 형성된 반도체 기판의 전면에 배선부를 형성하는 단계와, 상기 반도체 기판의 후면의 액티브 픽셀 센서 영역 상에 반사 방지층을 형성하는 단계와, 상기 반사 방지층 상에 식각 저지층을 형성하는 단계와, 상기 식각 저지층 상에 상기 식각 저지층과 식각 선택비를 갖는 층간 절연층을 형성하는 단계와, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각함으로써 상기 액티브 픽셀 센서 영역을 오픈하는 단계를 포함하는 후면 조명 구조의 이미지 센서를 제공한다.
Description
본 발명의 기술적 사상은 이미지 센서의 제조 방법에 관한 것으로, 보다 상세하게는 후면 조명 구조의 이미지 센서의 제조 방법에 관한 것이다.
이미지센서는 광학 영상(optical image)을 전기 신호로 변환시키는 반도체 소자를 말한다. 이미지 센서는 배선층이 배치되는 기판 전면으로 광이 입사되는 전면 조명 이미지 센서와 배선층이 배치되는 기판 전면의 반대편인 후면으로 광이 입사되는 후면 조명(Back Side Illumination: BSI) 구조의 이미지 센서로 분류될 수 있다.
본 발명의 기술적 사상이 해결하려는 과제는 광 크로스토크에 의한 특성 열화를 방지하면서 패드 금속층 및 외부 접속 단자를 용이하게 형성할 수 있는 이미지 센서의 제조방법을 제공하는 데 있다.
상술한 과제를 해결하기 위하여 본 발명의 기술적 사상의 이미지 센서의 제조 방법은 포토 다이오드가 형성된 반도체 기판의 전면에 배선부를 형성하는 단계와, 상기 반도체 기판의 후면의 액티브 픽셀 센서 영역 상에 반사 방지층을 형성하는 단계와, 상기 반사 방지층 상에 식각 저지층을 형성하는 단계와, 상기 식각 저지층 상에 상기 식각 저지층과 식각 선택비를 갖는 층간 절연층을 형성하는 단계와, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각함으로써 상기 액티브 픽셀 센서 영역을 오픈하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 식각 저지층은 상기 반사 방지층 상에 형성되는 제1 식각 저지층과, 상기 제1 식각 저지층 상에 형성되고 상기 제1 식각 저지층 및 상기 층간 절연층과 식각 선택비가 있는 제2 식각 저지층으로 형성할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 층간 절연층은 상기 제2 식각 저지층을 식각 저지점으로 하여 식각하고, 상기 제2 식각 저지층은 상기 제1 식각 저지층을 식각 저지점으로 하여 식각할 수 있다. 상기 층간 절연층은 실리콘 산화층으로 형성하고, 상기 제2 식각 저지층은 실리콘 질화층으로 형성하고, 상기 제1 식각 저지층은 실리콘 산화층으로 형성할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각할 때, 상기 액티브 픽셀 센서 영역 상에 상기 식각 저지층을 균일한 두께로 남길 수 있다. 상기 액티브 픽셀 센서 영역 상에 남는 식각 저지층의 두께는 50 내지 500Å일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각한 후에 상기 식각 저지층을 더 식각하여 상기 액티브 픽셀 센서 영역 상에 상기 반사 방지층을 노출할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 반도체 기판의 전면에 상기 포토 다이오드 및 배선부을 형성하는 단계 후에, 상기 배선부 상에 상기 지지 기판을 부착하는 단계와, 상기 지지 기판을 아래로 하고, 상기 반도체 기판의 후면을 연마하는 단계를 더 포함할 수 있다.
또한, 본 발명의 기술적 사상의 이미지 센서의 제조 방법은 포토 다이오드가 형성된 반도체 기판의 전면에 배선층을 포함하는 배선부를 형성하는 단계와, 상기 반도체 기판의 후면의 액티브 픽셀 센서 영역 및 주변 회로 영역 상에 반사 방지층을 형성하는 단계와, 상기 반사 방지층 상에 식각 저지층을 형성하는 단계와, 상기 식각 저지층 상에 상기 식각 저지층과 식각 선택비를 갖는 층간 절연층을 형성하는 단계와, 상기 주변 회로 영역에 상기 배선층과 전기적으로 연결되는 패드 금속층을 형성하는 단계와, 상기 반도체 기판의 후면 상부에 상기 패드 금속층을 노출하는 패드 개구부를 갖는 패드 절연층을 형성하는 단계와, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각함으로써 상기 액티브 픽셀 센서 영역을 오픈하는 단계와, 상기 패드 개구브를 통해 오픈된 패드 금속층 상에 외부 접속 단자를 형성하는 단계를 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 패드 금속층을 형성하는 단계는, 상기 주변 회로 영역의 층간 절연층, 식각 저지층, 반사 방지층 및 반도체 기판의 후면을 식각하여 상기 배선층을 오픈하는 배선 개구부를 형성하는 단계와, 상기 배선 개구부 상에 상기 배선층과 전기적으로 연결되는 배리어 금속층을 형성하는 단계와, 상기 배리어 금속층 상에 상기 패드 금속층을 형성하는 단계를 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 배리어 금속층을 형성할 때, 상기 반도체 기판의 후면의 상기 액티브 픽셀 센서 영역의 둘레에 광 차단층을 더 형성할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 배선 개구부를 형성하기 전에, 상기 반도체 기판의 후면을 연마하는 단계를 더 포함할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각할 때 상기 액티브 픽셀 센서 영역 상에 상기 식각 저지층을 균일한 두께로 남길 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상기 식각 저지층은 복수개의 물질층들이 적층되어 있는 적층 구조로 형성할 수 있다. 상기 식각 저지층을 구성하는 복수개의 물질층들은 서로간에 식각 선택비를 가질 수 있다.
본 발명 사상의 의 일 실시예에 의하면, 액티브 픽셀 센서 영역(APS)의 오픈 영역을 형성할 때, 식각 저지층을 반도체 기판의 후면 상에 얇고 균일한 두께로 남게 하거나, 식각 저지층이 남지 않고 반사 방지층이 반도체 기판의 후면 상에 얇고 균일한 두께로 남을 수 있다. 이에 따라, 본 발명 사상의 일 실시예에 의한 이미지 센서는 광 크로스토크에 의한 특성 열화가 방지되고 반도체 기판에 만들어지는 이미지 센서들(이미지 센서 칩들)간의 특성을 균일하게 할 수 있다.
또한, 본 발명 사상의 일 실시예에 의하면, 패드 금속층을 노출하는 패드 개구부를 갖는 패드 절연층과, 패드 개구부 내에 패드 금속층과 연결되는 외부 접속 단자를 용이하게 형성할 수 있다.
도 1은 본 발명의 기술적 사상의 일 예에 의한 후면 조명 구조의 이미지 센서의 구성도이다.
도 2는 도 1의 후면 조명 구조의 이미지 센서의 단위 픽셀을 나타낸 회로도이다.
도 3은 도 2의 단위 픽셀을 반도체 기판 상에 집적시킨 평면도이다.
도 4는 본 발명의 기술적 사상의 일 예에 의한 후면 조명 구조의 이미지 센서의 픽셀 어레이 영역의 평면도이다.
도 5는 본 발명의 기술적 사상에 의한 후면 조명 구조의 이미지 센서를 설명하는 단면도이다.
도 6 내지 도 13은 도 5의 후면 조명 구조의 이미지 센서를 제조하는 제조 방법을 설명하기 위한 단면도들이다.
도 14은 본 발명의 사상의 일 실시예에 따른 후면 조명 구조의 이미지 센서를 포함한 이미징 시스템에 대한 블럭 구조도이다.
도 15은 본 발명의 사상의 일 실시예에 따른 별개의 칩으로 구성된 후면 조명 구조의 이미지 센서를 도시한 블럭 구조도이다.
도 2는 도 1의 후면 조명 구조의 이미지 센서의 단위 픽셀을 나타낸 회로도이다.
도 3은 도 2의 단위 픽셀을 반도체 기판 상에 집적시킨 평면도이다.
도 4는 본 발명의 기술적 사상의 일 예에 의한 후면 조명 구조의 이미지 센서의 픽셀 어레이 영역의 평면도이다.
도 5는 본 발명의 기술적 사상에 의한 후면 조명 구조의 이미지 센서를 설명하는 단면도이다.
도 6 내지 도 13은 도 5의 후면 조명 구조의 이미지 센서를 제조하는 제조 방법을 설명하기 위한 단면도들이다.
도 14은 본 발명의 사상의 일 실시예에 따른 후면 조명 구조의 이미지 센서를 포함한 이미징 시스템에 대한 블럭 구조도이다.
도 15은 본 발명의 사상의 일 실시예에 따른 별개의 칩으로 구성된 후면 조명 구조의 이미지 센서를 도시한 블럭 구조도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서, 막, 층, 영역, 기판, 또는 칩 등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제1, 제2등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제2부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차(tolerance)에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명 사상의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다. 이하의 본 발명의 사상은 개별적인 실시예로 또는 실시예들을 조합하여 구현될 수 있다.
도 1은 본 발명의 기술적 사상의 일 예에 의한 후면 조명 구조의 이미지 센서의 구성도이다.
구체적으로, 후면 조명 구조의 이미지 센서(100)는 씨모스 이미지 센서일 수 있다. 이미지 센서(100)은 반도체 기판(400) 상에 형성된 픽셀 어레이 영역(120, pixel array region), 로직 영역(150, logic region) 및 외부 접속 단자(170)를 포함하는 주변 회로 영역(180, Peripheral circuit(PC) region)을 포함할 수 있다. 픽셀 어레이 영역(120)은 매트릭스(matrix) 형태로 배치된 다수의 단위 픽셀(125)을 포함한다.
로직 영역(150)은 픽셀 어레이 영역(120)의 가장 자리 면에 각각 위치한다. 로직 영역(150)은 다수의 CMOS 트랜지스터들(도시되지 않음)로 구성되며, 픽셀 어레이 영역(120)의 각 픽셀에 일정한 신호를 제공하거나 출력 신호를 제어한다. 외부 접속 단자(170)는 외부 장치와 전기적 신호를 주고받는데 이용된다.
도 2는 도 1의 후면 조명 구조의 이미지 센서의 단위 픽셀을 나타낸 회로도이고, 도 3은 도 2의 단위 픽셀을 반도체 기판 상에 집적시킨 평면도이다.
구체적으로, 단위 픽셀(125)은 도 2에 도시된 바와 같이, 빛을 센싱하는 포토 다이오드(132), 포토 다이오드(132)에 의해 생성된 전하를 전달하는 트랜스퍼 트랜지스터(transfer transistor, Tx, 134), 전달된 전하를 저장하는 플로팅 확산 영역(FD: floating diffusion region)을 주기적으로 리셋(reset)시키는 리셋 트랜지스터(Rx, 136) 및 플로팅 확산 영역(FD)에 충전된 전하에 따른 신호를 버퍼링(buffering)하는 소스 팔로워(source follower: 138)를 포함한다.
소스 팔로워(138)는 직렬로 연결된 2개의 MOS 트랜지스터(M1,R1)로 구성될 수 있다. 리셋 트랜지스터(136)의 일단 및 모스 트랜지스터(M1)의 일단은 전원 전압(VDD)에 연결되며, 모스 트랜지스터(R1)의 게이트 전극은 로(row) 선택 신호 라인(RSEL)에 연결되고, 모스 트랜지스터(R1)의 일단은 칼럼 선택 라인(SEL)에 연결된다.
픽셀 어레이 영역(120)의 단위 픽셀(125)은 도 3에 도시된 바와 같이 반도체 기판(400)상에 집적된다. 즉, 도 3에 도시된 바와 같이, 반도체 기판(400) 상부에 액티브 영역(115)이 형성된다. 액티브 영역(115)은 포토 다이오드 영역(115a) 및 트랜지스터 영역(115b)으로 구성된다. 포토 다이오드 영역(115a)은 단위 픽셀 영역으로 규정된 반도체 기판(400)의 소정 부분을 점유하도록, 예컨대, 사각판 형태로 형성될 수 있다.
트랜지스터 영역(115b)은 포토 다이오드 영역(115a)의 일면과 접하면서 적어도 한 부분 이상 절곡된 라인 형태로 형성될 수 있다. 트랜지스터 영역(115b)은 트랜스퍼 트랜지스터의 게이트 전극(134a), 리셋 트랜지스터의 게이트 전극(136a), 소스 팔로워의 게이트 전극(138a, 139a)이 형성되어 있다.
도 4는 본 발명의 기술적 사상의 일 예에 의한 후면 조명 구조의 이미지 센서의 픽셀 어레이 영역의 평면도이다.
구체적으로, 픽셀 어레이 영역(120)은 액티브 픽셀 센서 영역(200, active pixel sensor(APS) region)와 액티브 픽셀 센서 영역(200)의 외부 둘레를 둘러싸는 광 차단 영역(210, optical block(OB) region)를 포함할 수 있다. 액티브 픽셀 센서 영역(200) 및 광 차단 영역(210)는 앞서 설명한 바와 같이 포토 다이오드 및 모스 트랜지스터를 포함할 수 있다.
이미지 센서를 구동할 때 액티브 픽셀 영역(200)는 광을 센싱하는 부분이다. 광 차단 영역(210)는 광이 차단되어 액티브 픽셀 센서 영역(200)의 전기적 특성, 즉 암 전류에 따른 다크 노이즈 특성을 검사하고 평가하는데 이용된다. 다시 말해, 광 차단 영역(210)는 암 전류에 의한 다크 노이즈 특성을 검사하여 평가하고, 이 결과를 바탕으로 액티브 픽셀 센서 영역(200)의 포토 다이오드에 암전류에 해당하는 전류값을 보상하여 이미지 장치에서 다크 노이즈를 발생하지 않게 할 수 있다. 광 차단 영역(210)의 가로 크기(X1) 및 세로 크기(Y1)는 공정 파라미터에 따라 임의적으로 정할 수 있는 값이다.
도 5는 본 발명의 기술적 사상에 의한 후면 조명 구조의 이미지 센서를 설명하는 단면도이다.
구체적으로, 후면 조명 구조의 이미지 센서(100)는 앞서 설명한 바와 같이 액티브 픽셀 센서 영역(APS), 광 차단 영역(OB) 및 주변 회로 영역(PC)로 구별할 수 있다. 이미지 센서(100)는 포토 다이오드(406)이 형성된 반도체 기판(400)의 전면(404)와 후면(402a)을 포함한다. 반도체 기판(400)의 위쪽으로 배선층(408) 및 배선 절연층(410)을 포함하여 배선부(411)가 형성되어 있다. 배선 절연층(410) 상에는 지지 기판(412)가 부착되어 있을 수 있다.
이미지 센서(100)은 배선층(408)이 배치되는 반도체 기판(400) 전면(404)의 반대편인 후면(402)으로 광이 입사되는 후면 조명(Back Side Illumination: BSI) 구조이다. 액티브 픽셀 센서 영역(APS)은 광이 반도체 기판(400)의 후면(402a)에 광이 입사되는 오픈 영역(432)를 포함하며, 반사 방지층(414) 및 식각 저지층(416a)가 형성될 수 있다.
오픈 영역(432)은 층간 절연층(418) 및 식각 저지층(416)을 식각하여 형성할 수 있다. 식각 저지층(416)은 복수개의 물질층들이 적층되어 있는 적층 구조로 형성될 수 있다. 식각 저지층(416)을 구성하는 복수개의 물질층들은 서로간에 식각 선택비를 가질 수 있다. 예컨대, 식각 저지층(416)은 반사 방지층(414) 상에 형성되는 제1 식각 저지층(416a) 및 제1 식각 저지층(416a) 상에 형성되는 제2 식각 저지층(416b)를 포함할 수 있다.
본 발명의 일 실시예에 의하면, 액티브 픽셀 센서 영역(APS)의 오픈 영역(432)를 형성할 때, 식각 저지층(416a)은 반도체 기판(400)의 후면(402a) 상에 얇고 균일한 두께로 남는 것이 중요하다.
액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께(T)는 50 내지 500Å일수 있다. 액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께(T)는 100 내지 400Å일 수 있다. 또한, 반도체 기판(400)에서 액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께 산포를 50 이내로 줄일 수 있다. 이에 대해서는 후에 보다 더 자세하게 설명한다.
식각 저지층(416a)이 얇고 균일한 두께로 남지 않을 경우 광 크로스토크에 의한 특성 열화가 발생할 수 있고, 반도체 기판(400) 내의 식각 저지층(416a)의 두께 산포에 따라 이미지 센서들(이미지 센서 칩들)의 특성이 달라질 수 있다.
본 발명의 일 실시예에 따르면, 액티브 픽셀 센서 영역(APS)의 오픈 영역(432)를 형성할 때, 식각 저지층(416a)이 남지 않고 반사 방지층(414)이 반도체 기판(400)의 후면(402a) 상에 균일한 두께로 남을 수 있다. 반사 방지층(414)가 균일한 두께로 남지 않을 경우 앞서 설명한 바와 같이 광 크로스토크에 의한 특성 열화나 반도체 기판(400) 내에 만들어지는 이미지 센서들(이미지 센서 칩들)의 특성이 달라질 수 있다.
반도체 기판의 후면(402a)의 광 차단 영역(OB) 및 주변 회로 영역(PC) 상에는 반사 방지층(414), 식각 저지층(416) 및 층간 절연층(418)이 형성되어 있을 수 있다. 광 차단 영역에는 광 차단층(424)이 형성될 수 있다. 주변 회로 영역(PC)에는 배선층(408)을 오픈하는 배선 개구부(420)과, 배선 개구부(420) 내에 배선층(408)과 전기적으로 연결되는 배리어 금속층(425) 및 패드 금속층(426)을 포함할 수 있다. 또한, 패드 금속층(426)을 노출하는 패드 개구부(430)를 갖는 패드 절연층(428)과, 패드 개구부(430) 내에 패드 금속층과 연결되는 외부 접속 단자(434)가 형성되어 있을 수 있다.
도 6 내지 도 13은 도 5의 후면 조명 구조의 이미지 센서를 제조하는 제조 방법을 설명하기 위한 단면도들이다.
도 6를 참조하면, 후면(402) 및 전면(404)을 갖는 반도체 기판(400)를 준비한다. 반도체 기판(400)은 실리콘 웨이퍼일 수 있다. 반도체 기판(400)의 전면(404)에 포토 다이오드(406)을 형성한다. 앞서 설명한 바와 같이 액티부 픽셀 센서 영역(APS)의 주위에는 광 차단 영역(OB)가 위치하며, 나머지 부분은 로직 영역을 포함하는 주변 회로 영역(PC)이다.
도 6 내지 도 13에서, 액티브 픽셀 센서 영역(APS)에서 단위 픽셀을 구성하는 트랜지스터들, 플러팅 확산 영역 및 소스 팔로워 등은 편의상 생략하고, 주변회로 영역에서도 트랜지스터들은 편의상 생략한다.
포토 다이오드(406)가 형성된 반도체 기판(400)의 전면(404) 상에 배선층(408) 및 배선층(408)을 절연하는 배선 절연층(410)을 포함하는 배선부(411)을 형성한다. 배선층(408)은 서로 다른 레벨로 이루어지는 복수개의 금속층들로 구성될 수 있으며, 각 금속층들은 서로 전기적으로 연결되어 있다.
도 7을 참조하면, 지지 기판(412)를 준비한다. 지지 기판(412)는 실리콘 웨이퍼일수 있다. 포토 다이오드(406) 및 배선층(408)이 형성된 반도체 기판(400)의 배선 절연층(410) 상에 지지 기판(412)을 접합한다. 지지 기판(412)은 전체 이미지 센서에 대한 지지대 역할을 하게 된다. 접합은 반도체 기판(400)의 배선 절연층(410) 상에 지지 기판(412)를 밀착시켜 다소 고온의 열처리 등을 통해서 이루어질 수 있다.
도 8을 참조하면, 지지 기판(412)을 아래로 하고, 반도체 기판(400)의 후면(402)를 연마하고 평탄화한다. 연마 깊이(h)는 포토 다이오드가 손상을 받지 않을 정도로 연마하고 평탄화한다. 연마는 화학기계적 연마 공정을 이용할 수 있다. 연마를 통해 반도체 기판(400)의 두께를 수 ㎛, 예컨대 10 ㎛ 이하의 정도로 만들 수 있다. 반도체 기판(400)의 후면(402)를 연마함으로써 반도체 기판(400)의 후면(402)는 두께가 얇아진 후면(402a)로 변경된다. 반도체 기판(400)의 후면(402)를 연마하고, 반도체 기판(400)의 후면에서 바로 광이 조사(조명)되면 광의 경로를 최소화하여 광 감도를 증가시킬 수 있고, 단위 픽셀당 수광 면적을 크게 할 수 있다.
도 9를 참조하면, 포토 다이오드(406)이 형성된 반도체 기판(400)의 후면(402a) 상에 반사 방지층(414, Anti Reflective Layer)을 형성한다. 반사 방지층(414)는 반도체 기판(400)의 후면에서 조사된 광의 반사를 방지하고 흡수도를 높이기 위해 형성한다.
반사 방지층(414) 상에 식각 저지층(416, etch stopping layer)을 형성한다. 식각 저지층(416)은 앞서 설명한 바와 같이 복수개의 물질층들이 적층되어 있는 적층 구조로 형성될 수 있다. 식각 저지층(416)을 구성하는 복수개의 물질층들은 서로간에 식각 선택비를 가질 수 있다.
예컨대, 식각 저지층(416)은 반사 방지층(414) 상에 형성되는 제1 식각 저지층(416a) 및 제1 식각 저지층(416a) 상에 형성되는 제2 식각 저지층(416b)를 포함할 수 있다. 제2 식각 저지층(416b)는 제1 식각 저지층(416a) 및 후에 형성되는 층간 절연층(418)과 식각 선택비가 있는 물질로 형성할 수 있다. 제1 식각 저지층(416a)은 실리콘 산화층이나 금속 산화층으로 형성할 수 있다. 제2 식각 저지층(416b)는 실리콘 질화층으로 형성할 수 있다. 식각 저지층(416)에 대하여는 후에 보다 더 자세하게 설명한다.
식각 저지층(416) 상에 층간 절연층(418)을 형성한다. 층간 절연층(418)은 실리콘 산화층으로 형성할 수 있다. 식각 저지층(416)은 층간 절연층(418)의 식각시 식각 저지 역할을 수행할 수 있다.
도 10을 참조하면, 주변회로 영역(PC)의 층간 절연층(418), 식각 저지층(416), 반사 방지층(414), 반도체 기판(410)을 식각하여 배선층(408)을 오픈하는 배선 개구부(420)을 형성한다. 배선 개구부(420)의 양측벽에 스페이서(422)을 형성한다. 스페이서(422)은 실리콘 산화층이나 실리콘 질화층으로 형성할 수 있다.
도 11을 참조하면, 배선 개구부(420), 스페이서(422) 및 층간 절연층(418)이 형성된 반도체 기판(400)의 후면 상부에 제1 금속층, 예컨대 텅스텐층을 형성하고 사진식각공정으로 식각하여 패터닝한다.
이에 따라, 주변 회로 영역(PC)의 배선 개구부(420)의 내부의 스페이서(422) 및 층간 절연층(418) 상에 배선층(408)과 전기적으로 연결되는 배리어 금속층(425)을 형성하고, 광 차단 영역(OB) 상에 광 차단층(424)을 형성한다. 광 차단 영역(OB) 상에서 제1 금속층을 식각하여 광 차단층(424)을 형성할 때, 액티브 픽셀 센서 영역(APS)의 층간 절연층(418)은 식각되어 두께가 낮아질 수 있다. 즉, 층간 절연층(418)의 표면이 광 차단층(424)의 하부 바닥면보다 아래로 위치할 수 있다.
도 12을 참조하면, 배리어 금속층(425), 광 차단층(414) 및 층간 절연층(418)이 형성된 반도체 기판(400)의 후면 상부에 제2 금속층, 예컨대 알루미늄층을 형성하고 사진식각공정으로 식각하여 패터닝한다. 이에 따라, 주변 회로 영역(PC)의 배리어 금속층(425) 상에 패드 금속층(426)을 형성한다.
계속하여, 패드 금속층(426), 광 차단층(424) 및 층간 절연층(418)이 형성된 반도체 기판(400)의 후면 상부에 패드 절연층(428)을 형성한다. 패드 절연층(428)은 실리콘 산화층으로 형성할 수 있다. 액티브 픽셀 센서 영역(APS)은 층간 절연층(418) 및 패드 절연층(428)이 적층된 상태가 된다.
도 13을 참조하면, 주변 회로 영역(PC)의 패드 금속층(426) 상의 패드 절연층(428)을 식각하여 패드 개구부(430)를 형성한다. 또한, 액티브 픽셀 센서 영역(APS)의 패드 절연층(428), 층간 절연층(418) 및 식각 저지층(416)을 사진식각공정을 이용하여 패터닝하여 액티브 픽셀 센서 영역(APS)를 오픈하여 오픈 영역(432)을 형성한다.
액티브 픽셀 센서 영역(APS)의 오픈을 위한 패드 절연층(428), 층간 절연층(418) 및 식각 저지층(416)의 식각 과정은 다음과 같다.
먼저, 패드 절연층(428) 및 층간 절연층(418)을 제2 식각 저지층(416b)의 표면을 식각 저지점(S1)으로 하여 1차 식각한다. 1차 식각은 패드 절연층(428) 및 층간 절연층(418)을 제2 식각 저지층(416b)과 식각 선택비가 있는 식각 가스, 예컨대 C5F8가스를 이용하여 수행한다.
1차 식각할 때 제2 식각 저지층(416b)의 표면이 일부 식각될 수도 있다. 이어서, 제2 식각 저지층(416b)을 제1 식각 저지층(416a)의 표면(416a)을 식각 저지점(S2)로 하여 2차 식각한다. 2차 식각은 제2 식각 저지층(416b)을 제1 식각 저지층(416a)과 식각 선택비가 있는 식각 가스, 예컨대 CH2F2 가스를 이용하여 수행한다. 2차 식각시에 제1 식각 저지층(416a)의 표면이 일부 식각될 수도 있다.
액티브 픽셀 센서 영역(APS)은 제1 식각 저지층(416a)이 얇고 균일한 두께(T)로 남게 된다. 액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께(T)는 50 내지 500Å 일수 있다. 액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께(T)는 100 내지 400Å 일수 있다. 또한, 반도체 기판(400)에서 액티브 픽셀 센서 영역(APS) 상에 남는 식각 저지층(416a)의 두께 산포를 50Å 이내로 줄일 수 있다.
이렇게 액티브 픽셀 센서 영역(APS) 상에 균일한 두께로 식각 저지층(416a)을 남길 경우, 광 크로스토크에 의한 특성 열화를 방지할 수 있고, 반도체 기판(400) 내에 만들어지는 이미지 센서(이미지 센서 칩들)의 특성 차이를 방지할 수 있다.
더 나아가, 반사 방지층(414)의 표면을 식각 저지점(S3)로 하여 식각 저지층(216a)을 더 식각하여 액티브 픽셀 센서 영역 상에 반사 방지층을 노출시킬 수 있다. 이렇게 될 경우, 광 크로스토크에 의한 특성 열화을 방지할 수 있고, 반도체 기판(400) 내에 만들어지는 이미지 센서(이미지 센서 칩)들의 특성 차이를 더욱더 줄일 수 있다.
계속하여, 도 5에 도시한 바와 같이 오픈된 패드 금속층(426) 상에 외부 접속 단자(434)를 형성할 수 있다. 이에 따라, 후면 조명 구조의 이미지 센서가 소형화될 경우 외부 장치와의 전기적 연결을 위한 패드 금속층(426)과 외부 접속 단자(434)를 용이하게 형성할 수 있다.
도 14은 본 발명의 사상의 일 실시예에 따른 후면 조명 구조의 이미지 센서를 포함한 이미징 시스템에 대한 블럭 구조도이다.
구체적으로, 이미징 시스템(500)은 앞서 설명한 후명 조명 구조의 이미지 센서(100)의 출력 이미지를 처리하는 시스템이다. 이미징 시스템(500)은 컴퓨터 시스템, 카메라 시스템, 스캐너, 이미지 안전화 시스템 등 이미지 센서(100)를 장착한 모든 종류의 전기전자 시스템일 수 있다.
컴퓨터 시스템과 같은 프로세서 기반 이미징 시스템(500)은 버스(505)를 통해서 입출력 I/O소자(530)와 커뮤니케이션을 할 수 있는 마이크로프로세서 또는 중앙처리장치(CPU)와 같은 프로세서(520)를 포함할 수 있다. 버스(505)를 통해서 플로피 디스크 드라이브(550), CD ROM 드라이브(555), 포트(560), 및 RAM(540)은 프로세서(520)와 서로 연결되어 데이터를 주고받아, 이미지 센서(100)의 데이터에 대한 출력 이미지를 재생할 수 있다.
포트(560)는 비디오카드, 사운드 카드, 메모리 카드, USB 소자 등을 커플링하거나, 또 다른 시스템과 데이터를 통신할 수 있는 포트일 수 있다. 이미지 센서(100)은 CPU, 디지털 신호 처리 장치(DSP) 또는 마이크로프로세서 등의 프로세서들과 함께 같이 집적될 수 있고, 또한, 메모리와 함께 집적될 수도 있다. 물론 경우에 따라서는 프로세서와 별개의 칩으로 집적될 수 있다. 이미징 시스템(400)은 최근 발달되고 있는 디지털 기기 중 카메라폰, 디지털 카메라 등의 시스템 블록다이어그램일 수 있다.
도 15은 본 발명의 사상의 일 실시예에 따른 별개의 칩으로 구성된 후면 조명 구조의 이미지 센서를 도시한 블럭 구조도이다.
구체적으로, 이미지 센서(100)는, 타이밍 제너레이터(timing generator, 810, 880), 전술한 액티브 픽셀 센서 영역(200)을 포함하는 픽셀 어레이 영역(120), CDS(correlated double sampling, 840), 컴퍼레이터(comparator, 850), ADC(analog-to-digital convertor, 860), 버퍼(buffer, 890) 및 컨트롤 레지스터 블록 (control resister block, 870) 등을 포함할 수 있다.
픽셀 어레이 영역(120)에서 광학 렌즈에 포집된 피사체에 대한 빛 데이터는 전자로 변환(electron conversion)되고, 변환된 전자들이 전압으로 전환(voltage conversion) 증폭되어, CDS(840)에서 노이즈가 제거되고 필요한 신호만 선택될 수 있다. 컴퍼레이터(850)에서 선택된 신호들을 비교하여 일치 여부를 확인하고, 일치된 신호 데이터에 대하여 ADC(860)에서 아날로그 신호를 디지털화하고, 디지털화된 이미지 데이터 신호는 버퍼(890) 등을 거쳐, DSP 및 마이크로프로세서 등에 입력되어 피사체 이미지로 재생될 수 있다. 이미지 센서(100)는 픽셀 어레이 영역(120)을 포함하여 감도가 향상되고 크로스토크가 감소 될 수 있는 후면 조명 이미지 센서이다.
지금까지, 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형, 치환 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 이미지 센서, 120: 픽셀 어레이 영역, 125: 단위 픽셀, 150: 로직 영역, 170: 외부 접속 단자, 180: 주변회로 영역, 200: 액티브 픽셀 센서 영역, 광 차단 영역: 210, APS: 액티브 픽셀 센서 영역, 400: 반도체 기판, 132, 406: 포토 다이오드, 404: 반도체 기판의 전면, 402, 402a: 반도체 기판의 후면, 408: 배선층, 410: 배선 절연층, 411: 배선부, 414: 반사 방지층, 416a, 416b, 416: 식각 저지층, 424: 강 차단층, 425: 배리어 금속층, 426: 패드 금속층, 428: 층간 절연층, 432: 오픈 영역, 434: 외부 접속 단자
Claims (10)
- 포토 다이오드가 형성된 반도체 기판의 전면에 배선부를 형성하는 단계;
상기 반도체 기판의 후면의 액티브 픽셀 센서 영역 상에 반사 방지층을 형성하는 단계;
상기 반사 방지층 상에 식각 저지층을 형성하는 단계;
상기 식각 저지층 상에 상기 식각 저지층과 식각 선택비를 갖는 층간 절연층을 형성하는 단계; 및
상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각함으로써 상기 액티브 픽셀 센서 영역을 오픈하는 단계를 포함하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법. - 제1항에 있어서, 상기 식각 저지층은 상기 반사 방지층 상에 형성되는 제1 식각 저지층과, 상기 제1 식각 저지층 상에 형성되고 상기 제1 식각 저지층 및 상기 층간 절연층과 식각 선택비가 있는 제2 식각 저지층으로 형성하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
- 제2항에 있어서, 상기 층간 절연층은 상기 제2 식각 저지층을 식각 저지점으로 하여 식각하고, 상기 제2 식각 저지층은 상기 제1 식각 저지층을 식각 저지점으로 하여 식각하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
- 제2항에 있어서, 상기 층간 절연층은 실리콘 산화층으로 형성하고, 상기 제2 식각 저지층은 실리콘 질화층으로 형성하고, 상기 제1 식각 저지층은 실리콘 산화층으로 형성하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
- 제1항에 있어서, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각할 때, 상기 액티브 픽셀 센서 영역 상에 상기 식각 저지층을 균일한 두께로 남기는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
- 제1항에 있어서, 상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각한 후에 상기 식각 저지층을 더 식각하여 상기 액티브 픽셀 센서 영역 상에 상기 반사 방지층을 노출하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
- 제1항에 있어서, 상기 반도체 기판의 전면에 상기 배선부을 형성하는 단계 후에,
상기 배선부 상에 상기 지지 기판을 부착하는 단계와,
상기 지지 기판을 아래로 하고, 상기 반도체 기판의 후면을 연마하는 단계를 더 포함하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조방법. - 포토 다이오드가 형성된 반도체 기판의 전면에 배선층을 포함하는 배선부를 형성하는 단계;
상기 반도체 기판의 후면의 액티브 픽셀 센서 영역 및 주변 회로 영역 상에 반사 방지층을 형성하는 단계;
상기 반사 방지층 상에 식각 저지층을 형성하는 단계;
상기 식각 저지층 상에 상기 식각 저지층과 식각 선택비를 갖는 층간 절연층을 형성하는 단계;
상기 주변 회로 영역에 상기 배선층과 전기적으로 연결되는 패드 금속층을 형성하는 단계;
상기 반도체 기판의 후면 상부에 상기 패드 금속층을 노출하는 패드 개구부를 갖는 패드 절연층을 형성하는 단계;
상기 식각 저지층을 식각 저지점으로 하여 상기 층간 절연층을 식각함으로써 상기 액티브 픽셀 센서 영역을 오픈하는 단계; 및
상기 패드 개구부를 통해 오픈된 패드 금속층 상에 외부 접속 단자를 형성하는 단계를 포함하는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조방법. - 제8항에 있어서, 상기 패드 금속층을 형성하는 단계는,
상기 주변 회로 영역의 층간 절연층, 식각 저지층, 반사 방지층 및 반도체 기판의 후면을 식각하여 상기 배선층을 오픈하는 배선 개구부를 형성하는 단계와,
상기 배선 개구부 상에 상기 배선층과 전기적으로 연결되는 배리어 금속층을 형성하는 단계와,
상기 배리어 금속층 상에 상기 패드 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조방법. - 제8항에 있어서, 상기 식각 저지층은 복수개의 물질층들이 적층되어 있는 적층 구조로 형성하고, 상기 식각 저지층을 구성하는 복수개의 물질층들은 서로간에 식각 선택비를 가지는 것을 특징으로 하는 후면 조명 구조의 이미지 센서의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110072567A KR20130011419A (ko) | 2011-07-21 | 2011-07-21 | 후면 조명 구조의 이미지 센서의 제조 방법 |
| US13/477,184 US8691617B2 (en) | 2011-07-12 | 2012-05-22 | Method of manufacturing image sensor having backside illumination structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110072567A KR20130011419A (ko) | 2011-07-21 | 2011-07-21 | 후면 조명 구조의 이미지 센서의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20130011419A true KR20130011419A (ko) | 2013-01-30 |
Family
ID=47519135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110072567A KR20130011419A (ko) | 2011-07-12 | 2011-07-21 | 후면 조명 구조의 이미지 센서의 제조 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8691617B2 (ko) |
| KR (1) | KR20130011419A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385166B2 (en) | 2014-02-04 | 2016-07-05 | Samsung Electronics Co., Ltd. | Image sensor and image processing device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5450295B2 (ja) * | 2010-07-05 | 2014-03-26 | オリンパス株式会社 | 撮像装置および撮像装置の製造方法 |
| US9030584B2 (en) * | 2013-03-18 | 2015-05-12 | Omnivision Technologies, Inc. | Image sensor with substrate noise isolation |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628936B2 (ja) | 2000-05-11 | 2005-03-16 | 日本テキサス・インスツルメンツ株式会社 | フォトダイオードの製造方法 |
| US7485486B2 (en) | 2005-03-18 | 2009-02-03 | Intersil Americas Inc. | Photodiode for multiple wavelength operation |
| KR100791346B1 (ko) * | 2006-12-05 | 2008-01-03 | 삼성전자주식회사 | 이미지 센서 제조 방법 및 이에 따라 제조된 이미지 센서 |
| JP5151375B2 (ja) * | 2007-10-03 | 2013-02-27 | ソニー株式会社 | 固体撮像装置およびその製造方法および撮像装置 |
| KR20100050330A (ko) | 2008-11-05 | 2010-05-13 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| JP5442394B2 (ja) * | 2009-10-29 | 2014-03-12 | ソニー株式会社 | 固体撮像装置とその製造方法、及び電子機器 |
| TWI515885B (zh) * | 2009-12-25 | 2016-01-01 | 新力股份有限公司 | 半導體元件及其製造方法，及電子裝置 |
-
2011
- 2011-07-21 KR KR1020110072567A patent/KR20130011419A/ko active Search and Examination
-
2012
- 2012-05-22 US US13/477,184 patent/US8691617B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9385166B2 (en) | 2014-02-04 | 2016-07-05 | Samsung Electronics Co., Ltd. | Image sensor and image processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130017646A1 (en) | 2013-01-17 |
| US8691617B2 (en) | 2014-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11843015B2 (en) | Image sensors | |
| US11735620B2 (en) | Solid-state imaging device having optical black region, method of manufacturing the same, and electronic apparatus | |
| US11296134B2 (en) | Image sensor including planar boundary between optical black and active pixel sensor areas with a wiring layer comprising a stepped portion and a via contact portion that penetrates through the pad area of a substrate | |
| KR101783560B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기 | |
| KR101688084B1 (ko) | 이미지 센서 및 이를 포함하는 패키지 | |
| US8492804B2 (en) | Solid-state imaging device, method for producing same, and camera | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| KR20120110377A (ko) | 이미지 센서 | |
| KR102653348B1 (ko) | 이미지 센서 | |
| US20080160660A1 (en) | Method for fabricating a CMOS image sensor | |
| KR20090088635A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20100030768A (ko) | 보호막 후면에 차광막을 갖는 시모스 이미지 센서 및 그 제조 방법 | |
| KR102652444B1 (ko) | 이미지 센서 | |
| KR20130011419A (ko) | 후면 조명 구조의 이미지 센서의 제조 방법 | |
| US8043927B2 (en) | Method of manufacturing a CMOS image sensor | |
| US20210280624A1 (en) | Imaging systems with improved microlenses for enhanced near-infrared detection | |
| CN108807447B (zh) | 图像传感器及其形成方法 | |
| US9219094B2 (en) | Backside illuminated image sensor | |
| US20230378206A1 (en) | Image sensor | |
| KR20100098004A (ko) | 이미지 센서의 제조 방법 및 그에 의해 제조된 이미지 센서 | |
| US20100155797A1 (en) | CMOS image sensors | |
| CN117080230A (zh) | 图像传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment |