CN110291637A - 摄像器件、电子装置和制造摄像器件的方法 - Google Patents

摄像器件、电子装置和制造摄像器件的方法 Download PDF

Info

Publication number
CN110291637A
CN110291637A CN201880011702.6A CN201880011702A CN110291637A CN 110291637 A CN110291637 A CN 110291637A CN 201880011702 A CN201880011702 A CN 201880011702A CN 110291637 A CN110291637 A CN 110291637A
Authority
CN
China
Prior art keywords
picture pick
substrate
rdl
region
excavation portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880011702.6A
Other languages
English (en)
Other versions
CN110291637B (zh
Inventor
斋藤卓
藤井宣年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN110291637A publication Critical patent/CN110291637A/zh
Application granted granted Critical
Publication of CN110291637B publication Critical patent/CN110291637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/11845—Chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Biophysics (AREA)
  • Veterinary Medicine (AREA)
  • Optics & Photonics (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Public Health (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Animal Behavior & Ethology (AREA)
  • Manufacturing & Machinery (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明涉及能够在保持半导体芯片的强度的同时薄化端子提取表面上的半导体的摄像器件、电子装置和制造摄像器件的方法。所提供的摄像器件包括：第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和第二基板，在所述第二基板中形成有贯通电极，其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。例如，本发明可以应用到包括半导体芯片的半导体封装。

Description

摄像器件、电子装置和制造摄像器件的方法
技术领域
本发明涉及摄像器件、电子装置和制造摄像器件的方法，并且尤其涉及能够在保持半导体芯片的强度的同时薄化端子提取表面上的半导体的摄像器件、电子装置和制造摄像器件的方法。
背景技术
晶圆级芯片尺寸封装(WCSP：wafer level chip size package)是已知的，其将半导体装置(半导体封装)缩小至芯片尺寸(例如，参见专利文献1)。
引用文献列表
专利文献
专利文献1：日本专利申请公开号2010-21451。
发明内容
技术问题
注意，在包括具有背侧重布线层(RDL：backside redistribution layer)电极结构的WCSP的半导体封装中，需要通过减小背侧的端子提取表面上的硅(Si)的膜厚度来减小半导体封装的厚度。
然而，当减小端子提取表面上的硅(Si)的膜厚度时，存在着减小半导体芯片的强度的可能性。因此，需要在保持半导体芯片的强度的同时减小端子提取表面上的硅(Si)的膜厚度的技术。
本发明是考虑到这种情况提出的，并且能够在保持半导体芯片的强度的同时减小端子提取表面上的硅(Si)的膜厚度。
技术方案
根据本发明的一个方面的摄像器件包括：第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和第二基板，在所述第二基板中形成有贯通电极，其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
根据本发明的一个方面的电子装置包括摄像器件，其中，摄像器件包括：第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和第二基板，在所述第二基板中形成有贯通电极，其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
在根据本发明的一个方面的摄像器件和电子装置中，形成有二维布置有用于执行光的光电转换的像素的像素区域的第一基板和形成有贯通电极的第二基板堆叠。然后，在第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在挖掘部中形成有与第一基板的背表面连接的重布线层(RDL)。
根据本发明的一个方面的用于制造摄像器件的方法包括：在形成有贯通电极的第二基板的与光入射侧相对的背表面中形成挖掘部的第一步骤，其中，所述第二基板与第一基板相堆叠，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；以及在所述挖掘部中形成重布线层(RDL)的第二步骤，其中，所述重布线层(RDL)连接到所述第一基板的背表面。
在根据本发明的一个方面的用于制造摄像器件的方法中，在形成有二维布置有用于执行光的光电转换的像素的像素区域的第一基板和堆叠在第一基板上的第二基板中，在第二基板的与第二基板的光入射侧相对的背表面中形成挖掘部，并且在挖掘部中形成与第一基板的背表面连接的重布线层(RDL)。
发明效果
根据本发明的一个方面，在保持半导体芯片的强度的同时薄化端子提取表面上的半导体。
注意，此处说明的效果不必是限制性的，并且可以是本发明中说明的任何效果。
附图说明
图1是示出普通摄像器件的结构的剖视图。
图2是示出根据第一实施例的摄像器件的结构示例的剖视图。
图3是说明制造根据第一实施例的摄像器件的处理流程的视图。
图4是说明制造根据第一实施例的摄像器件的处理流程的视图。
图5是示出根据第二实施例的摄像器件的结构示例的剖视图。
图6是说明制造根据第二实施例的摄像器件的处理流程的视图。
图7是说明制造根据第二实施例的摄像器件的处理流程的视图。
图8是示出根据第三实施例的摄像器件的结构示例的剖视图。
图9是示出根据第四实施例的摄像器件的结构示例的剖视图。
图10是示出根据第五实施例的摄像器件的结构示例的视图(剖视图和仰视图)。
图11是示出根据第六实施例的摄像器件的结构示例的剖视图。
图12是示出根据第七实施例的摄像器件的结构示例的剖视图。
图13是示出根据第八实施例的摄像器件的结构示例的剖视图。
图14是示出具有应用本发明的摄像器件的电子装置的构造性示例的框图。
图15是示出应用本发明的摄像器件的使用示例的视图。
图16是示出体内信息获取系统的示意性构造示例的框图。
图17是示出车辆控制系统的示意性构造示例的框图。
图18是示出车外信息检测单元和摄像单元的安装位置的示例的说明图。
具体实施方式
下文中，将参考附图说明本发明的实施例。注意，按下列顺序给出说明。
1.本发明的概述
2.第一实施例：基本结构
3.第二实施例：安装焊球之后执行平坦化的情况下的结构
4.第三实施例：阻焊层和焊球的表面彼此齐平的结构
5.第四实施例：框架、阻焊层和焊球的表面互相齐平的结构
6.第五实施例：半导体芯片的中心部分未被挖掘的结构
7.第六实施例：形成Cu-LGA的结构
8.第七实施例：多层RDL布线结构
9.第八实施例：不存在透明部件的结构
10.电子装置的构造
11.摄像器件的使用示例
12.体内信息获取系统的应用示例
13.移动体的应用示例
<1.本发明的概述>
图1是示出普通摄像器件的结构的视图。
普通摄像器件1是被构造为具有背侧RDL电级结构的晶圆级芯片尺寸封装(WCSP)的半导体封装。摄像器件1通过堆叠透明部件11、粘合剂12、第一基板14和第二基板15来构造。
此外，在普通摄像器件1中，半导体芯片包括形成在作为图像传感器的第一基板14的上表面(前表面)上的片上透镜13和作为逻辑电路的第二基板15。
因为普通摄像器件1具有背侧RDL电级结构，所以形成包括垂直方向上的穿透第二基板15的硅(Si)的贯通电极(TSV：through silicon via)和水平方向上的重布线层(RDL)的TSV/RDL布线16-1和16-2，并且它们连接到第一基板14的下表面(背表面)。此外，焊球18-1和18-2安装在TSV/RDL布线16-1和16-2上，且TSV/RDL布线16-1和16-2和形成在第二基板15的下表面上的焊球18-1和18-2的一部分被阻焊层17覆盖。
在具有这种构造的普通摄像器件1中，由于需要减小半导体封装的厚度而需要减少端子提取表面上的硅(Si)的膜厚度，但是当减少硅(Si)的膜厚度时，存在着减少半导体芯片的强度的可能性。因此，需要在保持半导体芯片的强度的同时减小端子提取表面上的半导体(硅(Si))的膜厚度的技术。
因此，本发明提出了用于在保持半导体芯片的强度的同时减小端子提取表面上的半导体(硅(Si))的膜厚度的解决方案。在下文中，将通过第一到第八实施例来说明该解决方案。
<2.第一实施例>
(第一结构)
图2是示出根据第一实施例的摄像器件的结构示例的剖面图。
根据第一实施例的摄像器件100是被构造为具有背侧RDL电极结构的WCSP的半导体封装的示例。
注意，在下面的说明中，在摄像器件100中，光入射表面被称为上表面(前表面)，并且与光入射表面相对的表面被称为下表面(背表面)。
在图2中，摄像器件100通过堆叠透明部件111、粘合剂112、第一基板114和第二基板115来构造。换句话说，在摄像器件100中，采用如下的背侧RDL电极结构，在该结构中，通过粘合剂112将透明部件111和第一基板114彼此接合而构造的器件的端子从第一基板114的下表面侧(背表面侧)突出。
第一基板114被构造为诸如互补金属氧化物半导体(CMOS)图像传感器、电荷耦合器件(CCD)图像传感器等图像传感器。在第一基板114中，针对每个像素形成由PN结形成的光电二极管。此外，尽管未示出，在第一基板114上也形成有诸如传输晶体管、放大晶体管等像素晶体管。
片上透镜113形成在第一基板114的上表面(前表面)上。注意，尽管未示出，可以形成对应于诸如红色(R)、绿色(G)、蓝色(B)等颜色成分的滤色器。第一基板114通过诸如玻璃等之类的透明部件111以及粘合剂112来固定。
第二基板115是包括硅(Si)的硅基板，并例如被构造为逻辑电路。例如，半导体芯片包括作为图像传感器的第一基板114和作为逻辑电路的第二基板115。
具有前向锥形侧壁的挖掘部121形成在第二基板115的下表面侧(背表面侧)。包括垂直方向上的穿透第二基板115的硅(Si)的贯通电极(TSV)和水平方向上的重布线层(RDL)的TSV/RDL布线116-1和116-2形成在挖掘部121中，并且连接到第一基板114的下表面(背表面)。
例如，TSV/RDL布线116-1和116-2包括铜(Cu)、钨(W)、多晶硅等。焊球118-1安装在TSV/RDL布线116-1上。此外，焊球118-2安装在TSV/RDL布线116-2上。当摄像器件100安装在电子装置等时，焊球118-1和118-2布置为端子提取表面侧上的外部端子。
此外，在第二基板115中，阻焊层117形成在挖掘部121的除形成有TSV/RDL布线116-1和116-2和安装在TSV/RDL布线116-1和116-2上的焊球118-1和118-2的区域之外的区域中，并且形成为覆盖TSV/RDL布线116-1和116-2和焊球118-1和118-2。
具体地，通过处理第二基板115的硅(Si)以形成具有前向锥形侧壁的挖掘部121，挖掘出用于形成TSV/RDL布线116-1和116-2或焊球118-1和118-2的区域。然后，如果从下表面侧(背表面侧)观察第二基板115，则第二基板115的硅(Si)的表面(端子提取表面)具有框架形区域。
在这种情况下，构成框架形区域的框架部122和划线部131的表面(硅(Si)表面)以及埋置在挖掘部121中的阻焊层117的表面被平坦化成彼此齐平。
注意，划线部131的区域是框架形区域的一部分，并且是设置在晶圆上的图案之间的“边缘”。换句话说，在从下表面侧(背表面侧)观察第二基板115的情况下，第二基板115的硅(Si)的周围是划线部131的区域。换句话说，在框架形区域中，划线区域内侧的区域被当作框架部122的区域(可变区域)。
如上所述，在构成半导体芯片的第二基板115中，硅(Si)被挖掘，以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减少框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域中(即，在框架部122和划线部131的区域中)具有足够的膜厚度，并且因此能够在包括第一基板114(图像传感器)和第二基板115(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116-1和116-2或焊球118-1和118-2的一部分形成在形成于第二基板115的硅(Si)中的挖掘部121中，所以与普通摄像器件1的结构(图1)相比，可以减小作为半导体封装的的摄像器件100的高度。
如上所述，在根据第一实施例的摄像器件100具有背侧RDL电极结构的情况下，在摄像器件100的结构中，在第二基板115的硅(Si)中形成挖掘部121，在挖掘部121中形成TSV/RDL布线116-1和116-2或焊球118-1和118-2的一部分，并且阻焊层117埋置在挖掘部121中。因为根据第一实施例的摄像器件100具有这种结构，所以可以减少半导体封装的高度并且确保半导体芯片的芯片强度。
即，与普通摄像器件1的结构(图1)相比，在根据第一实施例的摄像器件100中，因为TSV/RDL布线116-1和116-2或焊球118-1和118-2的一部分形成在挖掘部121中，所以可以相应地减小摄像器件100的高度，并且因为充分地确保框架部122或划线部131的区域中的硅(Si)的厚度，所以可以保持半导体芯片的芯片强度。
(第一制造方法)
接下来，将参照图3和图4的示意性视图说明制造根据第一实施例的摄像器件100的处理流程。
注意，尽管未示出，但在图3和图4所示的处理的上一步骤中，通过堆叠第一基板114和第二基板115来构造摄像器件100，其中，在第一基板114上形成有透明部件111、粘合剂112和片上透镜113。
此后，在制造根据第一实施例的摄像器件100的处理中，首先，执行薄化处理。在该薄化处理中，如图3的A所示，减少第二基板115的硅(Si)的膜厚度，从而减小摄像器件100的厚度。
在这种情况下，如果简单地减少第二基板115的硅(Si)的厚度，则可以减少作为半导体封装的整个摄像器件100的厚度，但是存在通过减少厚度而减少半导体芯片的强度的问题。因此，在本技术中，在薄化处理中，确保第二基板115的硅(Si)的厚度足以保持半导体芯片的强度。
接下来，执行挖掘处理。在该挖掘处理中，如图3的B所示，对第二基板115的薄化之后的硅(Si)进行挖掘，从而形成挖掘部121。
此处，在执行挖掘处理时，考虑到作为随后处理的光刻处理中的抗蚀剂的涂布不均匀性、镀覆的断开等，形成在第二基板115的硅(Si)中的挖掘部121的侧壁优选地具有前向锥形形状，而不是垂直形状。
用于执行控制以形成具有前向锥形侧壁的挖掘部121的方法的示例可以包括使用硬掩模的碱性各向异性刻蚀。通过使用这种碱性各向异性刻蚀，可以通过第二基板115的硅(Si)的表面取向依赖性获得沿着硅(Si)面的锥形形状。此外，在挖掘硅(Si)时，通过执行碱性各向异性刻蚀处理，可以充分地应对涂布不均匀性或镀覆的断开。
接下来，执行TSV/RDL形成处理。在该TSV/RDL形成处理中，如图3的C所示，通过对形成有具有前向锥形侧壁的挖掘部121的第二基板115的硅(Si)进行处理，形成垂直方向上的穿透硅(Si)的贯通电极(TSV)，并且形成TSV/RDL布线116-1和116-2。
接下来，执行阻焊层涂布处理。在阻焊层涂布处理中，如图4的D所示，在具有前向锥形侧壁的挖掘部121中埋置阻焊层117，以覆盖形成在第二基板115的硅(Si)中的TSV/RDL布线116-1和116-2。注意，此处，也将阻焊层117涂布到框架形区域(框架部122和划线部131的区域)。
接下来，执行阻焊层平坦化处理。在该阻焊层平坦化处理中，如图4的E所示，通过例如使用磨床(研磨机)、平面刨床、化学机械研磨(CMP)等来执行(被涂布以埋置挖掘部121的)阻焊层117的平坦化。
注意，在阻焊层平坦化处理中，可以对在上述阻焊层涂布处理中被涂布在框架形区域(框架部122和划线部131的区域)上的阻焊层117的表面进行平坦化，以使其与硅(Si)的表面齐平，或者可以保留框架形区域(框架部122和划线部131的区域)的阻焊层117。在图4的E的示例中，对被涂布在框架形区域上的焊盘117的表面进行平坦化，以使其与硅(Si)的表面齐平。
接下来，执行图案化处理。在该图案化处理中，如图4的E所示，对被涂布在形成于第二基板115的硅(Si)上的挖掘部121上的阻焊层117执行用于界定焊球118-1和118-2的安装位置的图案化。通过该图案化处理，使TSV/RDL布线116-1和116-2的上面安装有焊球118-1和118-2的部分暴露。
最后，执行焊球安装和回流处理。在焊球安装和回流处理中，如图4的F所示，将焊球118-1和118-2安装在上述图案化处理所界定的位置处。此外，在安装焊球118-1和118-2之后，以回流的方式执行焊接，使得TSV/RDL布线116-1和焊球118-1彼此接合，并且TSV/RDL布线116-2和焊球118-2彼此接合。
如上所述地执行用于制造根据第一实施例的摄像器件100的处理。
<3.第二实施例>
(第二结构)
图5是示出根据第二实施例的摄像器件的结构示例的剖视图。
在图5的摄像器件100A中，与图2的摄像器件100的部分相同或相应的部分将由相同或相应的附图标记表示。也就是说，图5的摄像器件100A与图2的摄像器件100的不同之处在于第二基板115A的结构的一部分。
具体地，在图5的摄像器件100A中，具有前向锥形侧壁的挖掘部121形成在第二基板115A的硅(Si)中，并且TSV/RDL布线116A-1和116A-2以及焊球118A-1和118A-2形成在挖掘部121中。此外，阻焊层117A也形成在挖掘部121中，以覆盖TSV/RDL布线116A-1和116A-2和焊球118A-1和118A-2的一部分。
此处，与图2的摄像器件100相比，在图5的摄像器件100A中，也将阻焊层117A涂布到框架形区域(框架部122和划线部131的区域)，并且将焊球118A-1和118A-2平坦化成与被涂布在框架形区域和挖掘部121的侧壁的区域上的阻焊层117A的表面齐平。
换句话说，被平坦化的焊球118A-1和118A-2的表面与被涂布在框架形区域(框架部122和划线部131的区域)和挖掘部121的侧壁的区域上的阻焊层117A的表面齐平。注意，在挖掘部121中，挖掘部121的侧壁的区域中的阻焊层117A的表面和其他区域中的阻焊层117A的表面不彼此齐平，并且在它们之间具有台阶。
如上所述，图5的摄像器件100A与图2的摄像器件100的不同之处在于焊球118A-1和118A-2以及阻焊层117A的结构，但与图2的摄像器件100的相同之处在于，在第二基板115A中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成不减少框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115A(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116A-1和116A-2或焊球118A-1和118A-2的一部分形成在形成于第二基板115A的硅(Si)中的挖掘部121中，所以与普通摄像器件1(图1)的结构相比，可以减小作为半导体封装的摄像器件100A的高度。
如上所述，在根据第二实施例的摄像器件100A具有背侧RDL电极结构的情况下，在摄像器件100A的结构中，在第二基板115A的硅(Si)中形成挖掘部121，在挖掘部121中形成TSV/RDL布线116A-1和116A-2和焊球118A-1和118A-2的一部分，并且焊盘117A埋置在挖掘部121中。因为根据第二实施例的摄像器件100A具有这种结构，所以可以减少半导体封装的高度并且确保半导体芯片的芯片强度。
注意，在图5的摄像器件100A中，省略了划线部131的区域的图示，但是类似于图2的摄像器件100，(作为框架形区域的一部分的)划线部131的区域设置在第二基板115A的硅(Si)的附近。此外，类似于第二实施例，在随后说明的其他实施例中省略了划线部131的区域的图示。
(第二制造方法)
接下来，将参照图6和图7的示意性视图说明制造根据第二实施例的摄像器件100A的处理流程。
注意，在第二制造方法中，薄化处理、挖掘处理、TSV/RDL形成处理和阻焊层涂布处理类似于在上述的第一制造方法(图3和图4)中所举例说明的这些处理。
换句话说，在薄化处理中，减少第二基板115A的硅(Si)的膜厚度(图6的A)，并且在挖掘处理中，在第二基板115A的硅(Si)中形成包括例如具有前向锥形侧壁的挖掘部121(图6的B)。
此外，在TSV/RDL形成处理中，在第二基板115A的硅(Si)中形成贯通电极(TSV)，并在贯通电极(TSVs)中形成TSV/RDL布线116A-1和116A-2，并且在阻焊层涂布处理中，在挖掘部121中埋置阻焊层117A(图7的D)。注意，此处，也将阻焊层117A涂布到框架形区域(框架部122和划线部131的区域)。
在焊盘涂布处理之后，执行图案化处理。在该图案化处理中，如图7的D所示，对被涂布在形成于第二基板115A的硅(Si)中的挖掘部121上的阻焊层117A执行用于界定焊球118A-1和118A-2的安装位置的图案化。通过这种图案化处理，使TSV/RDL布线116A-1和116A-2的上面安装有焊球118A-1和118A-2的部分暴露。
接下来，执行焊球安装和回流处理。在焊球安装和回流处理中，如图7的E所示，将焊球118A-1和118A-2安装在上述的图案化处理所界定的位置处。此外，在安装焊球118A-1和118A-2之后，以回流的方式执行焊接，使得TSV/RDL布线116A-1与焊球118A-1以及TSV/RDL布线116A-2与焊球118A-2分别彼此接合。
最后，执行平坦化处理。在该平坦化处理中，如图7的F所示，对被涂布以埋置在挖掘部121中的阻焊层117A执行平坦化，但是此处，也对焊球118A-1和118A-2执行平坦化，使得焊盘117A的表面和焊球118A-1和118A-2可以彼此齐平。
注意，在平坦化处理中，例如使用磨床(研磨机)、平面刨床、CMP等执行阻焊层117A和焊球118A-1和118A-2的平坦化。
此外，在平坦化处理中，在上述的阻焊层涂布处理中被涂布到框架形区域(框架部122和划线部131的区域)上的阻焊层117A可以保留，或者框架形区域(框架部122和划线部131的区域)的阻焊层117A可以被平坦化成与硅(Si)的表面齐平。在图7的F的示例中，被涂布在框架形区域上的阻焊层117A保留。
如上所述地执行根据第二实施例的摄像器件100A的处理。
<4.第三实施例>
(第三结构)
图8是示出根据第三实施例的摄像器件的结构示例的剖视图。
在图8的摄像器件100B中，与图5的摄像器件100A的部分相同或相应的部分将由相同或相应的附图标记表示。图8的摄像器件100B与图5的摄像器件100A的不同之处在于第二基板115B的结构的一部分。
具体地，在图8的摄像器件100B中，具有前向锥形侧壁的挖掘部121形成在第二基板115B的硅(Si)中，且TSV/RDL布线116B-1和116B-2和焊球118B-1和118B-2的一部分形成在挖掘部121中。此外，阻焊层117B形成在挖掘部121中，以覆盖TSV/RDL布线116B-1和116B-2以及焊球118B-1和118B-2。
此处，在图8的摄像器件100B中，阻焊层117B也被涂布在框架形区域(框架部122和划线部131的区域)上，并且焊球118B-1和118B-2被平坦化成与被涂布在框架形区域上的阻焊层117B的表面齐平。换句话说，在端子提取表面中，阻焊层117B的表面和焊球118B-1和118B-2的表面彼此齐平。
如上所述，图8的摄像器件100B与图5的摄像器件100A的不同之处在于焊球118B-1和118B-2和阻焊层117B的结构，但是与图5的摄像器件100A的相同之处在于，在第二基板115B中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减小框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115B(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116B-1和116B-2或者焊球118B-1和118B-2的一部分形成在形成于第二基板115B的硅(Si)中的挖掘部121中，相比于普通摄像器件1的结构(图1)，作为半导体封装的摄像器件100B的高度可以减小。
如上所述，在根据第三实施例的摄像器件100B具有背侧RDL电极结构的情况下，在摄像器件100B的结构中，挖掘部121形成在第二基板115B的硅(Si)中，TSV/RDL布线116B-1和116B-2以及焊球118B-1和118B-2的一部分形成在挖掘部121中，且阻焊层117B埋置在挖掘部121中。因为根据第三实施例的摄像器件100B具有这种结构，所以可以减小半导体封装的高度并且确保半导体芯片的芯片强度。
此外，在根据第三实施例的摄像器件100B中，阻焊层117B的表面和焊球118B-1与118B-2的表面彼此齐平，框架部122的表面(硅(Si)表面)被阻焊层117B覆盖，并且第二基板115B的硅(Si)表面因此可以在不暴露的情况下受到保护。
注意，制造根据第三实施例的摄像器件100B的处理基本类似于制造根据第二实施例的摄像器件100A的处理(图6和图7)，并且因此省略了详细说明，但是在平坦化处理中(图7的F)，阻焊层117B的表面和焊球118B-1和118B-2的表面被平坦化成彼此齐平。
<5.第四实施例>
(第四结构)
图9是示出根据第四实施例的摄像器件的结构的示例的剖视图。
在图9的摄像器件100C中，与图5的摄像器件100A的部分相同或相应的部分将使用相同或相应的附图标记表示。图9的摄像器件100C与图5的摄像器件100A的不同之处在于第二基板115C的结构的一部分。
具体地，在图9的摄像器件100C中，具有前向锥形侧壁的挖掘部121形成在第二基板115C的硅(Si)中，且TSV/RDL布线116C-1和116C-2以及焊球118C-1和118C-2形成在挖掘部121中。此外，阻焊层117C形成在挖掘部121中，以覆盖TSV/RDL布线116C-1和116C-2以及焊球118C-1和118C-2。
此处，在图9的摄像器件100C(的端子提取表面)中，框架形区域(框架部122和划线部131的区域)的表面(硅(Si)表面)、阻焊层117C的表面和焊球118C-1以及118C-2的表面被平坦化成彼此齐平。
如上所述，图9的摄像器件100C与图5的摄像器件100A的不同之处在于焊球118C-1和118C-2以及阻焊层117C的结构，但是与图5的摄像器件100A的相同之处在于，在第二基板115C中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减小框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122的区域和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115C(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116C-1和116C-2或焊球118C-1和118C-2形成在形成于第二基板115C的硅(Si)中的挖掘部121中，相比于摄像器件1(图1)的结构，作为半导体封装的摄像器件100C的高度可以减小。
如上所述，在根据第四实施例的摄像器件100C具有背侧RDL电极结构的情况下，在摄像器件100C的结构中，在第二基板115C的硅(Si)中形成挖掘部121，在挖掘部121中形成TSC/RDL布线116C-1和116C-2以及焊球118C-1和118C-2，并且阻焊层117C埋置在挖掘部121中。因为根据第四实施例的摄像器件100C具有这种结构，所以可以减小半导体封装的高度并且确保半导体芯片的芯片强度。
此外，在根据第四实施例的摄像器件100C中，阻焊层117C的表面、焊球118C-1和118C-2的表面与框架形区域的表面(硅(Si)表面)齐平，并且相比于其他实施例，可以使摄像器件100C的厚度变得最小。此外，因为第二基板115C的下表面(端子提取表面)变得平坦，所以容易处理摄像器件100C。例如，在将摄像器件100C附接在有机基板上时，容易将摄像器件100C附接在有机基板上。
注意，制造根据第四实施例的摄像器件100C的处理基本上类似于制造根据第二实施例的摄像器件100A的处理(图6和图7)，并且因此省略了详细的说明，但是在平坦化处理(图7的F)中，框架部122的表面(硅(Si)表面)、阻焊层117C的表面和焊球118C-1和118C-2的表面被平坦化成彼此齐平。
<6.第五实施例>
(第五结构)
图10是示出根据第五实施例的摄像器件的结构示例的视图。图10在上侧示出摄像器件100D的剖视图，并且图10在下侧示出摄像器件100D的仰视图。
图10的摄像器件100D是上面安装有与普通半导体芯片相比大型的半导体芯片(大型图像传感器)的半导体封装。注意，在图10的摄像器件100D中，与图5的摄像器件100A的部分相同或相应的部分将由相同或相应的附图标记表示。图10的摄像器件100D与图2的摄像器件100等的不同之处在于第二基板115D的结构的一部分。
具体地，在图10的摄像器件100D中，类似于图2等的摄像器件100，第二基板115D的硅(Si)被挖掘以形成挖掘部121，但是图10的摄像器件100D与图2的摄像器件100的不同之处在于，在半导体芯片的中心部分中设置硅(Si)未被挖掘的区域。
换句话说，在图10的摄像器件100D中，四个挖掘部121-1到121-4以取决于TSV/RDL布线116D和焊球118D的形成区域的方式形成在第二基板115D的硅(Si)中，使得在大型半导体芯片的中心部分处形成例如硅未被挖掘的区域。
更具体地，TSV/RDL布线116D-1和焊球118D-1形成在挖掘部121-1到121-4之中的挖掘部121-1中(其中，挖掘部121-1到121-4形成在第二基板115D的硅(Si)中并且具有前向锥形侧壁)，并且阻焊层117D-1形成为覆盖TSV/RDL布线116D-1和焊球118D-1。
类似地，TSV/RDL布线116D-2和焊球118D-2形成在挖掘部121-2中，并且阻焊层117D-2形成为覆盖TSV/RDL布线116D-2和焊球118D-2。此外，TSV/RDL布线116D-3和焊球118D-3形成在挖掘部121-3中，并且阻焊层117D-3形成为覆盖TSV/RDL布线116D-3和焊球118D-3，并且TSV/RDL布线116D-4和焊球118D-4形成在挖掘部121-4中，并且阻焊层117D-4形成为覆盖TSV/RDL布线116-4和焊球118D-4。
如上所述，当半导体芯片变大时，存在着在半导体芯片的周边部分等处的挠曲可能变大的可能性，但是在图10的摄像器件100D中，第二基板115D的硅(Si)未被挖掘的区域形成在大型半导体芯片的中心部处以向中心部分提供张力，从而抑制半导体芯片的翘曲或类似现象。
注意，第二基板115D的硅(Si)未被挖掘的区域具有图10中的十字方形，但是硅(Si)未被挖掘的区域的形状是任意的。例如，为了进一步增加半导体芯片的强度以抑制半导体芯片的翘曲，在纵向方向和横向方向上增加硅(Si)未被挖掘的区域就足够了，但是可以从端子提取表面提取的端子的数量由于增加的区域而减少，并且硅(Si)未被挖掘的区域因此可以根据需要的端子数量来确定。
此外，类似于图2等的摄像器件100，在图10的摄像器件100D中，在第二基板115D中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121-1到121-4，并且因此形成没有减小十字方形区域中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在十字方形区域中具有足够的膜厚度，并且因此可以在包括第一基板114(大图像传感器)和第二基板115(逻辑电路)的半导体芯片(大半导体芯片)中确保足够的芯片硬度。此外，因为TSV/RDL布线116D-1到116D-4或者焊球118D-1到118D-4形成在形成于第二基板115D的硅(Si)中的挖掘部121中，相比于普通摄像器件1(图1)的结构，作为半导体封装的摄像器件100D的高度可以减小。
如上所述，在根据第五实施例的摄像器件100D具有背侧RDL电极结构的情况下，在摄像器件100D的结构中，在第二基板115D的硅(Si)中形成挖掘部121-1到121-4，在挖掘部121-1到121-4中分别形成TSV/RDL布线116D-1到116D-4和焊球118D-1到118D-4，并且阻焊层117D-1到117D-4分别埋置在挖掘部121-1到121-4中。因为根据第五实施例的摄像器件100D具有这种结构，所以可以减少半导体封装的高度并且确保半导体芯片的芯片强度。
注意，制造根据第五实施例的摄像器件100D的处理基本上类似于制造根据第一实施例的摄像器件100的处理(图3和图4)或制造根据第二实施例的摄像器件100A的处理(图6和图7)，并且因此省略了详细说明，但是在形成于第二基板115D的硅(Si)中的每个挖掘部121-1到121-4上执行类似的制造处理。
<7.第六实施例>
(第六结构)
图11是示出根据第六实施例的摄像器件的结构的示例的剖视图。
在图11的摄像器件100E中，与图5的摄像器件100A相同或相应的部分将由相同或相应的附图标记表示。图11的摄像器件100E与图5的摄像器件100A的不同之处在于第二基板115E的结构的一部分。
具体地，在图11的摄像器件100E中，具有前向锥形侧壁的挖掘部121形成在第二基板115E的硅(Si)中，且TSV/RDL布线116E-1和116E-2形成在挖掘部121中。
然而，此处，不同于图5所示的焊球118A-1和118A-2，铜触点栅格阵列(Cu-LGA：Cu-Land Grid Array)针对TSV/RDL布线116E-1和116E-2形成，并且用作连接电级。此外，阻焊层117E形成在挖掘部121中，以覆盖TSV/RDL布线116E-1和116E-2，但是TSV/RDL布线116E-1和116E-2的表面(用于连接的电极的表面)被平坦化成与阻焊层117E的表面齐平。
如上所述，图11的摄像器件100E与图5的摄像器件100A的不同之处在于Cu-LGA针对TSV/RDL布线116E-1和116E-2形成，并且用作连接电级，但是与图5的摄像器件100A的相同之处在于，在第二基板115E中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减小框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116E-1和116E-2形成在形成于第二基板115E的硅(Si)中的挖掘部121中，相比于普通摄像器件1(图1)的结构，作为半导体封装的摄像器件100E的高度可以减小。
如上所述，在根据第六实施例的摄像器件100E具有背侧RDL电极结构的情况下，在摄像器件100E的结构中，在第二基板115E的硅(Si)中形成挖掘部121，在挖掘部121中形成TSV/RDL布线116E-1和116E-2，并且阻焊层117E埋置在挖掘部121中。因为根据第六实施例的摄像器件100E具有这种结构，所以可以减小半导体封装的高度并确保半导体芯片的芯片强度。
此外，在第六实施例的摄像器件100E中，通过针对TSV/RDL布线16E-1和116E-2形成作为连接电极的Cu-LGA而不需要设置焊球118，并且因此与设置焊球118的其他实施例相比，作为半导体封装的摄像器件100E的厚度可以减小。
注意，制造根据第六实施例的摄像器件100E的处理对应于制造根据第二实施例的摄像器件100A的处理(图6和图7)，并因此省略了详细的说明，但是制造摄像器件100E的处理与制造根据第二实施例的摄像器件100A的处理(图6和图7)的不同之处在于，不需要用于界定焊球118A-1和118A-2的安装位置的图案化处理或者焊球安装和回流处理，并且TSV/RDL布线116E-1和116E-2或作为连接电极的Cu-LGA在TSV/RDL形成处理(图6的C)中形成在挖掘部121中。
<8.第七实施例>
(第七结构)
图12是示出根据第七实施例的摄像器件的结构示例的剖视图。
在图12的摄像器件100F中，与图5的摄像器件100A的部分相同或相应的部分将由相同或相应的附图标记表示。图12的摄像器件100F与图5的摄像器件100A的不同之处在于第二基板115F的结构的一部分。
具体地，类似于图11的摄像器件100E，在图12的摄像器件100F中，具有前向锥形形状的挖掘部121形成在第二基板115F的硅中，并且多层布线116F-1和116F-2形成在挖掘部121中。
此处，多层RDL布线116F-1和116F-2包括多个重分布层(RDL)。例如，多层RDL布线116F-1和116F-2包括最接近第一基板114的最上布线层、中间布线层和最远离第一基板114的最下布线层。
如上所述，图12的摄像器件100F与图5的摄像器件100A的不同之处在于多层RDL布线116F-1和116F-2形成在挖掘部121中，但是与图5的摄像器件100A的相同之处在于，在第二基板115F中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减小框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115F(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为多层RDL布线116F-1和116F-2形成在形成于第二基板115F的硅(Si)中的挖掘部121中，与普通摄像器件1(图1)的结构相比，作为半导体封装的摄像器件100F的高度可以减小。
如上所述，在根据第七实施例的摄像器件100F具有背侧RDL电极结构的情况下，在摄像器件100F的结构中，在第二基板115F的硅(Si)中形成挖掘部121，在挖掘部121中形成多层RDL布线116F-1和116F-2，并且阻焊层117F埋置在挖掘部121中。因为根据第七实施例的摄像器件100F具有这种结构，所以可以减小半导体封装的高度并确保半导体芯片的芯片强度。
注意，制造根据第七实施例的摄像器件100F的处理对应于制造根据第二实施例的摄像器件100A的处理(图6和图7)，并且因此省略了详细说明，但是制造根据第七实施例的摄像器件100F的处理与制造根据第二实施例的摄像器件100A的处理(图6和图7)的不同之处在于，不需要用于界定焊球118A-1和118A-2的安装位置的图案化处理或焊球安装和回流处理，并且多层RDL布线116F-1和116F-2在TSV/RDL形成处理(图6的C)中形成在挖掘部121中。
<9.第八实施例>
(第八结构)
图13是示出根据第八实施例的摄像器件的结构示例的剖视图。
在图13的摄像器件100G中，与图2的摄像器件100A的部分相同或相应的部分将由相同或相应的附图标记表示。图13的摄像器件100G与图2的摄像器件100的不同之处在于，没有通过粘合剂112将诸如玻璃等透明部件111固定至其上形成有片上透镜113的第一基板114。
如上所述，图13的摄像器件100G与图2的摄像器件100的相同之处在于，即使在透明部件111没有堆叠在第一基板114上的情况下，在第二基板115中，硅(Si)被挖掘以形成具有前向锥形侧壁的挖掘部121，并且因此形成没有减小框架形区域(框架部122和划线部131的区域)中的硅(Si)的膜厚度的结构。
通过这种布置，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115(逻辑电路)的半导体芯片中确保足够的芯片硬度。此外，因为TSV/RDL布线116-1和116-2的一部分或焊球118-1和118-2形成在形成于第二基板115的硅(Si)中的挖掘部121中，与普通摄像器件1(图1)的结构相比，作为半导体封装的摄像器件100G的高度可以减小。
如上所述，在根据第八实施例的摄像器件100G具有背侧RDL电极结构的情况下，在摄像器件100G的结构中，在第二基板115的硅(Si)中形成挖掘部121，在挖掘部121中形成TSV/RDL布线116-1和116-2和焊球118-1和118-2的一部分，并且阻焊层117埋置在挖掘部121中。因为根据第八实施例的摄像器件100G具有这种结构，所以可以减小半导体封装的高度并确保半导体芯片的芯片强度。
注意，已经通过第八实施例示例地说明了对应于第一实施例的结构，但是透明部件111没有堆叠在第一基板114上的结构也可以类似地用于第二到第七实施例。
<10.电子装置的构造>
图14是示出具有应用本发明的摄像器件的电子装置1000的构造示例的框图。
例如，电子装置1000是诸如摄像器件或便携式终端设备等电子装置，其中，摄像器件例如是数码相机、相机等，便携式终端设备例如是智能手机、平板电脑终端等。
电子装置1000包括半导体封装1001、数字信号处理(DSP)电路1002、帧存储器1003、显示单元1004、记录单元1005、操作单元1006和电源单元1007。此外，在电子装置1000中，DSP电路1002、帧存储器1003、显示单元1004、记录单元1005、操作单元1006和电源单元1007通过总线1008彼此连接。
半导体封装1001对应于根据上述第一实施例的摄像器件100等，并且具有图2等所示的结构。
换句话说，在半导体封装1001中，在第一基板114(图像传感器)和第二基板115(逻辑电路)堆叠的情况下，当半导体封装1001具有从第一基板114的下表面侧提取端子的背侧RDL电极结构时，挖掘部121形成在第二基板115的硅(Si)中。TSV/RDL布线116-1和116-2与焊球118-1和118-2形成在挖掘部121中，并且阻焊层117埋置在挖掘部121中。
DSP电路1002是用于处理由半导体封装1001提供的信号的相机信号处理电路。DSP电路1002输出通过处理由半导体封装1001提供的信号获得的图像数据。帧存储器1003临时在帧单元中保持由DSP电路1002处理的图像数据。
例如，显示单元1004包括诸如液晶面板、有机电致发光(EL)面板等面板式显示设备，并且显示由半导体封装1001拍摄的移动图像或静止图像。记录单元1005在诸如半导体存储器、硬盘等记录介质中记录由半导体封装1001拍摄的移动图像或静止图像的图像数据。
操作单元1006根据用户的操作输出用于电子装置1000的各种功能的操作命令。电源单元1007合适地将成为DSP电路1002、帧存储器1003、显示单元1004、记录单元1005和操作单元1006的操作电源的各种类型的电源提供到这些供电目标。
如上所述地构造电子装置1000。根据本发明的技术应用于如上所述的半导体封装1001。
具体地，通过将根据本发明的技术应用到半导体封装1001，硅(Si)在框架形区域(框架部122和划线部131的区域)中具有足够的膜厚度，并且因此可以在包括第一基板114(图像传感器)和第二基板115(逻辑电路)的半导体芯片中确保足够的芯片硬度。
此外，在半导体封装1001中，TSV/RDL布线116-1和116-2或焊球118-1和118-2(的一部分)形成在形成于第二基板115的硅(Si)中的挖掘部121中，并且相比于普通摄像器件1(图1)的结构，因此可以减小半导体封装1001的高度。
<11.摄像器件的使用示例>
图15是示出应用本发明的摄像器件的使用示例的视图。
具有作为图像传感器的第一基板114的摄像器件100(半导体封装)可以在用于感应诸如可见光、红外光、紫外光、X射线等光的各种情况中使用。换句话说，如图15所示，相机100等也可例如在用于交通领域、家用电器领域、医疗保健领域、安全领域、美容领域、运动领域、农业领域等以及拍摄用于欣赏的图像的欣赏领域的设备中使用。
具体地，如上所述，在欣赏领域中，摄像器件100等可例如在用于拍摄欣赏用图像的设备(例如，图14的电子装置1000)中使用，该设备例如是数码相机、智能手机、具有相机功能的移动电话等。
在交通领域中，摄像器件100等可例如在用于交通的设备中使用，该设备例如是拍摄车辆前部或后部、周围环境、内部等的车内传感器、监控运动车辆和道路的监控摄像头、测量车辆间距的距离测量传感器或为了诸如自动停车等安全驾驶、识别驾驶员状态等的设备。
在家用电器领域，摄像器件100等可例如在用于电视接收机、冰箱、空调等家用电器的设备中使用，以便拍摄使用者的手势并执行取决于手势的设备操作。此外，在医疗保健领域，摄像器件等可例如在用于医疗保健的设备中使用，该设备例如是内窥镜、通过接收红外线或类似的方式进行血管图像拍摄的设备。
在安全领域中，摄像器件100等可例如在用于安全的设备中使用，该设备例如是用于预防犯罪的监控摄像头、用于个人身份验证的相机等。此外，在美容领域中，摄像器件100等可例如在用于美容的设备中使用，该设备例如是拍摄皮肤的皮肤测量仪器、拍摄头皮的显微镜等。
在运动领域中，摄像器件100等可例如在用于运动的设备中使用，该设备例如是动作相机、运动用可穿戴相机等。此外，在农业领域中，摄像器件100等可例如在用于农业的设备中使用，该设备例如是监控农田或农作物条件的相机。
<12.体内信息获取系统的应用示例>
根据本发明的技术(本技术)可以应用到各种产品。例如，根据本发明的技术可以应用到内窥镜手术系统。
图16是生成使用可以应用根据本发明的实施例的技术(本技术)的胶囊型内窥镜的患者的体内信息获取系统的示意构造示例的框图。
体内信息获取系统10001包括胶囊型内窥镜10100和外部控制设备10200。
胶囊型内窥镜10100在检查时被患者吞咽。胶囊型内窥镜10100具有摄像功能和无线通信功能，并且在其从患者身上自然排出之前的时段期间通过蠕动运动等在诸如胃和肠等器官内部移动的同时以预定间隔顺序地拍摄器官内部的图像(在下文中被称为体内图像)，并随后顺序地将关于体内图像的信息无线地发送到身体外部的外部控制设备10200。
外部控制设备10200整体控制体内信息获取系统10001的操作。此外，外部控制设备10200接收从胶囊型内窥镜10100发送的有关体内图像的信息，并且基于所接收的有关体内图像信息生成用于在显示设备(未示出)上显示体内图像的图像数据。
以此方式，在从胶囊型内窥镜10100被吞咽开始直到胶囊型内窥镜10100被排出的时间段期间，体内信息获取系统10001可以随时通过拍摄患者身体内部的状态的图像来获得体内图像。
将更详细地说明胶囊型内窥镜10100和外部控制设备10200的构造和功能。
胶囊型内窥镜10100包括胶囊型壳体10101，并且在壳体10101中容纳有光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114、供电单元10115、电源单元10116和控制单元10117。
光源单元10111例如包括诸如发光二极管(LED)等光源，并且将光照射在摄像单元10112的摄像视野上。
摄像单元10112包括摄像元件和光学系统，该光学系统包括设置在摄像元件前方的多个透镜。照射在作为观察目标的身体组织上的光的反射光(下文中称为观察光)被光学系统收集并入射在摄像元件上。在摄像单元10112中，摄像元件对入射在摄像元件上的观察光进行光电转换，由此生成对应于观察光的图像信号。由摄像单元10112生成的图像信号被提供给图像处理单元10113。
图像处理单元10113包括诸如中央处理单元(CPU)或图形处理单元(GPU)等处理器，并且对由摄像单元10112生成的图像信号执行各种信号处理。图像处理单元10113将已经执行信号处理的图像信号作为RAW数据提供给无线通信单元10114。
无线通信单元10114对已被图像处理单元10113执行信号处理的图像信号执行诸如调制处理等预定处理，并且通过天线10114A将经过预定处理的图像信号发送到外部控制设备10200。此外，无线通信单元10114通过天线10114A从外部控制设备10200接收与胶囊型内窥镜10100的驱动控制有关的控制信号。无线通信单元10114将从外部控制设备10200接收的控制信号提供给控制单元10117。
供电单元10115包括用于接收电力的天线线圈、用于从天线线圈中产生的电流来再生电力的电力再生电路、升压电路等。供电单元10115使用所谓的非接触充电原理产生电力。
电源单元10116包括二次电池并存储由供电单元10115产生的电力。在图16中，为了避免复杂的图示，省略了用于表示来自电源单元10116等的电力供应目的地的箭头的图示，但存储在电源单元10116中的电力被提供给光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，并用于驱动光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和控制单元10117。
控制单元10117包括诸如CPU等处理器，并且根据从外部控制设备10200发送的控制信号适当地控制光源单元10111、摄像单元10112、图像处理单元10113、无线通信单元10114和供电单元10115的驱动。
外部控制设备10200包括诸如CPU或GPU等处理器或者其中相互混合有诸如处理器和存储器等存储器元件的微型计算机、控制板等。外部控制设备10200通过天线10200A通过将控制信号发送到胶囊型内窥镜10100的控制单元10117来控制胶囊型内窥镜10100的操作。在胶囊型内窥镜10100中，例如，可以根据来自外部控制设备10200的控制信号改变光在光源单元10111的观察目标上的照射条件。此外，可以根据来自外部控制设备10200的控制信号来改变摄像条件(例如，摄像单元10112的帧速率、曝光值等)。此外，可以根据来自外部控制设备10200的控制信号来改变图像处理单元10113的处理内容或无线通信单元10114发送图像信号的条件(例如，发送间隔、发送图像数量等)。。
此外，外部控制设备10200对从胶囊型内窥镜10100发送的图像信号执行各种图像处理，以生成用于在显示设备上显示所拍摄的体内图像的图像数据。图像处理可以执行各种信号处理，例如，显影处理(去马赛克处理)、高图像质量处理(带宽增强处理、超分辨率处理、降噪(NR)处理和/或相机晃动校正处理)和/或放大处理(电子缩放处理)。外部控制设备10200控制显示设备的驱动，以使显示设备基于所生成的图像数据显示所拍摄的体内图像。或者，外部控制设备10200还可以使记录设备(未示出)记录所生成的图像数据或使打印设备(未示出)打印所生成的图像数据。
上文已经说明了可以应用根据本发明的技术的体内信息获取系统的示例。根据本发明的技术可以应用于上文所述的构造之中的摄像单元10112。具体地，图2的摄像器件100可以应用到摄像单元10112。通过应用根据本发明的技术到摄像单元10112，可以在保持半导体芯片的强度的同时减小半导体封装的高度，从而可以进一步微型化胶囊型内窥镜10100以进一步减小患者的负担。
<13.移动体的应用示例>
根据本发明的技术(本技术)可以应用到各种产品。例如，根据本发明的技术可以实现为安装在汽车、电动车、混合动力电动车、摩托车、自行车、个人移动装置、飞机、无人机、船舶、机器人等的任意一个移动体中的设备。
图17是示出作为可应用根据本发明的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构造的示例的框图。
车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图17所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。另外，微型计算机12051、声音/图像输出单元12052和车载网络接口(I/F)12053被作为集成控制单元12050的功能构造示出。
驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010用作如下设备的控制设备：诸如内燃机、驱动电动机等用于产生车辆驱动力的驱动力产生设备、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角的转向机构、用于产生车辆的制动力的制动设备等。
车身系统控制单元12020根据各种程序来控制安装在车身上的各种设备的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗设备或诸如前照灯、倒车灯、刹车灯、转向灯或雾灯等各种灯的控制设备。在这种情况下，车身系统控制单元12020可以接收从代替钥匙的便携式设备发送的无线电波或者各种开关的信号。车身系统控制单元12020接收这些无线电波或信号的输入，并控制车辆的门锁设备、电动车窗设备、车灯等。
车辆外部信息检测单元12030检测有关安装有车辆控制系统12000的车辆的外部的信息。例如，摄像单元12031连接到车辆外部信息检测单元12030。车辆外部信息检测单元12030使摄像单元12031拍摄车辆外部图像，并接收所拍摄的图像。基于所接收的图像，车辆外部信息检测单元12030可以执行用于检测人、车辆、障碍物、标志、路面上的字符等的物体检测处理或距离检测处理。
摄像单元12031是光学传感器，其接收光并输出对应于所接收的光量的电信号。摄像单元12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离信息。另外，由摄像单元12031接收的光可以是可见光，或者可以是诸如红外线等不可见光。
车内信息检测单元12040检测有关车辆内部的信息。例如，用于检测驾驶员状态的驾驶员状态检测单元12041连接到车内信息检测单元12040。驾驶员状态检测单元12041例如包括对驾驶员进行摄像的相机。基于从驾驶员状态检测单元12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的集中程度，或者可以确定驾驶员是否在打瞌睡。
微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的有关车辆内部或外部的信息来计算驱动力产生设备、转向机构或制动设备的控制目标值，并将控制命令输出到驱动系统控制单元12010。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，这些功能包括车辆的碰撞避免或减震、基于车间距离的跟随行驶、车速保持行驶、车辆碰撞警告、车辆偏离车道警告等。
另外，微型计算机12051可以通过基于由车外信息检测单元12030或车内信息检测单元12040获得的有关车辆的外部环境信息控制驱动力产生设备、转向机构、制动设备来执行旨在用于使车辆自主行驶而不依赖于驾驶员的操作等的自动行驶的协同控制。
另外，微型计算机12051可以基于由车外信息检测单元12030获得的有关车辆外部的信息向车身系统控制单元12020输出控制命令。例如，微型计算机12051可以执行协同控制，该协同控制旨在通过根据由车辆外部信息检测单元12030检测的前方车辆或迎面车辆的位置来控制前照灯从远光灯变为近光灯以防止眩光。
视频图像输出单元12052将声音输出信号和图像输出信号中的至少一者发送到能够在视觉上或听觉上将信息通知给车辆的乘员或车辆的外部的输出设备。在图17的示例中，音频扬声器12061、显示单元12062和仪表板12063被作为输出设备示出。显示单元12062可以例如包括车载显示器和平视(抬头)显示器(HUD)中的至少一者。
图18是示出摄像单元12031的安装位置的示例的图。
在图18中，车辆12100包括作为摄像单元12031的摄像单元12101、12102、12103、12104和12105。
摄像单元12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、后视镜、后保险杠和后门上的位置及车辆内部的挡风玻璃的上部上的位置。包含在前鼻处的摄像单元12101和包含在车辆内部的挡风玻璃的上部处的摄像单元12105主要获得车辆12100前方区域的图像。包含在后视镜处的摄像单元12102和12103主要获得车辆12100两侧的区域的图像。变化在后保险杠或后门处的摄像单元12104主要获得车辆12100后方区域的图像。有摄像单元12101和12105获得的车辆前方的图像主要用于检测前方车辆、行人、障碍物、交通灯、交通标志、车道等。
注意，图18示出了摄像单元12101至12104的摄像范围的示例。摄像范围12111表示设置在前鼻处的摄像单元12101的摄像范围。摄像范围12112和12113分别表示设置在后视镜处的摄像单元12102和12103的摄像范围。摄像范围12114表示设置在后保险杠或后门处的摄像单元12104的摄像范围。例如，通过使由摄像单元12101至12104拍摄的图像数据彼此叠加来获得车辆12100的从上方观察的鸟瞰图像。
摄像单元12101至12104中的至少一者可以具有获得距离信息的功能。例如，摄像单元12101至12104中的至少一者可以是由多个摄像元件构成的立体相机，或者可以是具有用于相位差检测的像素的摄像元件。
例如，微型计算机12051可以基于从摄像单元12101至12104获得的距离信息确定距摄像范围12111到12114内的每个三维物体的距离以及距离的时间变化(相对于车辆12100的相对速度)，从而可以提取在车辆12100的行驶路径上沿着与车辆12100基本上相同的方向以预定速度(例如，等于或大于0km/h)行进的作为最近的三维物体的三维物体，以作为前方车辆。此外，微型计算机12051可以预先设置在前车前方保持的车间距离，并且执行自动制动控制(包括跟随停止控制)、自动加速控制(包括跟随启动控制)等。因此，可以执行旨在用于使车辆自主行驶而不依赖于驾驶员的操作等的自动驾驶的协同控制。
例如，微型计算机12051可以基于从摄像单元12101到12104获得的距离信息将三维物体的三维物体数据分类为诸如两轮车辆、普通车辆、大型车辆、行人、电线杆等其它三维物体的三维物体数据，并使用三维物体数据用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员可以在视觉上识别的障碍物以及车辆12100的驾驶员难以在视觉上识别的障碍物。然后，微型计算机12051通过确定用于表示与每个障碍物发生碰撞的风险的碰撞风险并经由音频扬声器12061或显示单元12062向驾驶员输出警告来来执行用于避免碰撞的驾驶辅助，或者在碰撞风险为设定值以上而存在碰撞可能性的情况下执行强制减速。
摄像单元12101至12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定摄像单元12101至12104的拍摄图像中是否存在行人来识别行人。行人的这种识别例如通过如下过程来执行：用于提取由作为红外相机的摄像单元12101至12104拍摄的图像中的特征点的过程；以及通行对表示物体轮廓的一系列特征点进行图案匹配处理来判定物体是否为行人的过程。当微型计算机12051确定在由摄像单元12101至12104拍摄的图像中存在行人并且因此识别出行人时，视频图像输出单元12052控制显示单元12062，以叠加并显示用于强调的所识别的行人的方形轮廓线。视频图像输出单元12052还可以控制显示单元12062，以将用于表示行人的图标等显示在期望位置。
上文已经说明可以应用根据本发明的技术的车辆控制系统的示例。根据本发明的技术可以应用到上述构造之中的摄像单元12031。具体地，图2的摄像器件100可以应用到摄像单元12031。通过将根据本发明的技术应用到摄像单元12031，可以在保持半导体芯片的强度的同时减小半导体封装的高度，从而可以进一步小型化摄像单元12031以增加摄像单元12031的安装位置的自由度。
注意，本发明的实施例不限于上述实施例，并且在不偏离本发明的范围的情况下可以进行各种修改。例如，第一到第八实施例中的两者以上可以彼此组合。
此外，本发明可以采用下述构造。
(1)一种摄像器件，在所述摄像器件中层叠有：
第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和
第二基板，在所述第二基板中形成有贯通电极，
其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
(2)根据上述(1)所述的摄像器件，其中，在从背表面侧看时，所述第二基板由于所述挖掘部的形成而具有框架形区域。
(3)根据上述(1)或(2)所述的摄像器件，其中，所述挖掘部具有前向锥形形状。
(4)根据前述(1)到(3)中任一项所述的摄像器件，其中，焊球被安装在所述重布线层上，并且阻焊层被埋置并平坦化在所述挖掘部中。
(5)根据上述(4)所述的摄像器件，其中，所述焊球相对于所述阻焊层的表面突出。
(6)根据上述(4)所述的摄像器件，其中，所述焊球被平坦化成与所述阻焊层的表面齐平。
(7)根据上述(4)所述的摄像器件，其中，所述焊球的表面、所述阻焊层的表面和所述框架形区域表面被平坦化成彼此齐平。
(8)根据上述(1)到(3)中任一项所述的摄像器件，其中，在所述重布线层上形成有触点栅格阵列(LGA)。
(9)根据上述(1)到(3)中任一项所述的摄像器件，其中，所述重布线层具有多层式重布线层(RDL)结构。
(10)根据上述(2)所述的摄像器件，其中，除所述框架形区域之外，所述第二基板还具有大膜厚度区域。
(11)根据上述(10)所述的摄像器件，其中，所述第一基板是图像传感器，并且所述第二基板在与所述图像传感器的中心部分相对应的位置处具有所述大膜厚度区域。
(12)根据上述(1)到(11)中任一项所述的摄像器件，在所述摄像器件中还层叠有：
透明部件，光通过所述透明部件入射；和
粘合剂，所述粘合剂将所述透明部件和所述第一基板彼此接合，
其中，二维地布置在所述像素区域中的所述像素执行通过所述透明部件入射的所述光的光电转换。
(13)根据上述(12)所述的摄像器件，其中，所述摄像器件被构造为晶圆级芯片尺寸封装(WCSP)。
(14)根据上述(2)所述的摄像器件，其中，所述第二基板由硅(Si)形成。
(15)根据上述(14)所述的摄像器件，其中，所述框架形区域包括划线区域。
(16)一种包括摄像器件的电子装置，其中，在所述摄像器件中层叠有：
第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和
第二基板，在所述第二基板中形成有贯通电极，
其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
(17)一种制造摄像器件的方法，其包括：
在形成有贯通电极的第二基板的与光入射侧相对的背表面中形成挖掘部的第一步骤，其中，所述第二基板与第一基板相堆叠，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；以及
在所述挖掘部中形成重布线层(RDL)的第二步骤，其中，所述重布线层(RDL)连接到所述第一基板的背表面。
(18)一种制造根据上述(17)的摄像器件的方法，其还包括：
在所述挖掘部中埋置阻焊层的第三步骤；
图案化被埋置在所述挖掘部中的所述阻焊层以界定焊球的安装位置的第四步骤；并且
根据所述安装位置将所述焊球安装在所述重布线层上的第五步骤。
(19)一种制造根据上述(18)的摄像器件的方法，其在所述第三步骤之后且在所述第四步骤之前还包括平坦化所述阻焊层的第六步骤。
(20)一种制造根据上述(18)的摄像器件的方法，其在所述第五步骤之后还包括平坦化所述阻焊层和所述焊球的第六步骤。
附图标记列表
100、100A到100G 摄像器件
111 透明部件
112 粘合剂
113 片上透镜
114 第一基板
115、115A到115G 第二基板
116、117A到116G TSV/RDL布线
117、117A到117G 阻焊层
118、118A到118G 焊球
121 挖掘部
122 框架部
131 划线部
1000 电子装置
1001 半导体封装
10112 摄像单元
12031 摄像单元

Claims (20)

1.一种摄像器件，在所述摄像器件中层叠有：
第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和
第二基板，在所述第二基板中形成有贯通电极，
其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
2.根据权利要求1所述的摄像器件，其中，在从背表面侧看时，所述第二基板由于所述挖掘部的形成而具有框架形区域。
3.根据权利要求2所述的摄像器件，其中，所述挖掘部具有前向锥形形状。
4.根据权利要求3所述的摄像器件，其中，焊球被安装在所述重布线层上，并且阻焊层被埋置并平坦化在所述挖掘部中。
5.根据权利要求4所述的摄像器件，其中，所述焊球相对于所述阻焊层的表面突出。
6.根据权利要求4所述的摄像器件，其中，所述焊球被平坦化成与所述阻焊层的表面齐平。
7.根据权利要求4所述的摄像器件，其中，所述焊球的表面、所述阻焊层的表面和所述框架形区域表面被平坦化成彼此齐平。
8.根据权利要求3所述的摄像器件，其中，在所述重布线层上形成有触点栅格阵列(LGA)。
9.根据权利要求3所述的摄像器件，其中，所述重布线层具有多层式重布线层(RDL)结构。
10.根据权利要求2所述的摄像器件，其中，除所述框架形区域之外，所述第二基板还具有大膜厚度区域。
11.根据权利要求10所述的摄像器件，其中，所述第一基板是图像传感器，并且所述第二基板在与所述图像传感器的中心部分相对应的位置处具有所述大膜厚度区域。
12.根据权利要求1所述的摄像器件，在所述摄像器件中还层叠有：
透明部件，光通过所述透明部件入射；和
粘合剂，所述粘合剂将所述透明部件和所述第一基板彼此接合，
其中，二维地布置在所述像素区域中的所述像素执行通过所述透明部件入射的所述光的光电转换。
13.根据权利要求12所述的摄像器件，其中，所述摄像器件被构造为晶圆级芯片尺寸封装(WCSP)。
14.根据权利要求2所述的摄像器件，其中，所述第二基板由硅(Si)形成。
15.根据权利要求14所述的摄像器件，其中，所述框架形区域包括划线区域。
16.一种包括摄像器件的电子装置，其中，在所述摄像器件中层叠有：
第一基板，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；和
第二基板，在所述第二基板中形成有贯通电极，
其中，在所述第二基板的与光入射侧相对的背表面中形成有挖掘部，并且在所述挖掘部中形成有与所述第一基板的背表面连接的重布线层(RDL)。
17.一种用于制造摄像器件的方法，其包括：
在形成有贯通电极的第二基板的与光入射侧相对的背表面中形成挖掘部的第一步骤，其中，所述第二基板与第一基板相堆叠，在所述第一基板中形成有像素区域，在所述像素区域中二维地布置有像素，所述像素执行光的光电转换；以及
在所述挖掘部中形成重布线层(RDL)的第二步骤，其中，所述重布线层(RDL)连接到所述第一基板的背表面。
18.根据权利要求17所述的用于制造摄像器件的方法，其还包括：
在所述挖掘部中埋置阻焊层的第三步骤；
图案化被埋置在所述挖掘部中的所述阻焊层以界定焊球的安装位置的第四步骤；以及
根据所述安装位置将所述焊球安装在所述重布线层上的第五步骤。
19.根据权利要求18所述的用于制造摄像器件的方法，其在所述第三步骤之后且在所述第四步骤之前还包括平坦化所述阻焊层的第六步骤。
20.根据权利要求18所述的用于制造摄像器件的方法，其在所述第五步骤之后还包括平坦化所述阻焊层和所述焊球的第六步骤。
CN201880011702.6A 2017-02-22 2018-02-08 摄像器件、电子装置和制造摄像器件的方法 Active CN110291637B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017030741 2017-02-22
JP2017-030741 2017-02-22
PCT/JP2018/004287 WO2018155195A1 (ja) 2017-02-22 2018-02-08 撮像装置、電子機器、及び、撮像装置の製造方法

Publications (2)

Publication Number Publication Date
CN110291637A true CN110291637A (zh) 2019-09-27
CN110291637B CN110291637B (zh) 2023-11-14

Family

ID=63254199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880011702.6A Active CN110291637B (zh) 2017-02-22 2018-02-08 摄像器件、电子装置和制造摄像器件的方法

Country Status (3)

Country Link
US (2) US11322538B2 (zh)
CN (1) CN110291637B (zh)
WO (1) WO2018155195A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187697A1 (en) * 2008-05-21 2010-07-29 Chia-Lun Tsai Electronic device package and method for fabricating the same
CN102376726A (zh) * 2010-08-09 2012-03-14 索尼公司 固态摄像器件、其制造方法和电子装置
CN102569313A (zh) * 2010-12-08 2012-07-11 索尼公司 固态摄像器件的制造方法、固态摄像器件和电子装置
US20130070131A1 (en) * 2011-09-16 2013-03-21 Sony Corporation Solid-state image sensor, method for producing solid-state image sensor, and electronic apparatus
US20130314573A1 (en) * 2012-05-28 2013-11-28 Olympus Corporation Solid-state imaging element and solid-state imaging apparatus
US20160172406A1 (en) * 2014-12-10 2016-06-16 Kabushiki Kaisha Toshiba Semiconductor device and solid-state imaging device
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5010247B2 (ja) 2006-11-20 2012-08-29 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
JP2010021451A (ja) 2008-07-14 2010-01-28 Panasonic Corp 固体撮像装置およびその製造方法
JP5450295B2 (ja) 2010-07-05 2014-03-26 オリンパス株式会社 撮像装置および撮像装置の製造方法
KR101401988B1 (ko) * 2012-09-07 2014-05-30 주식회사 동부하이텍 반도체 패키지 및 반도체 패키지 형성 방법
US20150255499A1 (en) * 2014-03-07 2015-09-10 Xintec Inc. Chip package and method of fabricating the same
TWI550794B (zh) * 2014-12-17 2016-09-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9583462B2 (en) * 2015-01-22 2017-02-28 Qualcomm Incorporated Damascene re-distribution layer (RDL) in fan out split die application
TW201644016A (zh) * 2015-06-08 2016-12-16 精材科技股份有限公司 晶片封裝體與其製備方法
JP2017022253A (ja) 2015-07-10 2017-01-26 ソニー株式会社 固体撮像装置、製造方法、および電子機器
US9935148B2 (en) * 2015-07-13 2018-04-03 Xintec Inc. Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer
US10535634B2 (en) * 2015-07-22 2020-01-14 Intel Corporation Multi-layer package
CN106560929A (zh) * 2015-10-01 2017-04-12 精材科技股份有限公司 晶片尺寸等级的感测晶片封装体及其制造方法
TWI629759B (zh) * 2016-03-01 2018-07-11 精材科技股份有限公司 晶片封裝體及其製造方法
TWI649856B (zh) * 2016-05-13 2019-02-01 精材科技股份有限公司 晶片封裝體與其製造方法
US10424540B2 (en) * 2016-10-06 2019-09-24 Xintec Inc. Chip package and method for forming the same
US10103191B2 (en) * 2017-01-16 2018-10-16 Semiconductor Components Industries, Llc Semiconductor die and method of packaging multi-die with image sensor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100187697A1 (en) * 2008-05-21 2010-07-29 Chia-Lun Tsai Electronic device package and method for fabricating the same
CN102376726A (zh) * 2010-08-09 2012-03-14 索尼公司 固态摄像器件、其制造方法和电子装置
CN102569313A (zh) * 2010-12-08 2012-07-11 索尼公司 固态摄像器件的制造方法、固态摄像器件和电子装置
US20130070131A1 (en) * 2011-09-16 2013-03-21 Sony Corporation Solid-state image sensor, method for producing solid-state image sensor, and electronic apparatus
US20130314573A1 (en) * 2012-05-28 2013-11-28 Olympus Corporation Solid-state imaging element and solid-state imaging apparatus
US20160172406A1 (en) * 2014-12-10 2016-06-16 Kabushiki Kaisha Toshiba Semiconductor device and solid-state imaging device
WO2017018216A1 (ja) * 2015-07-27 2017-02-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及びその製造方法、並びに電子機器

Also Published As

Publication number Publication date
CN110291637B (zh) 2023-11-14
US11322538B2 (en) 2022-05-03
WO2018155195A1 (ja) 2018-08-30
US20220375984A1 (en) 2022-11-24
US11769784B2 (en) 2023-09-26
US20190378870A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
US20240088184A1 (en) Solid-state imaging apparatus and electronic apparatus
KR102671085B1 (ko) 고체 촬상 장치 및 전자 기기
JP7211935B2 (ja) 半導体素子およびその製造方法、並びに電子機器
TW202247446A (zh) 固體攝像裝置
JP7128178B2 (ja) 半導体装置、半導体装置の製造方法、及び電子機器
WO2018186196A1 (ja) 固体撮像装置、及び電子機器
TW201909440A (zh) 固體攝像裝置
CN111033743B (zh) 固态摄像单元、固态摄像单元的制造方法和电子设备
US20220085093A1 (en) Solid-state imaging device and electronic apparatus
US20220037382A1 (en) Backside-illumination solid-state image pickup apparatus and backside-illumination solid-state image-pickup-apparatus manufacturing method, image pickup apparatus, and electronic equipment
TW202238981A (zh) 光檢測裝置及電子機器
US20220359603A1 (en) Solid-state imaging device and electronic apparatus
JP2024012345A (ja) 半導体素子およびその製造方法
CN110199392A (zh) 半导体装置及其制造方法、固态成像元件和电子设备
CN110291637A (zh) 摄像器件、电子装置和制造摄像器件的方法
WO2023074136A1 (ja) 半導体装置、機器及び半導体装置の製造方法
TW202023042A (zh) 攝像元件、半導體元件及電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant