CN211858622U - 电路基板及电路模块 - Google Patents

电路基板及电路模块 Download PDF

Info

Publication number
CN211858622U
CN211858622U CN201890000942.1U CN201890000942U CN211858622U CN 211858622 U CN211858622 U CN 211858622U CN 201890000942 U CN201890000942 U CN 201890000942U CN 211858622 U CN211858622 U CN 211858622U
Authority
CN
China
Prior art keywords
electrode
film
plating
resin layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890000942.1U
Other languages
English (en)
Inventor
楠山贵文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN211858622U publication Critical patent/CN211858622U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0577—Double layer of resist having the same pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/072—Electroless plating, e.g. finish plating or initial plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Abstract

本实用新型涉及电路基板及电路模块。电路基板(100)具备基板坯体(1)、第一电极(2)以及第二电极(3)。基板坯体(1)构成为包含树脂材料。第一电极(2)设置在基板坯体(1)的一个主面(P1)上，包括第一电极基体(2a)和覆盖第一电极基体(2a)的外表面的至少一部分的第一覆盖膜(2d)。第二电极(3)设置在基板坯体(1)的一个主面(P1)上，包括柱状结构物(3s)和覆盖柱状结构物(3s)的外表面的至少一部分的第二覆盖膜(3d)，该柱状结构物构成为包括第二电极基体(3a)、设置在第二电极基体(3a)上的第一电镀膜(3m)以及一端与第一电镀膜(3m)直接连接的第一电镀结构物(3p)。

Description

电路基板及电路模块
技术领域
该实用新型涉及具备构成为包含树脂材料的基板、连接在该基板的一个主面侧并构成电子电路的电子部件、与电子电路连接的外部连接端子、以及设置在基板的一个主面侧的树脂层的电路模块。
背景技术
已知有具备构成为包含树脂材料的基板、连接在该基板的一个主面侧的电子部件、外部连接端子、以及设置在基板的一个主面侧的树脂层的电路模块。作为那样的电路模块的一个例子，能够列举专利第5790682号公报(专利文献1)所记载的电路模块。
图10是专利文献1所记载的电路模块300的主要部分的剖视图。电路模块300具备分别设置在构成为包括玻璃环氧树脂的基板(未图示)的一个主面侧的外部连接端子303和树脂层305。外部连接端子303在树脂层305配置成一端从树脂层305的表面305P突出。
外部连接端子303包括金属柱303a、第一覆盖部303c以及第二覆盖部303d。金属柱303a例如是以Cu为材料而预先成形的金属销，或者是在设置于树脂层305的贯通孔填充以Cu为材料的导电性膏并使其固化的而得到的部件。作为树脂层305的材料，例如使用环氧树脂。
金属柱303a的一端位于树脂层305的内部。第一覆盖部303c的一端与金属柱303a的一端连接，另一端从树脂层305的表面305P突出。第二覆盖部303d覆盖第一覆盖部303c的表面。例如以Ni为材料通过电镀形成第一覆盖部303c。例如以Au为材料通过电镀、溅射、蒸镀等形成第二覆盖部303d。在第二覆盖部303d的表面给予有焊料凸块那样的连接部件 S。
专利文献1：日本专利第5790682号公报
然而，在使用金属销作为外部连接端子303所包括的金属柱303a的情况下，有在制造工序中难以使其稳定地直立于基板的担心。另外，在金属柱303a是在设置于树脂层305的贯通孔填充的Cu膏的情况下，有金属柱303a的电阻变高，进而电路模块的阻抗变高的担心。
实用新型内容
即，该实用新型的目的在于提供制造容易且外部连接端子的电阻被抑制得较低的电路基板以及使用了该电路基板的电路模块、以及上述的电路基板的制造方法以及电路模块的制造方法。
在该实用新型所涉及的电路基板中，实现了外部连接端子的结构的改进。
该实用新型首先面向电路基板。
该实用新型所涉及的电路基板具备基板坯体、第一电极以及第二电极。基板坯体构成为包含树脂材料。第一电极设置在基板坯体的一个主面，包括第一电极基体和覆盖第一电极基体的外表面的至少一部分的第一覆盖膜。第二电极设置在基板坯体的一个主面，包括柱状结构物和覆盖柱状结构物的外表面的至少一部分的第二覆盖膜。
而且，柱状结构物构成为包括第二电极基体、设置在第二电极基体上的第一电镀膜、以及一端与第一电镀膜直接连接的第一电镀结构物。
在上述的电路基板中，第二电极在电路基板连接电子部件而成为电路模块时成为外部连接端子。即，对于上述的电路基板而言，通过电镀工艺制造第二电极的主要部分，所以制造容易。另外，由于第二电极的主要部分由致密的电镀结构物构成，所以电阻被抑制得较低。
另外，该实用新型也面向电路模块。
该实用新型所涉及的电路模块具备该实用新型所涉及的电路基板、第一电子部件以及第一树脂层。第一树脂层设置在基板坯体的一个主面侧。第一电子部件与该实用新型所涉及的电路基板的第一电极连接，并且第一电子部件在第一树脂层配置成与第一电极侧的表面对置的表面的至少一部分露出。
该实用新型所涉及的电路基板的第二电极中的第一电镀结构物的另一端位于第一树脂层的与基板坯体的一个主面平行的外表面的内部。第二覆盖膜为筒状，第二覆盖膜覆盖柱状结构物的侧面的至少一部分以便不覆盖第一电镀结构物的另一端，并且第二覆盖膜的一端与第一电镀结构物的另一端处于同一平面上。
而且，该实用新型所涉及的电路模块包括覆盖部，该覆盖部的一个主面与第二电极中的第一电镀结构物的另一端和第二覆盖膜的一端连接，该覆盖部的另一个主面位于第一树脂层的与基板坯体的一个主面平行的外表面的外部。
在上述的电路模块中，由于使用该实用新型所涉及的电路基板，所以通过电镀工艺制造构成外部连接端子的第二电极的主要部分。即，上述的电路模块容易制造，且外部连接端子的电阻被抑制得较低。另外，上述的电路模块通过具备上述的构成，能够缓和与电子设备的母基板的连接时的在外部连接端子与连接部件的连接界面作用的应力。因此，与电子设备的母基板的连接可靠性提高。
并且，该实用新型也面向电路基板的制造方法。
该实用新型所涉及的电路基板的制造方法是具备基板坯体、第一电极以及第二电极的电路基板的制造方法。基板坯体构成为包含树脂材料。第一电极包括第一电极基体和第一覆盖膜。第二电极包括构成为包括第二电极基体、第一电镀膜以及第一电镀结构物的柱状结构物、和第二覆盖膜。而且，该实用新型所涉及的电路基板的制造方法具备以下的第一工序～第七工序。
第一工序是制造或者准备在一个主面设置有第一电极基体和第二电极基体的基板坯体的工序。第二工序是通过无电解电镀，在基板坯体的一个主面侧形成第一供电膜，以便覆盖第二电极基体的外表面的工序。第三工序是在第一供电膜上形成一个主面侧电镀抗蚀剂膜，以便第二电极基体上的第一供电膜的至少一部分露出的工序。
第四工序是通过经由第一供电膜供电的电解电镀，在露出的第一供电膜上形成与第一供电膜直接连接的第一电镀结构物的工序。第五工序是除去一个主面侧电镀抗蚀剂膜的工序。
第六工序是除去与第一电镀结构物直接连接的位置以外的第一供电膜，并且形成柱状结构物的工序。柱状结构物构成为包括第二电极基体、残留在与第一电镀结构物直接连接的位置的第一供电膜亦即第一电镀膜、以及一端与第一电镀膜直接连接的第一电镀结构物。
第七工序是形成第一电极以及第二电极的工序。通过形成第一覆盖膜以便覆盖第一电极基体的外表面的至少一部分来进行第一电极的形成。另外，通过形成第二覆盖膜以便覆盖柱状结构物的外表面的至少一部分来进行第二电极的形成。
在上述的电路基板的制造方法中，能够容易地制造通过由致密的电镀结构物构成第二电极的主要部分从而电阻被抑制得较低的电路基板。
除此之外，该实用新型也面向电路模块的制造方法。
该实用新型所涉及的电路模块的制造方法是具备具有基板坯体、第一电极以及第二电极的电路基板、第一电子部件以及第一树脂层的电路模块的制造方法。基板坯体构成为包含树脂材料。第一电极包括第一电极基体和第一覆盖膜。第二电极包括构成为包括第二电极基体、第一电镀膜以及第一电镀结构物的柱状结构物、和第二覆盖膜。而且，该实用新型所涉及的电路模块的制造方法具备以下的第一工序～第十二工序。
从第一工序到第七工序为止，与上述的该实用新型所涉及的电路基板的制造方法相同。
第八工序是将第一电子部件与第一电极连接的工序。第九工序是在基板坯体的一个主面侧设置第一树脂层以便覆盖第一电子部件的整体以及第二电极的工序。
第十工序是从第一电子部件的与第一电极侧的表面对置的表面侧起对第二电极、第一电子部件以及第一树脂层进行研磨加工的工序。此时，第一电子部件的厚度从与第一电极连接之前的状态起减少，并且第一树脂层的研磨剖面亦即与基板坯体的一个主面平行的外表面、第一电子部件的研磨剖面、以及第二电极的研磨剖面成为同一平面。
第十一工序是对第二电极的研磨剖面进行蚀刻以使第二电极露出的剖面位于第一树脂层的与基板坯体的一个主面平行的外表面的内部的工序。第十二工序是形成覆盖部的工序，该覆盖部的一个主面连接在第二电极的蚀刻后露出的剖面上，该覆盖部的另一个主面位于第一树脂层的与基板坯体的一个主面平行的外表面的外部。
在上述的电路模块的制造方法中，能够容易地制造通过由致密的电镀结构物形成构成外部连接端子的第二电极的主要部分从而电阻被抑制得较低，并且与电子设备的母基板的连接可靠性较高的电路模块。
对于该实用新型所涉及的电路基板而言，通过电镀工艺制造第二电极的主要部分，所以容易制造。而且，由于由致密的电镀结构物构成第二电极的主要部分，所以电阻被抑制得较低。对于该实用新型所涉及的电路模块来说，上述的第二电极构成外部连接端子，所以外部连接端子的电阻被抑制得较低。而且，与电子设备的母基板的连接可靠性提高。
另外，该实用新型所涉及的电路基板的制造方法能够容易地制造由致密的电镀结构物构成第二电极的主要部分从而电阻被抑制得较低的电路基板。该实用新型所涉及的电路模块的制造方法能够容易地制造通过由致密的电镀结构物形成构成外部连接端子的第二电极的主要部分从而电阻被抑制得较低，并且与电子设备的母基板的连接可靠性较高的电路模块。
附图说明
图1是实施方式所涉及的电路基板的剖视图。
图2A是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图2B是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图2C是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图3A是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图2A～图2C的工序的剖视图。
图3B是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图2A～图2C的工序的剖视图。
图3C是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图2A～图2C的工序的剖视图。
图3D是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图2A～图2C的工序的剖视图。
图4A是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图3A～图3D的工序的剖视图。
图4B是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图3A～图3D的工序的剖视图。
图4C是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图3A～图3D的工序的剖视图。
图5A是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图4A～图4C的工序的剖视图。
图5B是用于说明实施方式所涉及的电路基板的制造方法的一个例子的图，是用于示意性地说明接着图4A～图4C的工序的剖视图。
图6是实施方式所涉及的电路模块的剖视图。
图7A是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图7B是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图7C是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明工序的一部分的剖视图。
图8A是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明接着图7A～图7C的工序的剖视图。
图8B是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明接着图7A～图7C的工序的剖视图。
图9A是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明接着图8A～图8B的工序的剖视图。
图9B是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明接着图8A～图8B的工序的剖视图。
图9C是用于说明实施方式所涉及的电路模块的制造方法的一个例子的图，是用于示意性地说明接着图8A～图8B的工序的剖视图。
图10是背景技术的电路模块的主要部分的剖视图。
附图标记说明：100…基板，200…电路模块，1…基板坯体，2…第一电极，2a…第一电极基体，2b…下部覆盖膜，2c…上部覆盖膜，2d…第一覆盖膜，3…第二电极(外部连接端子)，3a…第二电极基体，3b…下部覆盖膜，3c…上部覆盖膜，3d…第二覆盖膜，3m…第一电镀膜，3p…第一电镀结构物，3s…柱状结构物，3t…覆盖部，4…第一电子部件，5…第一树脂层，6…第三电极，6a…第三电极基体，6b…下部覆盖膜，6c…上部覆盖膜，6d…第三覆盖膜，7…第二电子部件，8…第二树脂层，M1…第一供电膜，M2…第二供电膜，M3…第二电镀结构物，MR1…另一个主面侧电镀抗蚀剂膜，MR2…一个主面侧电镀抗蚀剂膜，P1…一个主面，P2…另一个主面，P3…第一树脂层的与基板的一个主面平行的外表面，R…阻焊剂，S…连接部件。
具体实施方式
以下示出该实用新型的实施方式，并进一步对该实用新型的特征之处进行详细说明。该实用新型能够应用于具备用于与电子设备的母基板连接的柱状的外部连接端子的各种电路模块。特别是，能够有效地应用于为了小型化而要求较细地形成外部连接端子的电路模块。
(电路基板的实施方式)
＜电路基板的结构＞
使用图1对该实用新型所涉及的电路基板的实施方式亦即电路基板 100的结构进行说明。
此外，图1是示意图，并不一定反映实际的产品的尺寸。另外，在制造工序上产生的各构成要素的形状的偏差等也并不一定反映于各附图。即，以后，在该说明书中为了说明所使用的附图即使有与实际的产品不同的部分，在本质方面也可以说示出实际的产品。
图1是电路基板100的剖视图。电路基板100具备基板坯体1、第一电极2、第二电极3以及第三电极6。此外，第三电极6并不是该实用新型中的必需的构成要素。基板坯体1构成为包含树脂材料。这里，作为构成为包含树脂材料的基板坯体的例子，例如能够列举包括绝缘层为玻璃等的编织布或者无纺布、和环氧树脂等绝缘性的树脂而成的复合材料的、所谓的玻璃环氧基板。
但是，基板坯体1的种类并不限定于此。例如，也可以不包括玻璃等无机材料。另外，作为树脂材料，也可以使用液晶聚合物等。并且，基板坯体1既可以是不包括内部布线的单层，也可以是包括内部布线的多层。
第一电极2设置在基板坯体1的一个主面P1，包括第一电极基体2a 和第一覆盖膜2d。第一电极基体2a为板状，例如使用从Cu以及Cu合金等中选择的金属材料形成。但是，第一电极基体2a的材质并不限定于这些材质。第一覆盖膜2d包括下部覆盖膜2b和上部覆盖膜2c。下部覆盖膜 2b例如是镀Ni膜。上部覆盖膜2c例如是镀Au膜。但是，第一覆盖膜2d 也可以为单层。
此外，在电路基板100中，为了防止后述的第一电子部件4的与第一电极2的连接时的、第一电极2与第二电极3的基于焊料的短路，而通过阻焊剂R覆盖第一电极基体2a的一部分。因此，第一覆盖膜2d覆盖第一电极基体2a的外表面的未被阻焊剂R覆盖的位置。此外，阻焊剂R在该实用新型中并不是必需的构成要素。在没有阻焊剂R的情况下，也可以第一电极基体2a的外表面整体被第一覆盖膜2d覆盖。
第二电极3设置在基板坯体1的一个主面P1，包括柱状结构物3s和覆盖柱状结构物3s的外表面的第二覆盖膜3d。柱状结构物3s构成为包括第二电极基体3a、设置在第二电极基体3a上的第一电镀膜3m、以及一端与第一电镀膜3m直接连接的第一电镀结构物3p。
第一电镀膜3m如后述那样例如能够通过无电解电镀形成。另外，第一电镀结构物3p如后述那样能够通过电解电镀形成。例如使用Cu形成第一电镀膜3m以及第一电镀结构物3p。但是，第一电镀膜3m以及第一电镀结构物3p的材质并不限定于这些材质。
第二电极基体3a为板状，例如使用从Cu以及Cu合金等中选择的金属材料形成。但是，第二电极基体3a的材质并不限定于这些材质。第二覆盖膜3d包括下部覆盖膜3b和上部覆盖膜3c。下部覆盖膜3b例如是镀 Ni膜。上部覆盖膜3c例如是镀Au膜。但是，第二覆盖膜3d也可以为单层。
第三电极6设置在基板坯体1的另一个主面P2，包括第三电极基体 6a和第三覆盖膜6d。第三电极基体6a例如为Cu箔。第三覆盖膜6d包括下部覆盖膜6b和上部覆盖膜6c。下部覆盖膜6b例如是镀Ni膜。上部覆盖膜6c例如是镀Au膜。但是，第三覆盖膜6d也可以为单层。
此外，在电路基板100中，为了防止后述的第二电子部件7的与第三电极6的连接时的、第三电极6彼此的基于焊料的短路，而通过阻焊剂R 覆盖第三电极基体6a的一部分。因此，第三覆盖膜6d覆盖第三电极基体6a的外表面的未被阻焊剂R覆盖的位置。此外，阻焊剂R如上述那样在该实用新型中并不是必需的构成要素。在没有阻焊剂R的情况下，也可以第三电极基体6a的外表面整体被第三覆盖膜6d覆盖。
在电路基板100中，第二电极3在将各电子部件与电路基板100连接而成为后述的电路模块200时成为外部连接端子。即，对于电路基板100 而言，通过电镀工艺制造第二电极3的主要部分，所以容易制造。另外，第二电极3的主要部分由致密的电镀结构物构成，所以电阻被抑制得较低。
＜电路基板的制造方法＞
图2A～图5B是对该实用新型所涉及的电路基板的实施方式亦即电路基板100的制造方法的一个例子进行说明的附图。图2A～图2C、图3A～图3D、图4A～图4C及图5A以及图5B是分别示意性地表示在电路基板 100的制造方法的一个例子中依次进行的各工序的剖视图。此外，图2A～图5B的各图相当于图1的电路基板100的剖视图。
此外，以下的制造方法对以集合状态制作电路基板100的情况进行说明。但是，电路基板100也可以以单片化的状态来制作。
图2A是表示制造或者准备在一个主面P1设置有第一电极基体2a、第二电极基体3a以及阻焊剂R，并在另一个主面P2设置有第三电极基体 6a和阻焊剂R的基板坯体1的工序(第一工序)的剖视图。一个主面P1 侧的阻焊剂R为了上述的目的而覆盖第一电极基体2a的一部分。另一个主面P2侧的阻焊剂R相同地为了上述的目的而覆盖第三电极基体6a的一部分。阻焊剂R能够从已知的材料中适当地选择。
图2B是表示在基板坯体1的另一个主面P2侧给予另一个主面侧电镀抗蚀剂膜MR1以便覆盖第三电极基体6a和阻焊剂R的工序的剖视图。另一个主面侧电镀抗蚀剂膜MR1能够从已知的抗蚀剂膜材料中适当地选择。
图2C是表示在基板坯体1的一个主面P1侧，通过无电解电镀形成第一供电膜M1，以便覆盖第一电极基体2a、第二电极基体3a以及阻焊剂R的工序的剖视图。此时，在另一个主面侧电镀抗蚀剂膜MR1上也形成第二供电膜M2。例如通过无电解镀Cu形成第一供电膜M1以及第二供电膜M2。
即，图2B以及图2C是表示通过无电解电镀，在基板坯体1的一个主面P1侧形成第一供电膜M1，以便覆盖第二电极基体3a的外表面的工序(第二工序)的剖视图。
图3A是表示在基板坯体1的一个主面P1侧给予下部一个主面侧电镀抗蚀剂膜MR21以便覆盖第一供电膜M1的工序的剖视图。下部一个主面侧电镀抗蚀剂膜MR21能够从已知的光致抗蚀剂膜材料中适当地选择。图3B是表示通过对下部一个主面侧电镀抗蚀剂膜MR21进行曝光、显影来形成开孔h1，以便第二电极基体3a上的第一供电膜M1的至少一部分露出的工序的剖视图。
图3C是表示在下部一个主面侧电镀抗蚀剂膜MR21上给予上部一个主面侧电镀抗蚀剂膜MR22的工序的剖视图。上部一个主面侧电镀抗蚀剂膜MR22能够从已知的光致抗蚀剂膜材料中适当地选择。图3D是表示通过对上部一个主面侧电镀抗蚀剂膜MR22进行曝光、显影来形成开孔h2，以便第二电极基体3a上的第一供电膜M1的至少一部分经由开孔h1露出的工序的剖视图。
因此，下部一个主面侧电镀抗蚀剂膜MR21与上部一个主面侧电镀抗蚀剂膜MR22构成具有使第二电极基体3a上的第一供电膜M1的至少一部分露出的开孔h的一个主面侧电镀抗蚀剂膜MR2。即，图3A～图3D是表示在第一供电膜M1上形成一个主面侧电镀抗蚀剂膜MR2以便第二电极基体3a上的第一供电膜M1的至少一部分露出的工序(第三工序)的剖视图。
图4A是表示通过经由第一供电膜M1供电的电解电镀，在通过开孔 h露出的第一供电膜M1上形成与第一供电膜M1直接连接的第一电镀结构物3p的工序(第四工序)的剖视图。第一电镀结构物3p模仿一个主面侧电镀抗蚀剂膜MR2的开孔h的形状而形成。此时，在另一个主面侧的第二供电膜M2上也形成第二电镀结构物M3。第一电镀结构物3p以及第二电镀结构物M3的材质例如为Cu。
图4B是表示除去一个主面侧电镀抗蚀剂膜MR2的工序(第五工序) 的剖视图。例如通过使用了有机溶剂的溶解进行一个主面侧电镀抗蚀剂膜 MR2的除去。
图4C是表示除去另一个主面侧电镀抗蚀剂膜MR1、第二供电膜M2 以及第二电镀结构物M3的工序的剖视图。例如通过机械地剥离来进行它们的除去。
图5A是表示除去与第一电镀结构物3p直接连接的位置以外的第一供电膜M1，并形成柱状结构物3s的工序(第六工序)的剖视图。柱状结构物3s构成为包括第二电极基体3a、在与第一电镀结构物3p直接连接的位置残留的第一供电膜M1亦即第一电镀膜3m、以及一端与第一电镀膜 3m直接连接的第一电镀结构物3p。例如通过蚀刻进行第一供电膜M1的除去。
图5B是表示形成第一电极2以及第二电极3的工序(第七工序)的剖视图。通过在第一电极基体2a的外表面的未被阻焊剂R覆盖的区域形成第一覆盖膜2d来进行第一电极2的形成。在电路基板100中，通过形成作为下部覆盖膜2b的镀Ni膜，并在其上形成作为上部覆盖膜2c的镀 Au膜来进行第一覆盖膜2d的形成。但是，第一覆盖膜2d也可以是单层。
通过形成第二覆盖膜3d以便覆盖柱状结构物3s的外表面的至少一部分来进行第二电极3的形成。与第一覆盖膜2d的情况相同，通过形成作为下部覆盖膜3b的镀Ni膜，并在其上形成作为上部覆盖膜3c的镀Au 膜来进行第二覆盖膜3d的形成。第二覆盖膜3d也可以为单层。
此时，在第三电极基体6a的外表面的未被阻焊剂R覆盖的区域形成第三覆盖膜6d。第三覆盖膜6d与第一覆盖膜2d以及第二覆盖膜3d相同，包括作为下部覆盖膜6b的镀Ni膜、和其上的作为上部覆盖膜6c的镀Au 膜。另外，第三覆盖膜6d也可以为单层。
在具有上述的特征的电路基板100的制造方法中，能够容易地制造由于由致密的电镀结构物构成第二电极3的主要部分(第一电镀膜3m以及第一电镀结构物3p)从而电阻被抑制得较低的电路基板。
(电路模块的实施方式)
＜电路模块的结构＞
使用图6对该实用新型所涉及的电路模块的实施方式亦即电路模块 200的结构进行说明。
图6是电路模块200的剖视图。电路模块200具备电路基板100、第一电子部件4、第一树脂层5、第二电子部件7以及第二树脂层8。另外，如后述那样，电路基板100中的第二电极3还包括覆盖部3t。此外，上述以外的构成要素与电路基板100相同，所以这里省略它们的进一步的说明。另外，第二电子部件7以及第二树脂层8并不是该实用新型中的必需的构成要素。
第一电子部件4通过连接部件S与第一电极2连接，并且第一电子部件4在设置于基板坯体1的一个主面P1侧的第一树脂层5配置成第一电子部件4的与第一电极2侧的表面对置的表面的至少一部分露出。第二电子部件7通过连接部件S与第三电极6连接，且整体被设置在基板坯体1 的另一个主面P2侧的第二树脂层8覆盖。
第一电子部件4例如是各种IC以及与电路模块200相比小型的电路模块那样的电子部件。第二电子部件7例如是层叠电容器、层叠电感器、各种滤波器以及各种IC那样的电子部件。连接部件S例如使用Sn－Ag －Cu系的无Pb焊料。但是，连接部件S的材质并不限定于此。
第一电子部件4优选与第一电极2连接，并在暂时通过第一树脂层5 覆盖整体之后，从与第一电极2侧的表面对置的表面侧起进行研磨加工。其结果是，对于第一电子部件4而言，从与第一电极2连接之前的状态起，厚度减少。而且，第一树脂层5的与基板坯体1的一个主面平行的外表面 P3和第一电子部件4的研磨剖面成为同一平面。
这样一来，例如在第一电子部件4为IC的情况下，能够不使用操作较难的厚度较薄的IC，来实现电路模块200的低高度化。
使用使玻璃材料、二氧化硅等作为填充剂分散的树脂材料形成第一树脂层5以及第二树脂层8。但是，也可以利用树脂材料单体形成第一树脂层5以及第二树脂层8。也可以使用相同的或者不同的树脂材料来形成第一树脂层5与第二树脂层8。
第二电极3中的第一电镀结构物3p的另一端在第一树脂层5的与基板坯体1的一个主面P1平行的外表面P3的内部。第二覆盖膜3d为筒状，并且第二覆盖膜3d覆盖柱状结构物3s的侧面的至少一部分，以便不覆盖第一电镀结构物3p的另一端，并且第二覆盖膜3d的一端与第一电镀结构物3p的另一端处于同一平面上。
而且，电路模块200包括一个主面与第二电极3中的第一电镀结构物 3p的另一端和第二覆盖膜3d的一端连接，另一个主面处于第一树脂层5 的与基板坯体1的一个主面P1平行的外表面P3的外部的覆盖部3t。
电路模块200使用该实用新型所涉及的电路基板100，所以通过电镀工艺制造构成外部连接端子的第二电极3的主要部分(第一电镀膜3m以及第一电镀结构物3p)。即，电路模块200容易制造，外部连接端子的电阻被抑制得较低。
另外，电路模块200通过具备上述的构成，缓和与电子设备的母基板的连接时的在外部连接端子与连接部件的连接界面作用的应力。因此，与电子设备的母基板的连接可靠性提高。
＜电路模块的制造方法＞
图7A～图9C是对该实用新型所涉及的电路模块的实施方式亦即电路模块200的制造方法的一个例子进行说明的附图。图7A～图7C、图8A以及图8B、及图9A～图9C是分别示意性地表示在电路模块200的制造方法的一个例子中依次进行的各工序的剖视图。此外，图7A～图9C的各图相当于图6的电路模块200的剖视图。
另外，以下的制造方法对暂时以集合状态制作电路模块20，之后进行单片化的情况进行说明。但是，说明所使用的各附图中的附图标记使用给予给集合状态的电路基板100的各构成要素的附图标记，在集合状态和单片化后的状态下并不特别进行区分。
电路模块200中所使用的电路基板100的制造方法(第一工序～第七工序)与上述的各工序相同，所以这里省略它们的进一步的说明。另外，第二电子部件7的连接工序、第二树脂层8的形成工序、以及以集合状态制作的电路模块200的单片化工序并不是该实用新型中的必需的构成要素。
图7A是表示第一电子部件4通过连接部件S与形成在基板坯体1的一个主面P1侧的第一电极2连接的工序(第八工序)的剖视图。作为连接部件S，例如使用具有上述的无Pb焊料组成的焊料凸块。焊料凸块例如被给予至第一电子部件4侧。然后，通过对第一电子部件4施加超声波振动，从而第一电子部件4与第一电极2经由焊料凸块连接。
图7B是表示在基板坯体1的一个主面P1侧设置第一树脂层5以便覆盖第一电子部件4的整体以及第二电极3的工序(第九工序)的剖视图。例如通过向基板坯体1的一个主面P1侧涂覆形成第一树脂层5的树脂材料等已知的方法进行通过第一树脂层5覆盖第一电子部件4以及第二电极 3的工序。
图7C是表示从第一电子部件4的与第一电极2侧的表面对置的表面侧起对第二电极3、第一电子部件4以及第一树脂层5进行研磨加工的工序(第十工序)的剖视图。此时，第一电子部件4的厚度从与第一电极2 连接之前的状态起减少，并且第一树脂层5的作为研磨剖面的与基板坯体 1的一个主面P1平行的外表面P3、第一电子部件4的研磨剖面、以及第二电极3的研磨剖面成为同一平面。能够通过抛光研磨等已知的方法进行研磨加工。
图8A是表示第二电子部件7通过连接部件S与第三电极6连接的工序的剖视图。作为连接部件S，例如使用从具有上述的无Pb焊料组成的焊料凸块以及焊料膏中选择的部件。
例如在第二电子部件7侧给予焊料凸块。然后，通过对第二电子部件 7施加超声波振动，从而第二电子部件7与第三电极6经由焊料凸块连接。另外，例如在第三电极6侧给予焊料膏。然后，通过在使焊料膏与第二电子部件7的外部电极对位之后进行回流焊，从而第二电子部件7与第三电极6经由熔融、固化后的焊料连接。在第二电子部件7不包括于电路模块 200中的情况下，不实施该工序。
图8B是表示在基板坯体1的另一个主面P2侧设置第二树脂层8以便覆盖第二电子部件7的整体的工序的剖视图。在图8B中，第二树脂层 8设置在阻焊剂R上。例如通过向基板坯体1的另一个主面P2侧涂覆形成第二树脂层8的树脂材料等已知的方法进行通过第二树脂层8覆盖第二电子部件7的工序。在第二电子部件7不包括于电路模块200中，而不需要用于覆盖第二电子部件7的第二树脂层8的情况下，不实施该工序。
图9A是表示对第二电极3的研磨剖面进行蚀刻以便第二电极3的露出的剖面位于第一树脂层5的与基板坯体1的一个主面平行的外表面P3 的内部的工序(第十一工序)的剖视图。通过该工序，第二电极3的露出的剖面向第一树脂层5的外表面P3的内部移动与蚀刻体积E对应的量。
图9B是表示形成一个主面连接在第二电极3的蚀刻后露出的剖面上，且另一个主面位于第一树脂层5的与基板坯体1的一个主面P1平行的外表面P3的外部的覆盖部3t的工序(第十二工序)的剖视图。能够通过已知的无电解电镀法形成覆盖部3t。到该工序为止，制作集合状态的电路模块200。
图9C是表示切断集合状态的电路模块200来使其单片化的工序的剖视图。通过该工序，制作该实用新型所涉及的电路模块200。此外，在从最初开始以单片化的状态进行电路模块200的制造的情况下，不实施该工序。
在上述的电路模块200的制造方法中，能够容易地制造通过由致密的电镀结构物构成外部连接端子的主要部分(第一电镀膜3m以及第一电镀结构物3p)从而电阻被抑制得较低，并且与电子设备的母基板的连接可靠性较高的电路模块200。
以上，对本实用新型的实施方式进行了说明，但这次公开的实施方式在全部的点是例示，而并不是限制性的实施方式。本实用新型的范围由权利要求书示出，包括与权利要求书同等的意思以及范围内的全部的变更。

Claims (2)

1.一种电路基板，是具备基板坯体、第一电极以及第二电极的电路基板，其特征在于，
所述基板坯体构成为包含树脂材料，
所述第一电极设置于所述基板坯体的一个主面，包括第一电极基体和覆盖所述第一电极基体的外表面的至少一部分的第一覆盖膜，
所述第二电极设置于所述基板坯体的一个主面，包括柱状结构物和覆盖所述柱状结构物的外表面的至少一部分的第二覆盖膜，所述柱状结构物构成为包括第二电极基体、设置在所述第二电极基体上的第一电镀膜、以及一端与所述第一电镀膜直接连接的第一电镀结构物。
2.一种电路模块，是具备权利要求1所述的电路基板、第一电子部件以及第一树脂层的电路模块，其特征在于，
所述第一树脂层设置于所述基板坯体的一个主面侧，
所述第一电子部件与所述第一电极连接，并且所述第一电子部件在所述第一树脂层配置成与所述第一电极侧的表面对置的表面的至少一部分露出，
所述第二电极中的所述第一电镀结构物的另一端位于所述第一树脂层的与所述基板坯体的一个主面平行的外表面的内部，所述第二覆盖膜为筒状，所述第二覆盖膜覆盖所述柱状结构物的侧面的至少一部分以便不覆盖所述第一电镀结构物的另一端，并且所述第二覆盖膜的一端与所述第一电镀结构物的另一端位于同一平面上，
所述电路模块包括覆盖部，所述覆盖部的一个主面与所述第二电极中的所述第一电镀结构物的另一端和所述第二覆盖膜的一端连接，所述覆盖部的另一个主面位于所述第一树脂层的与所述基板坯体的一个主面平行的外表面的外部。
CN201890000942.1U 2017-06-16 2018-06-12 电路基板及电路模块 Active CN211858622U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017119156 2017-06-16
JP2017-119156 2017-06-16
PCT/JP2018/022328 WO2018230534A1 (ja) 2017-06-16 2018-06-12 回路基板および回路モジュール、ならびに回路基板の製造方法および回路モジュールの製造方法

Publications (1)

Publication Number Publication Date
CN211858622U true CN211858622U (zh) 2020-11-03

Family

ID=64659583

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890000942.1U Active CN211858622U (zh) 2017-06-16 2018-06-12 电路基板及电路模块

Country Status (3)

Country Link
US (1) US11310914B2 (zh)
CN (1) CN211858622U (zh)
WO (1) WO2018230534A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023163223A1 (ja) * 2022-02-28 2023-08-31 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3823636B2 (ja) * 1999-09-22 2006-09-20 カシオ計算機株式会社 半導体チップモジュール及びその製造方法
JP2002343904A (ja) * 2001-05-21 2002-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP4498991B2 (ja) 2005-07-15 2010-07-07 新光電気工業株式会社 半導体装置及び電子装置
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP4597940B2 (ja) * 2006-10-26 2010-12-15 富士通セミコンダクター株式会社 外部接続端子
JP2008218926A (ja) * 2007-03-07 2008-09-18 Spansion Llc 半導体装置及びその製造方法
US8302298B2 (en) * 2009-11-06 2012-11-06 Via Technologies, Inc. Process for fabricating circuit substrate
US8760882B2 (en) * 2010-11-18 2014-06-24 Xintec Inc. Wiring structure for improving crown-like defect and fabrication method thereof
JP6225453B2 (ja) * 2012-05-24 2017-11-08 日亜化学工業株式会社 半導体装置
WO2014017228A1 (ja) * 2012-07-26 2014-01-30 株式会社村田製作所 モジュール
JP5790682B2 (ja) * 2013-03-15 2015-10-07 株式会社村田製作所 モジュールおよびその製造方法
JP6137309B2 (ja) 2013-05-21 2017-05-31 株式会社村田製作所 モジュール
US10971476B2 (en) 2014-02-18 2021-04-06 Qualcomm Incorporated Bottom package with metal post interconnections
JP6392171B2 (ja) * 2015-05-28 2018-09-19 新光電気工業株式会社 半導体装置及びその製造方法
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
US11310914B2 (en) 2022-04-19
US20200120806A1 (en) 2020-04-16
WO2018230534A1 (ja) 2018-12-20

Similar Documents

Publication Publication Date Title
KR101291289B1 (ko) 반도체 패키지 및 그 제조 방법
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
US20040080054A1 (en) Wiring board, semiconductor device, and process for production of wiring board
US8294253B2 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device, having electronic component, sealing resin and multilayer wiring structure
JP2001339011A (ja) 半導体装置およびその製造方法
KR101169580B1 (ko) 배선용 전자 부품 및 그 제조 방법
JP2008277362A (ja) 半導体装置およびその製造方法
TWI390684B (zh) 半導體封裝及其製造方法
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
CN104051408A (zh) 模块及其制造方法
US20070235881A1 (en) Semiconductor Device and Method of Manufacturing the Same, Circuit Board and Electronic Device
JP2005294451A (ja) 半導体集積回路の製造方法および半導体集積回路ならびに半導体集積回路装置
JP4157829B2 (ja) 半導体装置およびその製造方法
KR20100133303A (ko) 반도체 장치 및 그 제조 방법
CN109788665B (zh) 含电子元件的线路基板及其制作方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20120247822A1 (en) Coreless layer laminated chip carrier having system in package structure
TWI736072B (zh) 封裝結構與其形成方法
US10062649B2 (en) Package substrate
CN211858622U (zh) 电路基板及电路模块
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
WO2019045892A1 (en) FINE PITCH AND SPACING INTERCONNECTIONS WITH RESERVATION INTERCONNECTION PORTION
CN210129511U (zh) 高频模块
WO2017141597A1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体
JP6135837B1 (ja) 無線通信デバイス及びその製造方法、並びに、樹脂成型体

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant