CN109788665B - 含电子元件的线路基板及其制作方法 - Google Patents

含电子元件的线路基板及其制作方法 Download PDF

Info

Publication number
CN109788665B
CN109788665B CN201711122461.6A CN201711122461A CN109788665B CN 109788665 B CN109788665 B CN 109788665B CN 201711122461 A CN201711122461 A CN 201711122461A CN 109788665 B CN109788665 B CN 109788665B
Authority
CN
China
Prior art keywords
layer
stainless steel
circuit
metal layer
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711122461.6A
Other languages
English (en)
Other versions
CN109788665A (zh
Inventor
何崇文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201711122461.6A priority Critical patent/CN109788665B/zh
Priority to US15/886,854 priority patent/US10201099B1/en
Publication of CN109788665A publication Critical patent/CN109788665A/zh
Application granted granted Critical
Publication of CN109788665B publication Critical patent/CN109788665B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1305—Moulding and encapsulation
    • H05K2203/1316—Moulded encapsulation of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种含电子元件的线路基板及其制作方法。含电子元件的线路基板的制作方法包括：提供不锈钢基材，其中不锈钢基材具有彼此相对的第一表面与第二表面、位于第一表面的至少一第一凹槽以及位于第二表面的至少一第二凹槽。分别形成第一金属层与第二金属层于不锈钢基材上。分别配置至少一第一电子元件与至少一第二电子元件于第一凹槽与第二凹槽内。分别形成第一绝缘层以及第二绝缘层于第一表面与第二表面上。分别形成第一线路结构与第二线路结构于第一绝缘层与第二绝缘层上。分离不锈钢基材、第一金属层以及第二金属层，而形成彼此分离的二含电子元件的线路基板。

Description

含电子元件的线路基板及其制作方法
技术领域
本发明涉及一种含电子元件的线路基板及其制作，且特别是涉及一种其核心基材可重复使用的含电子元件的线路基板及其制作方法。
背景技术
一般来说，具有埋入式电子元件的线路基板是先将电子元件埋入于核心基板的槽孔内，而后在基板两面形成增层线路层以与槽孔内的电子元件电性连接。采用此种方式所形成具有埋入式电子元件的线路基板，最后核心基板会成为最终产品的一部分，因此核心基板无法重复被使用，且最终产品的厚度也较厚，所用的材料较多，制程较长使成本变高。
发明内容
本发明提供一种含电子元件的线路基板的制作方法，其核心基材具有较佳的结构稳定性且可重复使用。
本发明还提供一种含电子元件的线路基板，其利用上述的含电子元件的线路基板的制作方法所制作。
根据本发明的实施例，含电子元件的线路基板的制作方法包括以下步骤：提供不锈钢基材，其中不锈钢基材具有彼此相对的第一表面与第二表面、位于第一表面的至少一第一凹槽以及位于第二表面的至少一第二凹槽。分别形成第一金属层与第二金属层于不锈钢基材上，其中第一金属层配置于第一表面且覆盖第一凹槽的内壁，而第二金属层配置于第二表面且覆盖第二凹槽的内壁。分别配置至少一第一电子元件与至少一第二电子元件于第一凹槽与第二凹槽内，其中第一金属层位于第一电子元件与不锈钢基材之间，而第二金属层位于第二电子元件与不锈钢基材之间。分别形成第一绝缘层以及第二绝缘层于第一不锈钢叠层与第二不锈钢叠层上，其中第一绝缘层覆盖第一电子元件与第一金属层，而第二绝缘层覆盖第二电子元件与第二金属层。分别形成第一线路结构与第二线路结构于第一绝缘层与第二绝缘层上。第一线路结构贯穿第一绝缘层且与第一电子元件电性连接，而第二线路结构贯穿第二绝缘层且与第二电子元件电性连接。分离不锈钢基材、第一金属层以及第二金属层，而形成彼此分离的二线路基板。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的不锈钢基材包括不锈钢核心层、第一不锈钢叠层以及第二不锈钢叠层。不锈钢核心层位于第一不锈钢叠层与第二不锈钢叠层之间。第一凹槽贯穿第一不锈钢叠层且暴露出不锈钢核心层的部分第一表面。第二凹槽贯穿第二不锈钢叠层且暴露出不锈钢核心层的部分第二表面。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一不锈钢叠层包括第一不锈钢层与第一黏着层，而第二不锈钢叠层包括第二不锈钢层与第二黏着层。第一黏着层位于第一不锈钢层与不锈钢核心层之间，且第二黏着层位于第二不锈钢层与不锈钢核心层之间。提供不锈钢基材的方法包括进行钻孔程序以贯穿第一不锈钢层与第一黏着层，以及贯穿第二不锈钢层与第二黏着层。在进行钻孔程序之后，压合第一不锈钢层以及第一黏着层于不锈钢核心层的第一表面上而形成第一凹槽，以及压合第二不锈钢层以及第二黏着层于不锈钢核心层的第二表面上而形成第二凹槽。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一黏着层与第二黏着层的材料包括树脂或压克力。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的不锈钢基材具有元件配置区以及位于元件配置区周围的线路配置区。第一金属层与第二金属层完全覆盖元件配置区与线路配置区。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的不锈钢基材更包括至少一第三凹槽以及至少一第四凹槽。第三凹槽贯穿第一不锈钢叠层且暴露出不锈钢核心层的部分第一表面，而第四凹槽贯穿第二不锈钢叠层且暴露出不锈钢核心层的部分第二表面。第一凹槽与第二凹槽位于元件配置区，而第三凹槽与第四凹槽位于线路配置区。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述在分别形成第一金属层与第二金属层于不锈钢基材上时，第一金属层更覆盖第三凹槽的内壁，而第二金属层更覆盖第四凹槽的内壁。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的含电子元件的线路基板的制作方法更包括：分别形成至少一第一凸块以及至少一第二凸块于第三凹槽与第四凹槽内。第一金属层位于第一凸块与不锈钢基材之间，而第二金属层位于第二凸块与不锈钢基材之间。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一金属层的材质与第二金属层的材质分别为铜，上述含电子元件的线路基板的制作方法更包括以下步骤。在分别形成第一金属层与第二金属层于不锈钢基材上之后，分别形成第一镍层与第二镍层于第一金属层与第二金属层上。分别形成第一线路图案与第二线路图案于第一镍层与第二镍层上，其中第一线路图案覆盖第一镍层，而第二线路图案覆盖第二镍层。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述在分离不锈钢基材、第一金属层以及第二金属层之后，更包括以蚀刻方式去除第一金属层、第一镍层、第二金属层以及第二镍层，以暴露出第一线路图案与第二线路图案。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一金属层的材质与第二金属层的材质分别为镍，上述含电子元件的线路基板的制作方法更包括以下步骤。分别形成第一线路图案与第二线路图案于第一金属层与第二金属层上，其中第一线路图案覆盖第一金属层，而第二线路图案覆盖第二金属层。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述在分离不锈钢基材、第一金属层以及第二金属层之后，更包括以蚀刻方式去除第一金属层、以及第二金属层，以暴露出第一线路图案与第二线路图案。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一凹槽的深度大于第一电子元件的高度，而第二凹槽的深度大于第二电子元件的高度。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述的第一线路结构包括第一图案化线路层以及至少一第一导电盲孔，而第二线路结构包括第二图案化线路层以及至少一第二导电盲孔。第一导电盲孔位于第一电子元件与第一图案化线路层之间，而第二导电盲孔位于第二电子元件与第二图案化线路层之间。第一图案化线路层与第二图案化线路层分别位于第一绝缘层与第二绝缘层上。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述在分别形成第一线路结构与第二线路结构于第一绝缘层与第二绝缘层上之后，且在分离不锈钢基材、第一金属层以及第二金属层之前，更包括分别形成第一图案化防焊层与第二图案化防焊层于第一绝缘层与第二绝缘层上。第一图案化防焊层与第二图案化防焊层分别覆盖第一绝缘层与第二绝缘层，且分别暴露出部分第一线路结构与第二线路结构。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上在分离不锈钢基材、第一金属层以及第二金属层之后，更包括形成封装胶体以至少包覆第一电子元件与第二电子元件。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述第一线路结构包括至少一第一绝缘层、第一绿漆层、至少一第一图案化线路层以及至少一第一导电盲孔。第二线路结构包括至少一第二绝缘层、第二绿漆层、至少一第二图案化线路层以及至少一第二导电盲孔。第一绝缘层与第一绿漆层覆盖于第一图案化线路层上，第二绝缘层与第二绿漆层覆盖于第二图案化线路层上。第一导电盲孔与第二导电盲孔分别贯穿第一绝缘层与第二绝缘层。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述不锈钢基材的材质选自于SUS 304、SUS 430、SUS 630、铁镍合金及可伐(Kovar)合金。
根据本发明的实施例的含电子元件的线路基板的制作方法中，上述不锈钢基材的第一凹槽及第二凹槽是用放电加工或机械加工的方式将部分的不锈钢基材移除而成。
根据本发明的实施例，含电子元件的线路基板包括绝缘层、至少一电子元件、线路图案层以及线路结构。绝缘层具有彼此相对的上表面与下表面。电子元件配置于绝缘层的上表面上。线路图案层配置于绝缘层的上表面上。线路结构配置于绝缘层的下表面上，且线路结构包括图案化线路层与至少一导电盲孔。导电盲孔贯穿绝缘层而与电子元件电性连接。
根据本发明的实施例的含电子元件的线路基板中，上述的含电子元件的线路基板更包括图案化防焊层，其配置于绝缘层的下表面上且暴露出图案化线路层。
根据本发明的实施例的含电子元件的线路基板中，上述的线路结构更包括至少一绝缘层及绿漆层。绝缘层与绿漆层覆盖于图案化线路层上，且导电盲孔贯穿绝缘层。
根据本发明的实施例的含电子元件的线路基板中，上述的金属覆盖绝缘层的部分上表面且延伸包覆电子元件。
根据本发明的实施例的含电子元件的线路基板中，上述的含电子元件的线路基板更包括封装胶体，其配置于绝缘层的上表面上且包覆电子元件。
根据本发明的实施例的含电子元件的线路基板中，上述的含电子元件的线路基板更包括至少一凸块，其配置于线路图案层上且与线路图案层电性连接。
根据本发明的实施例的含电子元件的线路基板中，上述的含电子元件的线路基板更包括至少一焊球，其配置于图案化线路层上。
根据本发明的实施例的含电子元件的线路基板中，上述的电子元件包括主动元件和被动元件。
基于上述，在本发明的含电子元件的线路基板的制作方法中，电子元件是配置于不锈钢基材的凹槽内，其中不锈钢基材是由不锈钢核心层以及位于不锈钢核心层相对两侧的第一不锈钢叠层以及第二不锈钢叠层所构成，可具有较佳的结构稳定性与层间对位的准确性。再者，在形成线路结构以电性连接电子元件之后，会分离不锈钢基材，而形成彼此分离的二含电子元件的线路基板。此时，所完成的含电子元件的线路基板为无核心(coreless)且包含有电子元件的线路基板，其中不锈钢基材可重复利用，因而可节省生产成本。简言之，本发明的含电子元件的线路基板的制作方法，可同时制作二个包含有电子元件的含电子元件的线路基板，具有节省制程时间，进而提高产能的优势。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1A至图1L是依照本发明的一实施例的一种含电子元件的线路基板的制作方法的剖面示意图；
图2是依照本发明的一实施例的一种含电子元件的线路基板的剖面示意图；
图3是依照本发明的一实施例的另一种含电子元件的线路基板的剖面示意图；
图4是依照本发明的一实施例的另一种含电子元件的线路基板的剖面示意图。
图5是依照本发明的一实施例的一种不锈钢基材的剖面示意图。
附图标号说明
100a、100b、100c、100d：含电子元件的线路基板；
110、110’：不锈钢基材；
111、111’：第一凹槽；
112：不锈钢核心层；
112a：第一表面；
112b：第二表面；
113、113’：第二凹槽；
114：第一不锈钢叠层；
114a：第一不锈钢层；
114b：第一黏着层；
115、115’：第三凹槽；
116：第二不锈钢叠层；
116a：第二不锈钢层；
116b：第二黏着层；
117、117’：第四凹槽；
120：第一金属层；
122：第二金属层；
124：第一线路图案；
126：第二线路图案；
130：第一电子元件；
132：第二电子元件；
132a：出光面；
140：第一绝缘层；
142：第二绝缘层；
142a：上表面；
142b：下表面；
145：第一铜箔层；
147：第二铜箔层；
150：第一线路结构；
150a：第一图案化线路层；
150b：第一导电盲孔；
152：第二线路结构；
152a：第二图案化线路层；
152b：第二导电盲孔；
160：第一凸块；
162：第二凸块；
170：第一镍层；
172：第二镍层；
180：第一图案化防焊层；
182：第二图案化防焊层；
190：封装胶体；
220：焊球；
A：元件配置区；
B：线路配置区；
D1、D2：深度；
H1、H2：高度；
T1：第一盲孔；
T2：第二盲孔。
具体实施方式
图1A至图1K是依照本发明的一实施例的一种含电子元件的线路基板的制作方法的剖面示意图。请先参阅图1C，在本实施例中，首先，提供不锈钢基材110。详细来说，请参考图1A，提供不锈钢核心层112、第一不锈钢叠层114以及第二不锈钢叠层116，其中第一不锈钢叠层114以及第二不锈钢叠层116分别位于不锈钢核心层112的相对两侧。此处，第一不锈钢叠层114包括第一不锈钢层114a与第一黏着层114b，而第二不锈钢叠层116包括第二不锈钢层116a与第二黏着层116b。第一黏着层114b位于第一不锈钢层114a与不锈钢核心层112之间，而第二黏着层116b位于第二不锈钢层116a与不锈钢核心层112之间。在本实施例中，第一不锈钢层114a与第二不锈钢层116a的厚度分别例如是介于0.02毫米至0.1毫米之间，而不锈钢核心层112的厚度例如是介于0.05毫米至0.2毫米之间。第一黏着层114b与第二黏着层116b的厚度分别例如是介于0.015毫米至0.1毫米之间。在本实施例中，第一黏着层114b与第二黏着层116b的材质例如是玻纤树脂、压克力或其他适合的黏着材料。
接着，请参考图1B，进行一钻孔程序，以贯穿第一不锈钢层114a与第一黏着层114b以及贯穿第二不锈钢层116a与第二黏着层116b。在本实施例中，进行钻孔程序的方式例如是机械冲孔或雷射钻孔，但并不此以为限。
接着，请参考图1C，在进行钻孔程序之后，压合第一不锈钢层114a以及第一黏着层114b于不锈钢核心层112的第一表面112a上而形成至少一第一凹槽111(图1C中仅示意地绘示二个)以及至少一第三凹槽115(图1C中仅示意地绘示一个)。压合第二不锈钢层116a以及第二黏着层116b于不锈钢核心层112的第二表面112b上而形成至少一第二凹槽113(图1C中仅示意地绘示二个)以及至少一第四凹槽117(图1C中仅示意地绘示一个)。至此，以完成不锈钢基材110的制作。
更进一步来说，如图1C所示，本实施例的不锈钢基材110具有不锈钢核心层112、第一不锈钢叠层114、第二不锈钢叠层116、第一凹槽111以及第二凹槽113。不锈钢核心层112位于第一不锈钢叠层114与第二不锈钢叠层116之间且具有彼此相对的第一表面112a与第二表面112b。第一凹槽111与第三凹槽115贯穿第一不锈钢叠层114且暴露出不锈钢核心层112的部分第一表面112a，而第二凹槽113与第四凹槽117贯穿第二不锈钢叠层116且暴露出不锈钢核心层112的部分第二表面112b。在本实施例中，不锈钢基材110具有元件配置区A以及位于元件配置区A周围的线路配置区B，其中第一凹槽111与第二凹槽113位于元件配置区A，而第三凹槽115以及第四凹槽117位于线路配置区B。
接着，请参阅图1D，分别形成第一金属层120与第二金属层122于不锈钢基材110上。第一金属层120配置于第一不锈钢叠层114上且覆盖第一凹槽111的内壁以及第三凹槽115的内壁。第二金属层122配置于第二不锈钢叠层116上且覆盖第二凹槽113的内壁与第四凹槽117的内壁。在本实施例中，第一金属层120与第二金属层122完全覆盖元件配置区A与线路配置区B。在本实施例中，第一金属层120与第二金属层122的厚度分别例如是介于4微米至20微米之间。
此时，请再参阅图1E，在分别形成第一金属层120与第二金属层122于不锈钢基材110上之后，分别形成第一镍层170与第二镍层172于第一金属层120与第二金属层122上。此处，第一镍层170与第二镍层172的厚度分别例如是2微米。之后，分别形成至少一第一凸块160(图1E中仅示意地绘示一个)以及至少一第二凸块162(图1E中仅示意地绘示一个)于第三凹槽115与第四凹槽117内。第一金属层120位于第一凸块160与不锈钢基材110之间，而第二金属层122位于第二凸块162与不锈钢基材110之间。形成第一凸块160与第二凸块162时，以选择性镀铜填孔的方式只填于第三凹槽115与第四凹槽117内，其中第一凸块160与第二凸块162可分别切齐于第一镍层170与第二镍层172的表面。
接着，请参阅图1F，分别形成第一线路图案124与第二线路图案126于第一镍层170与第二镍层172上。第一线路图案124覆盖线路配置区B上的第一镍层170，而第二线路图案126覆盖线路配置区B上的第二镍层172。在本实施例中，第一线路图案124可覆盖在线路配置区B上的第一凸块160或第一凸块160以外的第一镍层170上，而第二线路图案126可覆盖在线路配置区B上的第二凸块162或第二凸块162以外的第二镍层172上。在本实施例中，第一线路图案124与第二线路图案126可作为电源接电或接地接垫之用。
接着，请参阅图1G，分别配置至少一第一电子元件130(图1G中仅示意地绘示两个)与至少一第二电子元件132(图1E中仅示意地绘示两个)于第一凹槽111与第二凹槽113内，其中第一电子元件130与第二电子元件132的主动面分别朝向远离不锈钢核心层112的方向。此处，电子元件包括主动元件和被动元件，主动元件例如是晶片，被动元件例如是电容、电阻等。第一金属层120及第一镍层170位于第一电子元件130与不锈钢基材110之间，而第二金属层122及第二镍层172位于第二电子元件132与不锈钢基材110之间。在本实施例中，固定第一电子元件130以及第二电子元件132的方式例如是利用晶黏(未绘示)将第一电子元件130与第二电子元件132分别固定于第一凹槽111与第二凹槽113内；或者是，在进行钻孔程序时，利用放电加工的方式来切割第一不锈钢叠层114与第二不锈钢叠层116，使得之后所形成的第一凹槽111与第二凹槽113的大小分别与第一电子元件130与第二电子元件132的大小略大，进而让第一电子元件130与第二电子元件132能卡在第一凹槽111与第二凹槽113内而固定。如图1E所示，本实施例中的第一凹槽111的深度D1大于第一电子元件130的高度H，而第二凹槽113的深度D2大于第二电子元件的高度H2。此处，深度D1、D2大于高度H1、H2约介于1微米至10微米之间。
接着，请参阅图1G，分别形成第一绝缘层140以及第二绝缘层142于第一不锈钢叠层114与第二不锈钢叠层116上。第一绝缘层140覆盖第一电子元件130与第一金属层120，而第二绝缘层142覆盖第二电子元件132与第二金属层122。更具体来说，第一绝缘层140更覆盖线路配置区B中的第一线路图案124与第一镍层170，而第二绝缘层142更覆盖线路配置区B中的第二线路图案126与第一镍层172。在本实施例中，第一绝缘层140与第二绝缘层142的材质例如是玻纤环氧树脂、ABF树脂、聚酰亚胺或其他适合的绝缘材料。
请先参阅图1I，分别形成第一线路结构150与第二线路结构152于第一绝缘层140与第二绝缘层142上。第一线路结构150贯穿第一绝缘层140且与第一电子元件130电性连接，而第二线路结构152贯穿第二绝缘层142且与第二电子元件132电性连接。详细而言，请参阅图1H，先分别压合第一铜箔层145以及第二铜箔层147于第一绝缘层140与第二绝缘层142上，其中第一铜箔层145与第二铜箔层147分别完全覆盖在第一绝缘层140与第二绝缘层142上。接着，请参阅图1I，形成贯穿第一铜箔层145与第一绝缘层140而暴露出第一电子元件130的至少一第一盲孔T1(图1I中仅示意地绘示二个)；以及形成贯穿第二铜箔层147与第二绝缘层142而暴露出第二电子元件132的第二盲孔T2(图1I中仅示意地绘示二个)。之后，以第一铜箔层145与第二铜箔层147作为电镀种子层，电镀金属层(例如是铜层)于第一盲孔T1与第二盲孔T2内以及第一铜箔层145与第二铜箔层147上。最后，图案化位于第一铜箔层145与第二铜箔层147上的金属层，而形成暴露出部分第一绝缘层140的第一图案化线路层150a、暴露出部分第二绝缘层142的第二图案画线路层152a、位于第一盲孔T1内的至少一第一导电盲孔150b(图1I中仅示意地绘示二个)以及位于第二盲孔T2内的至少一第二导电盲孔152b(图1I中仅示意地绘示二个)。至此，已完成第一线路结构150与第二线路结构152的制作。
简言之，本实施例的第一线路结构150包括第一图案化线路层150a以及第一导电盲孔150b，而第二线路结构152包括第二图案化线路层152a以及第二导电盲孔152b。第一导电盲孔150b位于第一电子元件130与第一图案化线路层150a之间，而第二导电盲孔152b位于第二电子元件132与第二图案化线路层152a之间。第一图案化线路层150a与第二图案化线路层152a分别位于第一绝缘层140与第二绝缘层142上。须说明的是，图1I中的第一线路结构150与第二线路结构152分别以一层图案化线路层(即第一图案化线路层150a、第二图案化线路层152a)做为举例说明。于其他未绘示的实施例中，第一线路结构150与第二线路结构152也可以分别为二层或二层以上的图案化线路层，在此并不加以限制。
接着，请参阅图1J，在分别形成第一线路结构150与第二线路结构152于第一绝缘层140与第二绝缘层142上之后，分别形成第一图案化防焊层180与第二图案化防焊层182于第一绝缘层140与第二绝缘层142上。第一图案化防焊层180与第二图案化防焊层182分别覆盖第一绝缘层140与第二绝缘层142且分别暴露出部分第一线路结构150与第二线路结构152。在本实施例中，第一图案化防焊层180与第二图案化防焊层182的材质例如是绿漆或其它适合的防焊材料。而暴露出的线路结构的金属上配置镀镍金或有机保焊剂(organicsolderability preservatives,OSP)。
之后，请参阅图1K，分离不锈钢基材110、第一金属层120以及第二金属层122，而形成彼此分离的二含电子元件的线路基板100a。在本实施例中，分离不锈钢基材110、第一金属层120以及第二金属层122的方式例如是用工具刀沿着第一不锈钢层114a与第一金属层120的界面，以及沿着第二不锈钢层116a与第二金属层122的界面分开约5.0毫米至10.0毫米，接着，再以机械加工的方式将不锈钢基材110分离出来，并以蚀刻方式去除第一绝缘层140上的第一金属层120、第一镍层170以及第二绝缘层142上的第二金属层122、第二镍层172，以暴露出第一线路图案124与第二线路图案126，如图1L所示。在本实施例中，由于分离出来的不锈钢基材110的尺寸与结构并没有被破坏，因此可以重复使用。此时，第一电子元件130与第二电子元件132仍分别被第一金属层120以及第二金属层122所覆盖，其中第一金属层120与第二金属层122可视为一种金属屏蔽层，可隔绝电磁波讯号对第一电子元件130与第二电子元件132干扰。至此，已完成含电子元件的线路基板100a的制作。
简言之，在本实施例的含电子元件的线路基板的制作方法中，第一电子元件130与第二电子元件132是配置于不锈钢基材110的第一凹槽111与第二凹槽113内，其中不锈钢基材110是由不锈钢核心层112以及位于不锈钢核心层112相对两侧的第一不锈钢叠层114以及第二不锈钢叠层116所构成，可具有较佳的结构稳定性。再者，在形成第一线路结构150与第二线路结构152以电性连接第一电子元件130与第二电子元件132之后，会分离不锈钢基材110，而形成彼此分离的二含电子元件的线路基板100a。此时，所完成的含电子元件的线路基板100a为无核心(coreless)且包含有第一电子元件130(或第二电子元件132)的含电子元件的线路基板，其中不锈钢基材可重复利用，因而可节省生产成本。简言之，本实施例的含电子元件的线路基板的制作方法，可同时制作二个包含有电子元件(即第一电子元件130或第二电子元件132)的含电子元件的线路基板100a，具有节省制程时间，进而提高产能的优势。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2是依照本发明的一实施例的一种含电子元件的线路基板的剖面示意图。为了方便说明起见，图2仅示意地绘示一个包含有第二电子元件132的含电子元件的线路基板100b。请同时参考图1K与图2，本实施例的含电子元件的线路基板100b与图1K的含电子元件的线路基板100a相似，两者的差异在于：在图1K的步骤之后，即分离不锈钢基材110、第一金属层120以及第二金属层122之后，移除覆盖在第二电子元件132以及覆盖在线路配置区B的第二金属层122与第二镍层172。也就是说，部分第二金属层122与第二镍层172会被移除，而暴露出第二电子元件132的出光面132a以及第二绝缘层142和第二线路图案126。此处，移除第二金属层122与第二镍层172的方法例如是蚀刻法。此外，在移除部分第二金属层122与第二镍层172之后，更包括形成封装胶体190以至少包覆第二电子元件132，以保护第二电子元件132。至此，已完成含电子元件的线路基板100b的制作。
图3是依照本发明的一实施例的另一种含电子元件的线路基板的剖面示意图。请同时参考图2与图3，本实施例的含电子元件的线路基板100c与图2的含电子元件的线路基板100b相似，移除第二金属层122的步骤之后，更包括移除第二镍层172，而暴露出第二凸块162。之后，形成至少一焊球220(图3中示意地绘示二个)于配置于第二线路结构152上，其中焊球220直接接触第二图案化线路层152a，可作为含电子元件的线路基板100c与外部电路电性连接的桥梁。至此，已完成含电子元件的线路基板100c的制作。
图4是依照本发明的一实施例的另一种含电子元件的线路基板的剖面示意图。请同时参考图2与图4，本实施例的含电子元件的线路基板100d与图2的含电子元件的线路基板100b相似，两者的差异在于：本实施例的含电子元件的线路基板100d仅具有第二电子元件132，而无图2中的第二凸块162。也就是说，凸块的制程属于选择性的步骤，本领域的技术人员当可参照前述实施例的说明，依据实际需求，而选用前述构件，以达到所需的技术效果。
详细来说，本实施例的含电子元件的线路基板100d包括绝缘层(即第二绝缘层142)、至少一电子元件(即二个第二电子元件132)、线路图案层(即第二线路图案126)以及线路结构(即第二线路结构152)。绝缘层(即第二绝缘层142)具有彼此相对的上表面142a与下表面142b。电子元件(即二个第二电子元件132)配置于绝缘层(即第二绝缘层142)的上表面142a上。线路图案层(即第二线路图案126)配置于绝缘层(即第二绝缘层142)的上表面142a上。线路结构(即第二线路结构152)配置于绝缘层(即第二绝缘层142)的下表面142b上，且线路结构(即第二线路结构152)包括图案化线路层(即第二图案化线路层152a)与至少一导电盲孔(即二个第二导电盲孔152b)。导电盲孔(即二个第二导电盲孔152b)贯穿绝缘层(即第二绝缘层142)而与电子元件(即二个第二电子元件132)电性连接。再者，在本实施例中，含电子元件的线路基板100d还包括图案化防焊层(即二个第二图案化防焊层182)，配置于绝缘层(即第二绝缘层142)的下表面142b上，且暴露出图案化线路层(即第二图案化线路层152a)。此外，本实施例的含电子元件的线路基板100d还包括封装胶体190，配置于绝缘层(即第二绝缘层142)的上表面142a上，且至少包覆电子元件(即二个第二电子元件132)。
图5是依照本发明的一实施例的一种不锈钢基材的剖面示意图。请同时参考图1C与图5，本实施例的不锈钢基材与图1C的不锈钢基材相似，两者的差异在于：本实施例的不锈钢基材110’为一体成型，无图1C中的第一不锈钢叠层114及第二不锈钢叠层116。因此，不锈钢基材110’的第一凹槽111’、第二凹槽113’、第三凹槽115’以及第四凹槽117’例如是用放电加工的方式或用精密机械工具机的机械加工方式将部分的不锈钢基材110’移除而成。在本实施例中，不锈钢基材110’的厚度例如是介于0.15毫米至0.5毫米之间。综上所述，在本发明的含电子元件的线路基板的制作方法中，电子元件是配置于不锈钢基材的凹槽内，其中不锈钢基材是由不锈钢核心层以及位于不锈钢核心层相对两侧的第一不锈钢叠层以及第二不锈钢叠层所构成，可具有较佳的结构稳定性与层间对位的准确性。再者，在形成线路结构以电性连接电子元件之后，会分离不锈钢基材，而形成彼此分离的二含电子元件的线路基板。此时，所完成的含电子元件的线路基板为无核心(coreless)且包含有电子元件的含电子元件的线路基板，其中不锈钢基材可重复利用，因而可节省生产成本。简言之，本发明的含电子元件的线路基板的制作方法，可同时制作两个包含有电子元件的含电子元件的线路基板，具有节省制程时间，进而提高产能的优势。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (21)

1.一种含电子元件的线路基板的制作方法，其特征在于，包括：
提供不锈钢基材，所述不锈钢基材具有彼此相对的第一表面与第二表面、位于所述第一表面的至少一第一凹槽以及位于所述第二表面的至少一第二凹槽；
分别形成第一金属层与第二金属层于所述不锈钢基材上，其中所述第一金属层配置于所述第一表面且覆盖所述至少一第一凹槽的内壁，而所述第二金属层配置于所述第二表面且覆盖所述至少一第二凹槽的内壁；
分别配置至少一第一电子元件与至少一第二电子元件于所述至少一第一凹槽与所述至少一第二凹槽内，其中所述第一金属层位于所述至少一第一电子元件与所述不锈钢基材之间，而所述第二金属层位于所述至少一第二电子元件与所述不锈钢基材之间；
分别形成第一绝缘层以及第二绝缘层于所述第一表面与所述第二表面上，所述第一绝缘层覆盖所述至少一第一电子元件与所述第一金属层，而所述第二绝缘层覆盖所述至少一第二电子元件与所述第二金属层；
分别形成第一线路结构与第二线路结构于所述第一绝缘层与所述第二绝缘层上，所述第一线路结构贯穿所述第一绝缘层且与所述至少一第一电子元件电性连接，而所述第二线路结构贯穿所述第二绝缘层且与所述至少一第二电子元件电性连接；
分离所述不锈钢基材、所述第一金属层以及所述第二金属层，而形成彼此分离的二含电子元件的线路基板；以及
形成封装胶体以至少包覆所述至少一第一电子元件与所述至少一第二电子元件。
2.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材包括不锈钢核心层、第一不锈钢叠层以及第二不锈钢叠层，所述不锈钢核心层位于所述第一不锈钢叠层与所述第二不锈钢叠层之间，所述至少一第一凹槽贯穿所述第一不锈钢叠层且暴露出所述不锈钢核心层的部分所述第一表面，而所述至少一第二凹槽贯穿所述第二不锈钢叠层且暴露出所述不锈钢核心层的部分所述第二表面。
3.根据权利要求2所述的含电子元件的线路基板的制作方法，其特征在于，所述第一不锈钢叠层包括第一不锈钢层与第一黏着层，所述第二不锈钢叠层包括第二不锈钢层与第二黏着层，而所述第一黏着层位于所述第一不锈钢层与所述不锈钢核心层之间，且所述第二黏着层位于所述第二不锈钢层与所述不锈钢核心层之间，其中提供所述不锈钢基材的方法，包括：
进行一钻孔程序，以贯穿所述第一不锈钢层与所述第一黏着层以及贯穿所述第二不锈钢层与所述第二黏着层；以及
在进行所述钻孔程序之后，压合所述第一不锈钢层以及所述第一黏着层于所述不锈钢核心层的所述第一表面上而形成所述至少一第一凹槽，以及压合所述第二不锈钢层以及所述第二黏着层于所述不锈钢核心层的所述第二表面上而形成所述至少一第二凹槽。
4.根据权利要求3所述的含电子元件的线路基板的制作方法，其特征在于，所述第一黏着层与所述第二黏着层的材料包括树脂。
5.根据权利要求4所述的含电子元件的线路基板的制作方法，其特征在于，所述第一黏着层与所述第二黏着层的材料包括压克力。
6.根据权利要求2所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材具有元件配置区以及位于所述元件配置区周围的线路配置区，所述第一金属层与所述第二金属层完全覆盖所述元件配置区与所述线路配置区。
7.根据权利要求6所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材更包括至少一第三凹槽以及至少一第四凹槽，所述至少一第三凹槽贯穿所述第一不锈钢叠层且暴露出所述不锈钢核心层的部分所述第一表面，而所述至少一第四凹槽贯穿所述第二不锈钢叠层且暴露出所述不锈钢核心层的部分所述第二表面，其中所述至少一第一凹槽与所述至少一第二凹槽位于所述元件配置区，而所述至少一第三凹槽与所述至少一第四凹槽位于所述线路配置区。
8.根据权利要求7所述的含电子元件的线路基板的制作方法，其特征在于，在分别形成所述第一金属层与所述第二金属层于所述不锈钢基材上时，所述第一金属层更覆盖所述至少一第三凹槽的内壁，而所述第二金属层更覆盖所述至少一第四凹槽的内壁。
9.根据权利要求8所述的含电子元件的线路基板的制作方法，其特征在于，更包括：
分别形成至少一第一凸块以及至少一第二凸块于所述至少一第三凹槽与所述至少一第四凹槽内，其中所述第一金属层位于所述至少一第一凸块与所述不锈钢基材之间，而所述第二金属层位于所述至少一第二凸块与所述不锈钢基材之间。
10.根据权利要求6所述的含电子元件的线路基板的制作方法，其特征在于，所述第一金属层的材质与所述第二金属层的材质分别为铜，所述含电子元件的线路基板的制作方法更包括：
在分别形成所述第一金属层与所述第二金属层于所述不锈钢基材上之后，分别形成第一镍层与第二镍层于所述第一金属层与所述第二金属层上；以及
分别形成第一线路图案与第二线路图案于所述第一镍层与所述第二镍层上，其中所述第一线路图案覆盖所述第一镍层，而所述第二线路图案覆盖所述第二镍层。
11.根据权利要求10所述的含电子元件的线路基板的制作方法，其特征在于，在分离所述不锈钢基材、所述第一金属层以及所述第二金属层之后，更包括：
以蚀刻方式去除所述第一金属层、所述第一镍层、所述第二金属层以及所述第二镍层，以暴露出所述第一线路图案与所述第二线路图案。
12.根据权利要求6所述的含电子元件的线路基板的制作方法，其特征在于，所述第一金属层的材质与所述第二金属层的材质分别为镍，所述含电子元件的线路基板的制作方法更包括：
分别形成第一线路图案与第二线路图案于所述第一金属层与所述第二金属层上，其中所述第一线路图案覆盖所述第一金属层，而所述第二线路图案覆盖所述第二金属层。
13.根据权利要求12所述的含电子元件的线路基板的制作方法，其特征在于，在分离所述不锈钢基材、所述第一金属层以及所述第二金属层之后，更包括：
以蚀刻方式去除所述第一金属层以及所述第二金属层，以暴露出所述第一线路图案与所述第二线路图案。
14.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述至少一第一凹槽的深度大于所述至少一第一电子元件的高度，而所述至少一第二凹槽的深度大于所述至少一第二电子元件的高度。
15.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述第一线路结构包括第一图案化线路层以及至少一第一导电盲孔，而所述第二线路结构包括第二图案化线路层以及至少一第二导电盲孔，所述至少一第一导电盲孔位于所述至少一第一电子元件与所述第一图案化线路层之间，而所述至少一第二导电盲孔位于所述至少一第二电子元件与所述第二图案化线路层之间，所述第一图案化线路层与所述第二图案化线路层分别位于所述第一绝缘层与所述第二绝缘层上。
16.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，在分别形成所述第一线路结构与所述第二线路结构于所述第一绝缘层与所述第二绝缘层上之后，且在分离所述不锈钢基材、所述第一金属层以及所述第二金属层之前，更包括：
分别形成第一图案化防焊层与第二图案化防焊层于所述第一绝缘层与所述第二绝缘层上，所述第一图案化防焊层与所述第二图案化防焊层分别覆盖所述第一绝缘层与所述第二绝缘层且分别暴露出部分所述第一线路结构与所述第二线路结构。
17.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述第一线路结构包括第一绿漆层、至少一第一图案化线路层以及至少一第一导电盲孔，所述第二线路结构包括第二绿漆层、至少一第二图案化线路层以及至少一第二导电盲孔，而所述至少一第一绝缘层与所述第一绿漆层覆盖于所述至少一第一图案化线路层上，所述至少一第二绝缘层与所述第二绿漆层覆盖于所述至少一第二图案化线路层上，所述至少一第一导电盲孔与所述至少一第二导电盲孔分别贯穿所述至少一第一绝缘层与所述至少一第二绝缘层。
18.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材的材质选自于SUS 430。
19.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材的材质选自于铁镍合金。
20.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材的材质选自于SUS 304、SUS 630、可伐合金。
21.根据权利要求1所述的含电子元件的线路基板的制作方法，其特征在于，所述不锈钢基材的所述至少一第一凹槽及所述至少一第二凹槽是用放电加工或机械加工的方式将部分的所述不锈钢基材移除而成。
CN201711122461.6A 2017-11-14 2017-11-14 含电子元件的线路基板及其制作方法 Active CN109788665B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201711122461.6A CN109788665B (zh) 2017-11-14 2017-11-14 含电子元件的线路基板及其制作方法
US15/886,854 US10201099B1 (en) 2017-11-14 2018-02-02 Manufacturing method of circuit substrate including electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711122461.6A CN109788665B (zh) 2017-11-14 2017-11-14 含电子元件的线路基板及其制作方法

Publications (2)

Publication Number Publication Date
CN109788665A CN109788665A (zh) 2019-05-21
CN109788665B true CN109788665B (zh) 2020-07-31

Family

ID=65200150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711122461.6A Active CN109788665B (zh) 2017-11-14 2017-11-14 含电子元件的线路基板及其制作方法

Country Status (2)

Country Link
US (1) US10201099B1 (zh)
CN (1) CN109788665B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112151433B (zh) * 2019-06-27 2024-02-09 何崇文 基板结构、封装结构及其制作方法
CN113192909A (zh) * 2020-01-14 2021-07-30 何崇文 散热基板及其制作方法
TWI783324B (zh) * 2020-12-15 2022-11-11 何崇文 線路載板及其製作方法
US11217551B1 (en) 2021-03-23 2022-01-04 Chung W. Ho Chip package structure and manufacturing method thereof
US11178774B1 (en) * 2021-03-23 2021-11-16 Chung W. Ho Method for manufacturing circuit board
CN115515338A (zh) * 2021-06-22 2022-12-23 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728353A (zh) * 2004-07-29 2006-02-01 三洋电机株式会社 电路装置的制造方法
TW200837909A (en) * 2007-03-09 2008-09-16 Advanced Semiconductor Eng Substrate process for embedded component
KR20110124561A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
WO2014035533A1 (en) * 2012-08-31 2014-03-06 Intel Corporation Ultra slim rf package for ultrabooks and smart phones

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2599893B1 (fr) 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US6117382A (en) * 1998-02-05 2000-09-12 Micron Technology, Inc. Method for encasing array packages
CN1224305C (zh) * 2001-10-31 2005-10-19 新光电气工业株式会社 半导体器件用多层电路基板的制造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
TWI237885B (en) 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWI311035B (en) * 2005-12-29 2009-06-11 Subtron Technology Co Ltd Process and structure of printed wiring board
US8238114B2 (en) * 2007-09-20 2012-08-07 Ibiden Co., Ltd. Printed wiring board and method for manufacturing same
CN102573335B (zh) 2010-12-23 2016-08-10 北大方正集团有限公司 起始层芯板的方法
TWI413475B (zh) * 2011-03-09 2013-10-21 Subtron Technology Co Ltd 電氣結構製程及電氣結構
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
JP2014027125A (ja) * 2012-07-27 2014-02-06 Ibiden Co Ltd プリント配線板の製造方法
US9451696B2 (en) * 2012-09-29 2016-09-20 Intel Corporation Embedded architecture using resin coated copper

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1728353A (zh) * 2004-07-29 2006-02-01 三洋电机株式会社 电路装置的制造方法
TW200837909A (en) * 2007-03-09 2008-09-16 Advanced Semiconductor Eng Substrate process for embedded component
KR20110124561A (ko) * 2010-05-11 2011-11-17 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
WO2014035533A1 (en) * 2012-08-31 2014-03-06 Intel Corporation Ultra slim rf package for ultrabooks and smart phones

Also Published As

Publication number Publication date
US10201099B1 (en) 2019-02-05
CN109788665A (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
CN109788665B (zh) 含电子元件的线路基板及其制作方法
US9226382B2 (en) Printed wiring board
JP5826532B2 (ja) 半導体装置及びその製造方法
US10141203B2 (en) Electrical interconnect structure for an embedded electronics package
US9852973B2 (en) Manufacturing method of chip package and package substrate
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
TWI513379B (zh) 內埋元件的基板結構與其製造方法
KR20130135097A (ko) 전자 부품 내장 기판 및 그 제조 방법
US20160079151A1 (en) Package structure with an embedded electronic component and method of fabricating the package structure
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
KR20110003093A (ko) 금속범프를 갖는 인쇄회로기판의 제조방법
TWI506758B (zh) 層疊封裝結構及其製作方法
KR20160086181A (ko) 인쇄회로기판, 패키지 및 그 제조방법
EP3113213A1 (en) Package substrate and manufacturing method thereof
US9905503B2 (en) Package stucture and method of fabricating the same
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
JP2017126740A (ja) プリント回路基板
KR101462725B1 (ko) 기판 내장용 수동소자 및 수동소자 내장 기판
KR20190068421A (ko) 배선 기판 및 그 제조 방법
TWI572258B (zh) 內埋式元件封裝結構的製作方法
CN107305849B (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant