JP2009105393A5 - - Google Patents

Claims (35)

1. 支持体の表面に粗化処理を施し、粗化面を形成する工程と、
   該粗化面に誘電体層と配線層とを積層し、中間体を形成する工程と、
   該中間体から支持体を除去し、配線基板を得る工程と、
   から成ることを特徴とする配線基板の製造方法。
2. 支持体の表面に配線層を形成した後、該支持体の表面に粗化処理を施して粗化面とし、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１に記載の配線基板の製造方法。
3. 支持体の表面に粗化処理を施して粗化面とした後、該粗化面に配線層を形成し、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１に記載の配線基板の製造方法。
4. 支持体上に形成される配線層が、接続パッドであることを特徴とする請求項１〜３のいずれか１項に記載の配線基板の製造方法。
5. 支持体は金属からなり、エッチングにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１〜４のいずれか１項に記載の配線基板の製造方法。
6. 支持体は金属からなり、酸化処理により酸化膜を設けることにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１〜４のいずれか１項に記載の配線基板の製造方法。
7. 支持体は金属からなり、めっきにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１〜４のいずれか１項に記載の配線基板の製造方法。
8. 誘電体層が、樹脂からなる絶縁層又はソルダレジスト層であることを特徴とする請求項１〜７のいずれか１項に記載の配線基板の製造方法。
9. 前記支持体の粗化面の表面形状が、配線基板の支持体除去面の誘電体層及び／又は配線層の表面に転写され、該誘電体層及び／又は配線層の表面が粗化面に形成されることを特徴とする請求項１〜８のいずれか１項に記載の配線基板の製造方法。
10. 前記支持体の表面の粗化の程度は、
    ３００ｎｍ ≦ Ｒａ ≦ ８００ｎｍ、
    ３．５μｍ ≦ Ｒｚ ≦ ７μｍ、
    であることを特徴とする請求項１〜９のいずれか１項に記載の配線基板の製造方法。
11. 該支持体の粗化面に配線層としての接続パッドを形成し、該支持体の粗化面の表面形状が該接続パッドの表面に転写され、該接続パッド表面が粗化面に形成されることを特徴とする請求項１〜１０のいずれか１項に記載の配線基板の製造方法。
12. 支持体の表面に粗化処理を施し、粗化面を形成する工程と、
    該粗化面に誘電体層と配線層とを積層し、中間体を形成する工程と、
    該中間体から支持体を除去し、配線基板を得る工程と、
    該配線基板の支持体除去面に、半導体素子を搭載する工程と、
    から成ることを特徴とする半導体装置の製造方法。
13. 支持体の表面に配線層を形成した後、該支持体の表面に粗化処理を施して粗化面とし、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１２に記載の半導体装置の製造方法。
14. 支持体の表面に粗化処理を施して粗化面とした後、該粗化面に配線層を形成し、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１２に記載の半導体装置の製造方法。
15. 支持体上に形成される配線層が、接続パッドであることを特徴とする請求項１２〜１４のいずれか１項に記載の半導体装置の製造方法。
16. 支持体の表面に粗化処理を施し、粗化面を形成する工程と、
    該粗化面に誘電体層と配線層とを積層し、中間体を形成する工程と、
    該中間体から支持体を除去し、配線基板を得る工程と、
    該配線基板の支持体除去面と対向する面に、半導体素子を搭載する工程と、
    から成ることを特徴とする半導体装置の製造方法。
17. 支持体の表面に配線層を形成した後、該支持体の表面に粗化処理を施して粗化面とし、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１６に記載の半導体装置の製造方法。
18. 支持体の表面に粗化処理を施して粗化面とした後、該粗化面に配線層を形成し、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項１６に記載の半導体装置の製造方法。
19. 支持体上に形成される配線層が、接続パッドであることを特徴とする請求項１６〜１８のいずれか１項に記載の半導体装置の製造方法。
20. 支持体の表面に粗化処理を施し、粗化面を形成する工程と、
    該粗化面に誘電体層と配線層とを積層し、中間体を形成する工程と、
    該中間体の、前記支持体との接触面と対向する面上に、半導体素子を搭載する工程と、
    該中間体から支持体を除去し、半導体装置を得る工程と、
    から成ることを特徴とする半導体装置の製造方法。
21. 支持体の表面に配線層を形成した後、該支持体の表面に粗化処理を施して粗化面とし、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項２０に記載の半導体装置の製造方法。
22. 支持体の表面に粗化処理を施して粗化面とした後、該粗化面に配線層を形成し、次いで、該粗化面と該配線層上に誘電体層を積層することを特徴とする請求項２０に記載の半導体装置の製造方法。
23. 支持体上に形成される配線層が、接続パッドであることを特徴とする請求項２０〜２２のいずれか１項に記載の半導体装置の製造方法。
24. 誘電体層が、樹脂からなる絶縁層又はソルダレジスト層であることを特徴とする請求項１２〜２３のいずれか１項に記載の半導体装置の製造方法。
25. 支持体は金属からなり、エッチングにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１２〜２４のいずれか１項に記載の半導体装置の製造方法。
26. 支持体は金属からなり、めっきにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１２〜２４のいずれか１項に記載の半導体装置の製造方法。
27. 支持体は金属からなり、酸化処理により酸化膜を設けることにより、該支持体の表面に粗化処理を施し、粗化面を形成することを特徴とする請求項１２〜２４のいずれか１項に記載の半導体装置の製造方法。
28. 前記支持体の粗化面の表面形状が、配線基板の支持体除去面の誘電体層及び／又は配線層の表面に転写され、該誘電体層及び／又は配線層の表面が粗化面に形成されることを特徴とする請求項１２〜２７のいずれか１項に記載の半導体装置の製造方法。
29. 誘電体層と配線層とが積層され、一方の面が半導体素子搭載面であり、該一方の面に対向する他方の面が外部接続端子面である配線基板の、
    該半導体素子搭載面の誘電体層及び／又は配線層の表面が、粗化面に形成されていることを特徴とする配線基板。
30. 誘電体層と配線層とが積層され、一方の面が半導体素子搭載面であり、該一方の面に対向する他方の面が外部接続端子面である配線基板の、
    該外部接続端子面の誘電体層及び／又は配線層の表面が、粗化面に形成されていることを特徴とする配線基板。
31. 誘電体層が、樹脂からなる絶縁層又はソルダレジスト層であることを特徴とする請求項２９又は３０に記載の配線基板。
32. 前記配線層には接続パッドを含み、前記誘電体表面から露出する該接続パッドの表面が粗化面に形成されていることを特徴とする請求項２９又は３０に記載の配線基板。
33. 誘電体層と配線層とが積層され、一方の面が半導体素子搭載面であり、該一方の面に対向する他方の面が外部接続端子面である配線基板の、
    該半導体素子搭載面の誘電体層及び／又は配線層の表面が、粗化面に形成されており、
    該半導体素子搭載面に、半導体素子がフリップチップ接続により搭載されており、
    該半導体素子と半導体素子搭載面との間に、アンダーフィル樹脂が充填されていることを特徴とする半導体装置。
34. 誘電体層と配線層とが積層され、一方の面が半導体素子搭載面であり、該一方の面に対向する他方の面が外部接続端子面である配線基板の、
    該外部接続端子面の誘電体層及び／又は配線層の表面が、粗化面に形成されており、
    前記半導体素子搭載面に、半導体素子が搭載されていることを特徴とする半導体装置。
35. 誘電体層が、樹脂からなる絶縁層又はソルダレジスト層であることを特徴とする請求項３３又は３４に記載の半導体装置。