JP2009260322A5 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2009260322A5 JP2009260322A5 JP2009073265A JP2009073265A JP2009260322A5 JP 2009260322 A5 JP2009260322 A5 JP 2009260322A5 JP 2009073265 A JP2009073265 A JP 2009073265A JP 2009073265 A JP2009073265 A JP 2009073265A JP 2009260322 A5 JP2009260322 A5 JP 2009260322A5
- Authority
- JP
- Japan
- Prior art keywords
- forming
- film
- insulating film
- mask
- barrier metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims 4
- 239000004065 semiconductor Substances 0.000 title claims 4
- 238000000034 method Methods 0.000 title claims 2
- 229910052782 aluminium Inorganic materials 0.000 claims 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims 9
- 230000004888 barrier function Effects 0.000 claims 6
- 229910052751 metal Inorganic materials 0.000 claims 6
- 239000002184 metal Substances 0.000 claims 6
- 238000001312 dry etching Methods 0.000 claims 2
- 238000001039 wet etching Methods 0.000 claims 2
Claims (3)
- トランジスタ上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に配線を形成する工程と、
前記配線上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜にコンタクトホールを形成する工程と、
前記第２の絶縁膜上に前記コンタクトホールを介して前記配線と接するアンテナを形成する工程と、を有し、
前記アンテナを、
前記第２の絶縁膜上に前記コンタクトホールを介して前記配線と接するバリアメタル膜を形成し、
前記バリアメタル膜上に１μｍ以上１０μｍ以下の膜厚のアルミニウムを主成分とする膜を形成し、
前記アルミニウムを主成分とする膜上にマスクを形成し、
前記マスクを用いて、前記アルミニウムを主成分とする膜をウェットエッチングし、
前記マスクを用いて、前記ウェットエッチングされた前記アルミニウムを主成分とする膜及び前記バリアメタル膜をドライエッチングすることによって形成することを特徴とする半導体装置の作製方法。 - 集積回路上に絶縁膜を形成する工程と、
前記絶縁膜にコンタクトホールを形成する工程と、
前記絶縁膜上に前記コンタクトホールを介して前記集積回路の配線と接するアンテナを形成する工程と、を有し、
前記アンテナを、
前記絶縁膜上に前記コンタクトホールを介して前記配線と接するバリアメタル膜を形成し、
前記バリアメタル膜上に１μｍ以上１０μｍ以下の膜厚のアルミニウムを主成分とする膜を形成し、
前記アルミニウムを主成分とする膜上にマスクを形成し、
前記マスクを用いて、前記アルミニウムを主成分とする膜をウェットエッチングし、
前記マスクを用いて、前記ウェットエッチングされた前記アルミニウムを主成分とする膜及び前記バリアメタル膜をドライエッチングすることによって形成することを特徴とする半導体装置の作製方法。 - 請求項１又は請求項２において、
前記アルミニウムを主成分とする膜にはＣｕが含まれていることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009073265A JP2009260322A (ja) | 2008-03-28 | 2009-03-25 | 半導体装置の作製方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008085288 | 2008-03-28 | ||
| JP2009073265A JP2009260322A (ja) | 2008-03-28 | 2009-03-25 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009260322A JP2009260322A (ja) | 2009-11-05 |
| JP2009260322A5 true JP2009260322A5 (ja) | 2012-02-16 |
Family
ID=41387272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009073265A Withdrawn JP2009260322A (ja) | 2008-03-28 | 2009-03-25 | 半導体装置の作製方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8399356B2 (ja) |
| JP (1) | JP2009260322A (ja) |
| KR (1) | KR101561858B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2466426A1 (en) * | 2010-12-16 | 2012-06-20 | Innovation & Infinity Global Corp. | Diffusion barrier structure, transparent conductive structure and method for making the same |
| US9777909B2 (en) | 2012-01-25 | 2017-10-03 | Mind Head Llc | Security lighting systems having offset brackets and rapidly deployable and reuseable low voltage security lighting systems |
| EP2874137B1 (en) * | 2012-07-11 | 2021-03-03 | LG Chem, Ltd. | Method of forming a bezel pattern of a display panel |
| DE102012023064A1 (de) * | 2012-11-20 | 2014-05-22 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | RFID-Transponder, der passiv betreibbar ist |
| KR102202975B1 (ko) * | 2014-07-09 | 2021-01-14 | 동우 화인켐 주식회사 | 후막 패턴 구조 및 그의 형성 방법 |
| US20170193765A1 (en) * | 2016-01-04 | 2017-07-06 | Senstar Corporation | Barrier protection and lighting system |
| JP6878154B2 (ja) * | 2017-06-05 | 2021-05-26 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置 |
| KR20200108139A (ko) * | 2019-03-06 | 2020-09-17 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6242434A (ja) * | 1985-08-19 | 1987-02-24 | Nec Corp | 半導体装置の製造方法 |
| JPH0734440B2 (ja) | 1986-11-12 | 1995-04-12 | 住友電気工業株式会社 | 半導体装置における配線形成方法 |
| JPS63289938A (ja) * | 1987-05-22 | 1988-11-28 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH01270332A (ja) | 1988-04-22 | 1989-10-27 | Fujitsu Ltd | 半導体装置における電極配線の形成方法 |
| JPH02151033A (ja) * | 1988-12-01 | 1990-06-11 | Nec Corp | 半導体装置の製法 |
| US5180689A (en) | 1991-09-10 | 1993-01-19 | Taiwan Semiconductor Manufacturing Company | Tapered opening sidewall with multi-step etching process |
| JPH08107112A (ja) * | 1994-09-30 | 1996-04-23 | Mitsumi Electric Co Ltd | 半導体装置の配線形成方法 |
| JP2996159B2 (ja) | 1995-10-26 | 1999-12-27 | ヤマハ株式会社 | ドライエッチング方法 |
| JPH10229092A (ja) * | 1997-02-13 | 1998-08-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| JP3883706B2 (ja) | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
| JP2000299378A (ja) * | 1999-04-15 | 2000-10-24 | Hitachi Ltd | 半導体装置の製造方法 |
| JP3941629B2 (ja) | 2002-08-09 | 2007-07-04 | 富士電機デバイステクノロジー株式会社 | 金属配線のエッチング方法 |
| US7423346B2 (en) * | 2004-09-09 | 2008-09-09 | Megica Corporation | Post passivation interconnection process and structures |
| JP5297584B2 (ja) * | 2005-10-14 | 2013-09-25 | 株式会社半導体エネルギー研究所 | 半導体装置、半導体装置を用いた温度センサー及び半導体装置の作製方法 |
-
2009
- 2009-03-20 US US12/408,375 patent/US8399356B2/en active Active
- 2009-03-25 JP JP2009073265A patent/JP2009260322A/ja not_active Withdrawn
- 2009-03-27 KR KR1020090026512A patent/KR101561858B1/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2009260322A5 (ja) | 半導体装置の作製方法 | |
| JP2012038996A5 (ja) | ||
| JP2011100994A5 (ja) | 半導体装置の作製方法 | |
| JP2012134500A5 (ja) | ||
| JP2009105393A5 (ja) | ||
| JP2012114148A5 (ja) | ||
| JP2013236066A5 (ja) | ||
| JP2012160742A5 (ja) | ||
| JP2008270758A5 (ja) | ||
| JP2009194322A5 (ja) | ||
| JP2009302520A5 (ja) | ||
| JP2012069761A5 (ja) | ||
| WO2012087580A3 (en) | Trap rich layer for semiconductor devices | |
| JP2014013810A5 (ja) | ||
| JP2013251255A5 (ja) | ||
| JP2008511172A5 (ja) | ||
| JP2009164481A5 (ja) | ||
| JP2011054949A5 (ja) | 半導体装置 | |
| JP2011086927A5 (ja) | 半導体装置 | |
| JP2010147281A5 (ja) | 半導体装置 | |
| JP2013254947A5 (ja) | 表示装置 | |
| JP2012015496A5 (ja) | ||
| JP2010135777A5 (ja) | 半導体装置 | |
| JP2013102204A5 (ja) | ||
| JP2010103508A5 (ja) | 半導体装置 |