JPH01270332A - 半導体装置における電極配線の形成方法 - Google Patents

半導体装置における電極配線の形成方法

Info

Publication number
JPH01270332A
JPH01270332A JP10063488A JP10063488A JPH01270332A JP H01270332 A JPH01270332 A JP H01270332A JP 10063488 A JP10063488 A JP 10063488A JP 10063488 A JP10063488 A JP 10063488A JP H01270332 A JPH01270332 A JP H01270332A
Authority
JP
Japan
Prior art keywords
etching process
etching
wafer
mask
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10063488A
Other languages
English (en)
Inventor
Yasutoshi Iwamoto
岩本 泰年
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP10063488A priority Critical patent/JPH01270332A/ja
Publication of JPH01270332A publication Critical patent/JPH01270332A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔!Q 要〕 半導体装置における配線電極の形成方法に関し、エッチ
ングによる配線電極の細りを少なくすることを目的とし
、 半導体装置用ウニハトに形成した配線電極形成用の1電
性金属膜に電極用のマスクを形成する電極用マスク形成
手段と、該電極用マスク形成手段を施した上記金属膜を
エツチング液に浸漬して途中までエツチングするウェッ
トエッチング手段と、該ウェットエツチング手段を経た
上記ウェハ上の上記金属膜をさらにドライエツチング法
により腐食するドライエツチング手段とを含み構成する
〔産業上の利用分野〕
本発明は、半導体装置における配線電極の形成方法に関
する。
〔従来の技術〕
オーディオアンプやモータ駆動に使用する半導体集積回
路に設ける配線電極は、パターンの幅やV厚を大きくし
て断面禎を増やし、大きな?ii流を流せるようにして
いる。
そして、この種の配線電極を形成する場合には、レジス
トを塗布してパターン化したマスクを配線電極用金属膜
の上に形成し、エツチングにより金[1ffをパターン
化するようにしている。
【発明が解決しようとする課題〕
しかし、エツチング手段としてドライエツチングを使用
する場合には、例えば第3図(a)に見られるように、
配線電極形成用の金属W1.1 Fに設けたマスク3が
庚化して消失してしまうため、金属膜lの上部が削り取
られて薄くなるといった問題がある。
もとより、マスク3を厚くシて灰化を防止することもで
きるが、第3図(b)に示したように、マスク3形成用
のレジスト剤30を厚く塗布する必要があり、その厚さ
のために露光用の光がレジスト剤30内部に透過し難く
なってマスク3のパターンに欠陥が生じるといった不都
合が生じる6他方、エツチング手段としてウェットエツ
チングを使用する場合には、第4図に示すように金属!
!91にアンダーカット32が生じるため、電極パター
ン幅を広くして断面積を大きくする必要があり、パター
ンニ2言1−にの制を勺二二なるといった問題となる。
本発明は、このような問題に鑑みてなされたものであっ
て、配線電)1の工・ノチングに3LるjFAりを少な
くできる半導体装置における電極配線の形成方法を提供
することを目的とする。
〔課題を解決するための手段〕
上記した課題は、半導体装置用ウェハ2ヒに形成した配
置!il電極電極用成用電性金属膜Iに電極用のマスク
3を形成する7S極用マスク形成手段と、1な電極用マ
スク形成手段を施した上記金1i11’31を工7チン
ダ液に浸)口して途中までエツチングするウェットエツ
チング手段と、該つ!ノトエソチング手段を経た上記ウ
ェハ2上の上記金属膜1をさらにドライエツチング法に
より腐食するドライエツチング手段どを有することを特
徴どする半導体装置における電極配線の形成方法により
解決する。
〔作 用〕
ウェハ2上の金属Stをエツチング液中に浸漬してウェ
ットエツチングを行い、金[11’J1をウェハ2上面
に達しない濶さまで腐食させる(第1図(b)、(c)
)。
このエツチングによって、マスク3!!部の下方にある
金17XII’llにわずかなアンダーカント4が発生
する。
次に、ウェットエツチングの工程においてウェハ2に付
着したエツチング液を純水を用いて除去した後に、金[
F!Iのエッチングをドライエ、アンダ手段によりさら
に進めてエツチング液稈を終了する(同図(d))。
なお、ドライエッチングが終了した時点で、金511’
:!1上にマスク3が残存している場合には、酸素プラ
ズマ中にウェハ2を置いてマスクを除去する(同図([
))。
したがって、上記したウエノトウンチング手段によりマ
スク3の灰化を低減することができ、また、ドライエツ
チング手段によりエツチングされた金属膜1はマスク3
の電極配線用パターンと同じ幅に形成されるため、アン
ダーカットを抑制することができる。
(実施例) (a)本発明の一実施例の説明 第1図は、本発明の一実施例を示すものであって、図中
符号1は、シリコンウェハ2上に形成されたアルミニウ
ム等の導電材よりなる配線電極用の金属膜で、その−ト
には、レジストを塗布してパターン化した電極形成用の
マスク3が取付けら飢でいる(第1図(a))。
このウェハ2上の金属膜1をリン酸系溶液等のようなニ
ブ・チングン夜4中にン畳潰してウェットエツチングを
行い(同図(b))、金属膜lをウェハ2上面に達しな
い深さまで腐食さセる(同図(C))。
このエッチングによって、マスク3の縁部下方の金属膜
1にわずかなアンダーカット5がt/トする。
次に、ウェットエツチングの工程においてウェハ2に付
着したエツチング液を純水を用いて除去した後に、スパ
ックエツチング装置やプラズマエツチング装置のような
ドライエツチング装置にウェハ2を入れ、さらにエアン
グを行う。
6は、ドライエツチング装置の一例をなすプラズマエツ
チング装置で、そのチャンバ7内を減圧して反応ガスを
供給するとともに、外周の1fFIi8に高周波電力R
Fを印加し、上記したウェットエッチングエ稈によって
途中まで行った金属膜lのエツチングをさらに進めてエ
ツチング工程を終了する(同図(a)、(e))、。
ドライエツチングされた部分はマスク3のパターンと同
じ幅に形成されるため、アンダーカットを抑制すること
ができる。
ところで、ドライエツチングを行うとマスク3が徐々に
灰化されるが(同図(e))、ドライエツチングによる
全1iX#1上面の腐食を防止する場合には、灰化によ
りマスク3が消失する前に金属膜1のドライエツチング
を終える深さまでウェットエツチングを進める必要があ
る。
ドライエツチングを終了した時点で、金属膜1上にマス
ク3が残存している場合には、酸素プラズマ中にウェハ
2を置いてマスクを除去する(同図(r))。
なお、アルミニウム(AI)により配線電極を形成する
場合には、プラズマエツチング装置6のチャンバ5内に
供給する反応ガスとして三塩化ホウ素(BCh)、塩素
(Ch)等を用いる。
(b)本発明の他の実施例の説明 上述した実施例では、金BWJ1をアルミニウム、銅の
ような一つの導電材料で構成したが、第2図(a)に示
すように、上11ff11と下層12を同一の導電材に
より形成するとともに、これらの層間にウェットエツチ
ングが不可能な材料(例えばTiNJ )よりなる終点
検出メタルJi+3を挟んだ三層構造により金属膜10
を構成することもできる。
この三層構造の金属膜10は、スパッタ法によりターゲ
ットを換えることにより簡単に作製することができる。
この金属膜lOの終点検出メタル層13は、数百人程度
に薄く形成され、また、その下層12の厚さは、この下
層12及び終点検出メタル11113をドライエツチン
グにより腐食させる際に、マスク3が灰化により無くな
らない大きさとなるように構成されている。
この三N構造の金属WIJ10をパターン化する場合に
は、先ず、金1i’JEIIIJIO上に電極配線パタ
ーン用のマスク3を形成する(第2図(b))。
次に、このウェハ2をエツチング液中に浸漬すと、金U
QIOの上層11はマスク3の形状に沿って終点検出メ
タル層13が露出するまでエツチングされる(同図(c
))。
この状態において、マスク3の縁部下方の金属a10に
はアンダーカットが僅かに生じる。
次に、ウェハ2に付着したエツチング液を純水によって
除去した後、このウェハ2をドライエツチング装置に入
れてドライエツチングすると、終点検出メタルI!J1
3と下1’i12がマスク3のパターンと同−巾にエツ
チングされる(同図(d))。
ドライエツチングを行なうとマスク3が徐々に灰化され
るが、下11i12と終点検出メタルF!13の腐食が
マスク3の灰化よりも早く終了するように下層12の厚
さを定めているため、金j[I。
の上層11は前取られることはない。
なお、三層状の金属膜10上に残存したマスク3は、酸
素プラズマにより除去する(同図(e))。
C発明の効果) 以上述べたように本発明によれば、ウェットエツチング
手段を行った後に、ドライエツチング手段を施して配線
電極をパターン化するようにしたので、アンダーカット
を抑制して配線電極の薄膜化を未然に防止するとともに
、エツチングの際に生じる厚みの減少をなくすることが
でき、エツチング液による配線tiの細りを少なくして
許容電流を大きくすることができる。
【図面の簡単な説明】
第1図は、本発明の一実施例を示す工程図、第2図は、
本発明の他の実施例を示す工程図、第3図は、第1の従
来方法によって形成したウェハの断面図、 第4図は、第2の従来方法によって形成したウェハの断
面図である。 (符号の説明) 1.10・・・金属膜、 2・・・ウェハ、 3・・・マスク、 4・・・エノチンダ液、 6・・・プラズマエッチング装置。 /1に1 第2 図 (υ                (b)〉 (C)(t) /¥−2鴨?実施錠)を千1が呈2 纂1 図 1A1 げYよ?厨じNう扛)てトてべしたウニノ・ζ
始りh愛(2第3図 J!iI2 グ彦が5七万ミと1てX、マ行2くし玩ざ
lニハぐ嘘ζh町丁と纂4 図

Claims (1)

  1. 【特許請求の範囲】  半導体装置用ウェハ(2)上に形成した配線電極形成
    用の導電性金属膜(I)に電極用のマスク(3)を形成
    する電極用マスク形成手段と、該電極用マスク形成手段
    を施した上記金属膜(1)をエッチング液に浸漬して途
    中までエッチングするウェットエッチング手段と、 該ウェットエッチング手段を経た上記ウェハ(2)上の
    上記金属膜(1)をさらにドライエッチング法により腐
    食するドライエッチング手段とを有することを特徴とす
    る半導体装置における電極配線の形成方法。
JP10063488A 1988-04-22 1988-04-22 半導体装置における電極配線の形成方法 Pending JPH01270332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10063488A JPH01270332A (ja) 1988-04-22 1988-04-22 半導体装置における電極配線の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10063488A JPH01270332A (ja) 1988-04-22 1988-04-22 半導体装置における電極配線の形成方法

Publications (1)

Publication Number Publication Date
JPH01270332A true JPH01270332A (ja) 1989-10-27

Family

ID=14279265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10063488A Pending JPH01270332A (ja) 1988-04-22 1988-04-22 半導体装置における電極配線の形成方法

Country Status (1)

Country Link
JP (1) JPH01270332A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260322A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009260322A (ja) * 2008-03-28 2009-11-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8399356B2 (en) 2008-03-28 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Similar Documents

Publication Publication Date Title
JPS588579B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JPH01270332A (ja) 半導体装置における電極配線の形成方法
JPS58212136A (ja) 微細パタ−ンの形成方法
JP2004079582A (ja) 金属配線のエッチング方法
JPH04157723A (ja) アルミニウム膜のドライエッチング方法
JPH01286330A (ja) 半導体装置の製造方法
TW502335B (en) Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer
JPH0536684A (ja) 半導体装置の製造方法
JP2007059496A (ja) 半導体装置の製造方法
KR100576439B1 (ko) 반도체 소자의 식각 챔버 클리닝 방법
KR100802307B1 (ko) 금속막 식각 방법
JP2001068545A (ja) 半導体装置の製造方法
JPS6354726A (ja) レジスト膜のエツチング方法
JPH01144651A (ja) 半導体装置の製造方法
JP2011086783A (ja) プラズマエッチング方法
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
JPH1083984A (ja) Itoのパターニング方法
JPH03276633A (ja) 半導体装置の製造方法
JPH02165656A (ja) 半導体装置の製造方法
JPS594857B2 (ja) 半導体装置の電極、配線層形成方法
KR20000065842A (ko) 반도체 장치의 콘택홀 형성방법
JPS5918639A (ja) 半導体装置の製造方法
JP2003282414A (ja) 転写マスクの製造方法及び転写マスク並びに露光方法
JPH0521431A (ja) 半導体装置の製造方法
JPS63260036A (ja) レジストの剥離方法