JP2010147955A5 - - Google Patents

Claims (7)

1. 上基板と、
   前記上基板の表面の前記導電箔から形成した任意の第１の回路パターンと、前記上基板の裏面に設けた接着シートと、
   下基板と、
   前記下基板の表面の前記導電箔から形成した任意の第２の回路パターンと、前記下基板の裏面の前記導電箔を除去して形成した空洞とその周囲に設けた絶縁層と、
   前記上基板の裏面の前記接着シートと前記下基板の裏面の前記絶縁層とを接着して、前記上基板、前記下基板および前記絶縁層とで囲まれる空洞部と、
   前記上基板の前記第1の回路パターンと前記下基板の前記第２の回路パターンとを接続するスルーホール電極とを具備することを特徴とする空洞部を有する回路基板。
2. 前記空洞部に前記上基板あるいは前記下基板を貫通する貫通孔を設けたことを特徴とする請求項１に記載の空洞部を有する回路基板。
3. 前記貫通孔上に回路素子のダイアフラムを配置することを特徴とする請求項２に記載の空洞部を有する回路基板。
4. 両面に導電箔を設けた上基板を準備する工程と、
   前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
   両面に導電箔を設けた下基板を準備する工程と、
   前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
   前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
   前記上基板の前記予定の空洞パターンの周囲に接着層を付着する工程と、
   前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
5. 両面に導電箔を設けた上基板を準備する工程と、
   前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
   両面に導電箔を設けた下基板を準備する工程と、
   前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
   前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
   前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、
   前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、
   前記上基板および下基板を貫通するスルーホールを形成し、スルホール電極を形成する工程と、
   前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、
   前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程とを具備することを特徴とする空洞部を有する回路基板の製造方法。
6. 両面に導電箔を設けた上基板を準備する工程と、
   前記上基板の一方の前記導電箔をエッチングして予定の空洞パターンを形成する工程と、
   両面に導電箔を設けた下基板を準備する工程と、
   前記下基板の一方の前記導電箔をエッチングして予定の空洞部となる部分を残す工程と、
   前記下基板の前記予定の空洞部となる部分の前記導電箔の周囲を絶縁層で埋め、前記予定の空洞部となる部分の前記導電箔をエッチングして前記空洞部を形成する工程と、
   前記上基板の前記予定の空洞パターンの前記導電箔の周囲に接着層を付着する工程と、
   前記上基板と下基板とを前記接着層で貼り合わせて前記空洞部を形成する工程と、
   前記上基板および下基板を貫通するスルーホールを形成し、スルホール電極を形成する工程と、
   前記上基板および下基板の外部に面する他方の導電箔をエッチングして前記上基板に第１の回路パターンを前記下基板に第２の回路パターンを形成する工程と、
   前記上基板あるいは下基板より前記空洞部まで到達する貫通孔を形成する工程と、
   前記第１の回路パターンに回路素子を配置する工程とを具備することを特徴とする空洞部を有する回路基板を用いた回路装置の製造方法。
7. 前記回路素子としてダイアフラムを有する半導体素子を前記空洞部まで到達する貫通孔の上に組み込むことを特徴とする請求項６に記載の空洞部を有する回路基板を用いた回路装置の製造方法。