TWI447874B - 佈線板，半導體裝置及其等製造方法 - Google Patents

佈線板，半導體裝置及其等製造方法 Download PDF

Info

Publication number
TWI447874B
TWI447874B TW097138060A TW97138060A TWI447874B TW I447874 B TWI447874 B TW I447874B TW 097138060 A TW097138060 A TW 097138060A TW 97138060 A TW97138060 A TW 97138060A TW I447874 B TWI447874 B TW I447874B
Authority
TW
Taiwan
Prior art keywords
support
wiring board
layer
roughened
manufacturing
Prior art date
Application number
TW097138060A
Other languages
English (en)
Other versions
TW200919672A (en
Inventor
Kaneko Kentaro
Original Assignee
Shinko Electric Ind Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Ind Co filed Critical Shinko Electric Ind Co
Publication of TW200919672A publication Critical patent/TW200919672A/zh
Application granted granted Critical
Publication of TWI447874B publication Critical patent/TWI447874B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/381—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Description

佈線板，半導體裝置及其等製造方法
本揭露係有關於一種用於一半導體裝置或一半導體封裝中之佈線板及一種製造該佈線板之方法。更特別地，本揭露係有關於一種藉由在一製造程序中使用一用以強化之支撐物以經由增層法在該支撐物上提供一絕緣層及一佈線層及然後移除該支撐物所形成之佈線板及一種製造該佈線板之方法。再者，本揭露係有關於一種藉由使用一經由相同方法所形成之佈線板所形成之半導體裝置及一種製造該半導體裝置之方法。
在一佈線板之製造中使用一用於強化之支撐物。當做這樣藉由使用該支撐物來製造該佈線板之情況的相關技藝，已知有一種製造一佈線板之方法，其中在該支撐物之一表面上提供一介電層(一絕緣層或一防焊層)及一佈線層，以形成一中間本體，以及從該中間本體移除該支撐物，以獲得該佈線板。
圖1及2顯示一實施例，其中在由該製造方法所獲得之佈線板上提供一半導體元件及因而獲得一半導體裝置。在圖1中，例如，藉由經由增層法交替地提供一佈線層10b及一做為一介電層之絕緣層10c，以形成一佈線板(一多層佈線板或一半導體封裝)10，以及在最上層及最下層上形成一防焊層11。經由一穿過該絕緣層10c之介層實施該等個別層間之佈線層10b的電性連接。
圖2詳細顯示在圖1之半導體裝置中之一半導體元件安裝部。在該佈線板10之最上層上提供該防焊層11及在該防焊層11之一預定位置中形成一開口部，以及在該開口部上形成一經由一介層電性連接至該佈線板10之佈線層10b的連接墊17。
經由覆晶接合在該佈線板10上提供一半導體元件13。在此情況中，例如經由焊膏之施加以在該佈線板10之連接墊17上提供一焊料16。隨後，將一具有一在一端上所形成之凸塊14的半導體元件13係定位在該連接墊17上，以及使該焊料16及該凸塊14熔化，以電性連接該半導體元件13至該連接墊17。然後，在該半導體元件13與該佈線板10之防焊層11間填充及硬化一液態底部填充樹脂12。
對於有關本發明之相關技藝，已知有下面文件。如圖1及2中之相關技藝實施例所示之該佈線板(該半導體裝置)已描述於下面專利文件1及專利文件2中，以及更特別地，對應於依據該專利文件2中之圖1(一第一具體例)及圖9(一第九具體例)的具體例之一多層佈線板。
依據該專利文件1(日本專利未審查申請案公告第2000-323613號)，已揭露形成一用以電性連接在一絕緣層之兩側上所形成之導體佈線及/或焊墊的介層以穿過一絕緣體，以及該介層係形成為一凹部，該凹部採取一截錐形狀且具有一在一外部連接端側上所開出之開口區域，該開口區域大於在一半導體元件安裝表面側上之底部區域，以便形成一上面可儘可能平坦地安裝該半導體元件之安裝表面及儘可能大地減少一半導體裝置之多層板的厚度。此外，已揭露在一金屬板與一半導體元件之一焊墊間形成一種子層，以便提高該半導體元件之焊墊與該金屬板間之黏著。
並且，在該專利文件2(日本專利未審查申請案公告第2007-13092號)中，已揭露在一支撐基板上形成一第一防焊層、在該第一防焊層上形成一第一開口部、在該第一開口部上形成一半導體元件安裝電極、在該電極上形成一絕緣層及在該絕緣層上形成一連接至該電極之佈線部，以及隨後，在該佈線部中形成一第二防焊層及在該第二防焊層上形成一第二開口部，以便獲得一佈線板，在該佈線板中可減少厚度及該佈線板可對應於一高密度佈線。已揭露移除一支撐物，以獲得一佈線板。
[專利文件1]日本專利未審查申請案公告第2000-323613號
[專利文件2]日本專利未審查申請案公告第2007-13092號
如以上所述，例如，依據圖1及2所示之相關技藝的半導體裝置，在將與該支撐物接觸之提供該佈線板10的一表面上的防焊層11之表面設定為該半導體元件13之一安裝表面27的某些情況中，使該防焊層11之表面過度地平坦及該防焊層11之可濕性係不充分的。在此情況中，如圖2所示，可能在該底部填充樹脂12中產生空隙(void)15及可能在該底部填充樹脂12與該做為介電層之防焊層11間造成剝離。相反地，在該防焊層11之可濕性係過度地充分的情況中，該底部填充樹脂12會過度地流動遍及該佈線板10。結果，一完成半導體封裝會產生缺陷外表。
如以上所述，在圖1及2之相關技藝中所示之佈線板(該半導體裝置)中，在該支撐物上簡單地提供該介電層(該絕緣層及該防焊層)及該佈線板，以形成一中間本體，以及從該中間本體移除該支撐物以獲得該佈線板。通常，沒有經歷任何處理之一金屬板或一金屬箔的一表面係非常平坦的。因此，在使用該金屬板或金屬箔做為該支撐物及將已移除該支撐物之該佈線板的一表面設定為該半導體元件安裝表面的某些情況中，該防焊層之表面係過度平坦的。於是，該防焊層及該底部填充樹脂之可濕性係不充分的，以致於在該底部填充樹脂中產生空隙。
該等專利文件1及2中所述之相關技藝係相同於上述圖1及2所示之相關技藝實施例。於是，亦在該等專利文件1及2中所述之佈線板(該等半導體裝置)中，造成相同於圖1及2所示之相關技藝實施例的問題。
本發明之示範性具體例提供一種製造佈線板及半導體裝置之方法，該方法可藉由使一半導體元件安裝表面設定成為粗化表面來調整一底部填充樹脂與一絕緣層或一防焊層(做為該半導體元件安裝表面)間之可濕性，以及更特別地，可在填充該底部填充樹脂時，控制該底部填充樹脂之流動性，藉此好好地形成該底部填充樹脂，以便防止空隙之產生，以及提供以該方法所製造之佈線板及半導體裝置。
此外，本發明之示範性具體例提供一種製造佈線板及半導體裝置之方法，該方法可在製造中提高一支撐物與一絕緣層或一防焊層間之黏著及可在該支撐物上提供該絕緣層及一佈線層以形成該佈線板之情況中藉由使上面要形成該佈線板(該中間本體)之支撐物的一表面作為粗化表面來防止在製造期間像該支撐物與該佈線板間之突然剝離的缺陷之產生，以及提供由該方法所製造之佈線板及半導體裝置。
一種依據本發明製造一佈線板之方法包括下面步驟：在一支撐物之一表面上實施一粗化處理；提供一介電層及一佈線層於該支撐物之經歷該粗化處理的表面上，以形成一中間本體；以及從該中間本體移除該支撐物，以獲得該佈線板。
在該申請案之說明書中，一絕緣層或一防焊層或者一藉由加入該絕緣層及該防焊層所獲得之層將稱為一"介電層"。此外，緊接在該支撐物之移除前，在該支撐物上所提供之該介電層(該絕緣層及該防焊層)及該佈線層將稱為一"中間本體"。
並且，一種依據本發明製造一半導體裝置之方法包括下列步驟：在一支撐物之一表面上實施一粗化處理；提供一介電層及一佈線層於該支撐物之經歷該粗化處理的表面上，以形成一中間本體；從中間本體移除該支撐物，以獲得一佈線板；以及安裝一半導體元件於該佈線板之移除該支撐物的表面上。
再者，一種依據本發明製造一半導體裝置之方法包括下列步驟：在一支撐物之一表面上實施一粗化處理；提供一介電層及一佈線層於該支撐物之經歷該粗化處理的表面上，以形成一中間本體；從中間本體移除該支撐物，以獲得一佈線板；以及安裝一半導體元件於該佈線板之移除該支撐物的表面之相對表面上。
此外，一種依據本發明製造一半導體裝置之方法包括下列步驟：在一支撐物之一表面上實施一粗化處理；提供一介電層及一佈線層於該支撐物之經歷該粗化處理的表面上，以形成一中間本體；安裝一半導體元件於該中間本體之相對於與該支撐物接觸之表面的表面上；以及從該中間本體移除該支撐物，以獲得該半導體裝置。
再者，在依據本發明製造一佈線板或一半導體裝置之方法中，該支撐物係由一金屬所形成及由蝕刻在該支撐物之該表面上實施該粗化處理，藉此形成一粗化表面。在另一情況中，該支撐物係由一金屬所形成及由氧化處理提供氧化膜，以在該支撐物之該表面上實施該粗化處理，藉此形成一粗化表面。
另外，在依據本發明製造一佈線板或一半導體裝置之方法中，在該支撐物之該表面上實施該粗化處理前或後，在該支撐物之該表面上形成一連接墊，以及然後在該支撐物之設有該連接墊的表面上形成該中間本體。
本發明提供一種佈線板，該佈線板包括一介電層及一佈線層，其中該佈線板之一表面做為一半導體元件安裝表面及相對於該佈線板之該表面的另一表面做為一外部連接端表面，以及其中做為該半導體元件安裝表面或該外部連接端表面之該介電層的一表面係形成為一粗化表面。
此外，本發明提供一種半導體裝置，包括：一佈線板，具有一介電層及一佈線層，其中該佈線板之一表面做為一半導體元件安裝表面及相對於該佈線板之該表面的另一表面做為一外部連接端表面，以及其中做為該半導體元件安裝表面之該介電層的一表面係形成為一粗化表面；一半導體元件，經由覆晶接合以安裝在該半導體元件安裝表面上；以及一底部填充樹脂，填充於該半導體元件與該半導體元件安裝表面間。
再者，本發明提供一種半導體裝置，包括：一佈線板，具有一介電層及一佈線層，其中該佈線板之一表面做為一半導體元件安裝表面及相對於該佈線板之該表面的另一表面做為一外部連接端表面，以及其中做為該外部連接端表面之該介電層的一表面係形成為一粗化表面；以及一半導體元件，安裝在該半導體元件安裝表面上。
如以上所述，依據本發明，在該支撐物之該表面上形成該介電層或該佈線層前，實施該粗化處理。因此，可調整該底部填充樹脂與該絕緣層或該防焊層(亦即，該介電層)間之可濕性。特別地，控制在該底部填充樹脂之填充中該液態底部填充樹脂的流動性，使得可防止在該底部填充樹脂中產生空隙。於是，可在該半導體裝置與該佈線板間好好地填充該底部填充樹脂。
此外，藉由使該支撐物之該表面成為該粗化表面，可在該製造期間提高該支撐物與該絕緣層或該防焊層(亦即，該介電層)之黏著。結果，可防止該支撐物與該佈線板在該製造中突然剝離。於是，可防止該佈線板或該半導體裝置之製造缺陷的產生。
特別地，依據圖2所示之相關技藝，在該半導體元件之安裝前，必需在移除該支撐物後，經由像電漿處理或去膠渣處理之蝕刻來粗化該防焊層11之表面，以便防止在該底部填充樹脂12中產生空隙15。另一方面，依據本發明，藉由粗化該支撐物之該表面，可將該支撐物之粗化表面的表面形狀轉印至該防焊層之該表面。於是，沒有必要對該防焊層實施一特別粗化處理，來防止在該底部填充樹脂中產生空隙。
可以從下面詳細敘述、所附圖式及申請專利範圍明顯易知其它特徵及優點。
下面將參考所附圖式以詳細描述依據本發明之具體例。
圖3A至4D依步驟順序顯示依據本發明之第一具體例製造一佈線板之方法。在圖3A中，準備一支撐物20。例如，就該支撐物20而言，在相同方式中通常使用一由銅所形成之金屬板或一由銅所形成之金屬箔。在一由銅所形成之銅箔的情況中，適當地使用一壓延銅箔或一電解銅箔。
在一隨後步驟中實施一用以粗化該支撐物20之要形成一絕緣層23的表面之表面處理。表面處理之實施例包括蝕刻、氧化、電鍍及噴砂。如下面所述，在依據本發明之實施例中，實施一用以藉由噴灑一過硫酸銨溶液至該支撐物20之該表面以實施軟蝕刻(濕式蝕刻)之所謂粗化處理。圖3B顯示該支撐物20之一表面20a，該表面20a經由該粗化處理之執行變成非常小凹凸表面。
接下來，實施電解電鍍。更特別地，在圖3C中，在該支撐物20之該表面上形成一防鍍層21及由一普通方法圖案化該防鍍層21。圖案化方法之實施例包括一使用網印之圖案形成法及一使用微影製程之圖案形成法。在該微影製程之情況中，使用一在預位置中具有複數個開口之罩幕(未顯示)以實施曝光及顯影，藉此移除該防鍍層21之暴露部分，以形成大量開口部21a。
接著，如圖3D所示，藉由使該支撐物20本身成為電極中之一，實施電解電鍍。關於在此情況中之電解電鍍，在該防鍍層21之開口部21a上形成一鍍金層22a及一鍍鎳層22b以獲得一電鍍層22。在一隨後步驟中以覆晶法提供一半導體元件之情況中，該電鍍層22用以做為一連接至該半導體元件之一電極端的連接墊或用以做為一外部連接端之一連接墊。然而，對於該電鍍層，可提供從該支撐物20側依序為金/鎳/銅、金/鈀/鎳/銅及鎳/銅之組合的層。接下來，在圖3E中，移除該防鍍層21。
然後，如圖3F所示，在該支撐物20之形成有該電鍍層22(由該鍍金層22a及鍍鎳層22b所構成)的整個表面上提供一由一環氧樹脂或一聚亞醯胺樹脂所構成之樹脂膜。因而，形成該絕緣層23做為一介電層。在此情況中，在該支撐物20之表面20a上事先實施該粗化處理。因此，維持該支撐物20與該絕緣層23間之黏著為高的及充分達成用以製造該佈線板之程序中的強化功能，以及再者，在一隨後步驟中移除該支撐物20的情況中不會造成問題。
之後，在圖4A中，經由一雷射處理形成一為開口部之介層孔24以穿過該絕緣層23，進而對準在該支撐物20上所提供之電鍍層22。該介層孔24採取一倒截錐之形狀，該倒截錐在該開口部側上具有比在底部側上之面積大之面積。結果，使該電鍍層22暴露於該介層孔24之底面。接著，在圖4B中，經由半加成法形成一由一介層及一圖案所構成之佈線層25做為一覆蓋包括該介層孔24之底面及壁面的區域之金屬層。結果，該佈線層25經由該介層部分電性連接至與該支撐物20接觸之該電鍍層22。
同樣地，如圖4C所示，以必需次數重複形成該絕緣層23(圖3E)、形成介層孔24(圖4A)及形成該佈線層25(圖4B)之個別步驟以便形成一預定多層佈線板。然後，覆蓋最上層之絕緣層23及佈線層25，以形成一做為介電層之防焊層26，以及然後實施圖案化。做為一圖案化方法，在相同於上述方式中，使用一在對應於一用於一外部連接端之導體墊25a的位置中具有一開口之罩幕(未顯示)，實施曝光及顯影，藉此移除該防焊層26之暴露部分及形成一開口部26a，以暴露最上層佈線層25之用於一外部連接端的導體墊25a。因此，在該支撐物20上形成一佈線板(一多層佈線板或一半導體封裝)及尚未移除該支撐物20之該佈線板在此說明書中稱為一"中間本體"40。
接下來，如圖4D所示，由蝕刻來移除該支撐物20。結果，該多層佈線板之移除該支撐物20的表面做為一用以安裝一半導體元件之半導體元件安裝表面27。另一方面，如以上所述，該多層佈線板之具有最上層佈線層25之用於一外部連接端的導體墊25a之表面做為一外部連接端表面28。因此，完成一在一表面上具有該半導體元件安裝表面27及在另一表面上具有該外部連接端表面28之佈線板(一多層佈線板或一半導體封裝)42。
在此情況中，使該支撐物20之粗化表面20a的表面形狀轉印至該半導體元件安裝表面27之絕緣層23上，使得該半導體元件安裝表面27做為一粗化表面23a。
圖5顯示在以圖3A至4D所示之步驟所完成之佈線板42的半導體元件安裝表面27上安裝一半導體元件30的狀態。在圖5中，使圖4D所示之完成佈線板42垂直地上下顛倒及使該半導體元件安裝表面27位於上側。為了在該佈線板42上安裝該半導體元件30，經由覆晶法使該半導體元件30之一電極與在該佈線板側上之連接墊17彼此電性連接及在該半導體元件30與該佈線板間填充一底部填充樹脂31。在經由覆晶接合在該佈線板(半導體封裝)42上安裝該半導體元件30之情況中，例如，經由該焊膏之施加以在該佈線板42之連接墊17上提供一焊料16，以及隨後，將具有在端上所形成之凸塊14的該半導體元件30定位在該連接墊17上，以及使該焊料16及該凸塊14熔化，以電性連接該半導體元件30至該連接墊17。然後，在該半導體元件30與該佈線板(該絕緣層或該防焊層)42間填充及硬化該底部填充樹脂31。
在此情況中，由該粗化表面23a可控制該底部填充樹脂31之流動。於是，可好好地填充該底部填充樹脂31，以便不會產生空隙。
接著，將參考圖6至7B依步驟順序描述依據本發明之第二具體例製造一佈線板之方法。在該第二具體例中，確切執行在該第一具體例中圖3A至3F所述之步驟及執行圖4A及4B所示之步驟。更特別地，在圖6中經由一雷射處理在一絕緣層23上形成一介層孔24，以對準在一支撐物20上所提供之一電鍍層22；使該電鍍層22暴露於該介層孔24之底面；以及再者，例如在相同於圖4A之步驟的方式中由半加成法形成一由一介層及一圖案所構成之佈線層25。結果，該佈線層25經由該介層部分電性連接至與該支撐物20接觸之該電鍍層22。
隨後，在該絕緣層23及該佈線層25上形成一防焊層26及使該防焊層26經歷圖案化。做為一圖案化方法，例如，使用一在對應於該佈線層25之一導體墊25a的位置中具有一開口之罩幕(未顯示)以實施曝光及顯影，藉此移除該防焊層26之暴露部分及形成一開口部26a，以暴露該佈線層25之導體墊25a。經由非電解電鍍在該導體墊25a上形成一由鍍金及鍍鎳所構成之電鍍層33。亦可在相同於圖3C所示之情況的方式中以另一組合在此情況中獲得該電鍍層22之構成。
接下來，如圖7A所示，由蝕刻來移除該支撐物20。結果，該佈線板之已移除該支撐物20的表面做為例如一外部連接端表面28。在此情況中，該絕緣層23之形成該外部連接端表面28的表面23a係一粗化表面。另一方面，如以上所述，一在該佈線層25之導體墊25a上提供由該電鍍層所形成之連接墊33之側做為一半導體元件安裝表面27。因此，完成一在一表面上具有該半導體元件安裝表面27及在另一表面上具有該外部連接端表面28之佈線板。做為使該佈線板之已移除該支撐物20的表面成為該外部連接端表面28之情況的一典型實施例，例如，可提出該佈線板用以做為一中介層(interposer)之情況。在此情況中，在做為該中介層之佈線板的外部連接端表面28與一安裝基板(未顯示)間填充一底部填充樹脂(未顯示)。
在圖7B中，在該佈線板之半導體元件安裝表面27上安裝一半導體元件30及使該半導體元件30之上表面的一電極端與該佈線板之連接墊33經由一接合線34彼此連接，以及以一樹脂35密封一包括該半導體元件30及該接合線34之區域。
在另一情況中，如圖8A及8B所示，在附著有該支撐物20之該佈線板的半導體元件安裝表面27上安該半導體元件30及使該半導體元件30之上表面的電極端與該佈線板之連接墊33經由該接合線34彼此連接，以及在尚未移除該支撐物20之情況(亦即，如圖6所示)中以該樹脂35密封包括該半導體元件30及該接合線34之區域。在實施該樹脂密封後，由蝕刻來移除該支撐物20，使得完成一具有該半導體元件30之半導體裝置。在此情況中，以相同於圖7A之方式，粗化該絕緣層之形成該外部連接端表面28的表面23a。
圖9A至10D依步驟順序顯示依據本發明之第三具體例製造一佈線板之方法。將只描述不同於圖3A至4D所示之第一具體例的部分。圖9A至9C所示之步驟係相同於圖3A至3C所示之步驟。
該第三具體例(圖9A至11)之特徵在於：在一支撐物上先形成一防焊層。於是，依據該第三具體例之製造程序不同於該第一具體例。更特別地，在圖9A中準備一支撐物20，在圖9B中形成一粗化表面20a，以及在圖9C中形成一防焊層29。
隨後，如圖9D所示，在該防焊層29之一開口部29a上形成一由一鍍金層22a及一鍍鎳層22b所構成之電鍍層22，以及如圖9E所示，在該防焊層29及該電鍍層22上形成一絕緣層23。
之後，在圖10A中，經由一雷射處理形成一為開口部之介層孔24，以穿過該絕緣層23，進而對準在該支撐物20上所提供之電鍍層22。該介層孔24採取一倒截錐之形狀，該倒截錐在該開口部側上具有比在底部側上之面積大之面積。結果，使該電鍍層22暴露於該介層孔24之底面。接著，在圖10B中，例如由半加成法形成一由一介層及一圖案所構成之佈線層25來做為一覆蓋包括該介層孔24之底面及壁面的區域之金屬層。結果，該佈線層25經由該介層部分電性連接至與該支撐物20接觸之該電鍍層22。
同樣地，如圖10C所示，以必需次數重複形成該絕緣層23、形成介層孔24及形成該佈線層25之個別步驟，以便形成一預定多層佈線板。然後，覆蓋最上層之絕緣層23及佈線層25，以形成一做為介電層之防焊層26及實施圖案化。因此，形成一"中間本體"40，其中在該支撐物20上提供一佈線板(一多層佈線板或一半導體封裝)。
接下來，如圖10D所示，由蝕刻來移除該支撐物20。結果，該多層佈線板之移除該支撐物20的表面做為一用以安裝一半導體元件之半導體元件安裝表面27。另一方面，如以上所述，該多層佈線板自最上層佈線層25之用於一外部連接端的導體墊25a之表面做為一外部連接端表面28。因此，完成一在一表面上具有該半導體元件安裝表面27及在另一表面上具有該外部連接端表面28之佈線板(一多層佈線板或一半導體封裝)42。
在此情況中，使該支撐物20之粗化表面20a的表面形狀轉印至該半導體元件安裝表面27之防焊層29上，使得該半導體元件安裝表面27做為一粗化表面29b。
圖11顯示在以圖9A至10D所示之步驟所完成之佈線板42的半導體元件安裝表面27上安裝一半導體元件30的狀態。在圖11中，使圖10D中所完成之佈線板42垂直地上下顛倒及該半導體元件安裝表面27係顯示成為上側。經由覆晶接合在該佈線板42上安裝該半導體元件30之方法相同於該第一具體例中之方法。
在該第一及第二具體例中，在使該支撐物20經歷該粗化處理後，形成該電鍍層22(連接墊)。因此，在該支撐物20之粗化表面中掩埋該防鍍層21，使得改善該防鍍層21與該支撐物20間之黏著。再者，該電鍍層22之電鍍溶液沒有流入置於該防鍍層21下方之部分，以及因此，可形成具有穩定形狀之電鍍層22。
在該第三具體例中，在該支撐物20經歷該粗化處理後，形成該防焊層29。因此，在該支撐物20之粗化表面中掩埋該防焊層29，使得改善該防焊層29與該支撐物20間之黏著。再者，該電鍍層22之電鍍溶液沒有流入置於該防焊層29下方之部分，以及因此，可形成具有穩定形狀之電鍍層22。再者，因為改善該防焊層29與該支撐物20間之黏著，所以可防止在該製造程序中該中間本體40與該支撐物20剝離。
另外，在該第一至第三具體例中，在該支撐物20上形成該粗化表面後，形成該電鍍層22(連接墊)。因此，可防止該電鍍層22因該支撐物20之粗化處理而受蝕刻等毀損。因此，當只考量該底部填充樹脂之填充特性時，可調整該支撐物20之粗糙度。
為了容易實施該粗化處理或移除處理，最好使用銅箔或銅板做為該支撐物20。可以由包括一由相同於支撐物20之材料所製成之層的數個層(例如，金/鎳/銅、金/鈀/鎳/銅或鎳/銅之組合)來構成該電鍍層22(連接墊)。在此情況中，因為該電鍍層不因該粗化處理而受蝕刻等毀損，所以最好在該支撐物20經歷該粗化處理後，形成該電鍍層22。
在形成該電鍍層22(連接墊)之表面成為粗化表面的情況中，當由覆晶接合使半導體晶片連接至該連接墊、在該連接墊上安裝焊球或使引腳針焊接至該連接墊時，經由該粗化表面之做為氣體排放路徑的凹凸部分排放從助焊劑所蒸發之氣體。因此，可防止在該焊料中產生因氣體所造成之空泡。
在該第一至第三具體例中，為了改善該電鍍層22與該絕緣層23間之黏著，最好在圖3E與圖3F間之程序或圖9D與圖9E間之程序中，使該電鍍層22之表面經歷該粗化處理。例如，在該第一具體例中，在支撐物20之粗化表面上形成該電鍍層22(圖3E及圖17A)後，在該電鍍層22之表面上實施一粗化處理(圖17B)，使得該鍍鎳層22b之表面變成一粗化表面122b。在圖17B中，在該粗化處理中使用一只粗化該鍍鎳層22b之蝕刻液。接下來，在該支撐物20之形成有該電鍍層22的整個表面上形成該絕緣層23(圖17C)。在形成該絕緣層23後，執行圖4A至5所示之步驟。藉由此處理，將該絕緣層23埋入該電鍍層22之粗化表面及因此，改善該電鍍層22與該絕緣層23間之黏著。在此，對於此該電鍍層22之粗化處理使用相同於該支撐物20之粗化處理的方法。在該第一及第二具體例中，如果使該電鍍層22經歷該粗化處理，則可以進一步使該支撐物20之表面經歷該粗化處理。特別地，此變得明顯：當該電鍍層22(連接墊)最好包括一由相同於該支撐物20之材料所製成之最上層時，該電鍍層22係例如由金/鎳/銅、金/鈀/鎳/銅或鎳/銅之組合所構成。在此情況中，藉由考量由該電鍍層22之粗化處理增加該粗糙度，在該支撐物20之表面上實施該粗化處理。
圖12A至13B依步驟順序顯示依據本發明之第四具體例製造一佈線板之方法。將只描述不同於圖3A至4D所示之第一具體例的部分。在該第四具體例中，在一支撐物20之一表面上實施一粗化處理前，如圖12B所示，在該支撐物20之表面上形成一防鍍層21及由一般方法使該防鍍層21經歷圖案化。圖案化方法之實施例包括一使用網印之圖案形成法及一使用微影製程之圖案形成法。在該微影製程之情況中，使用一在預位置中具有複數個開口之罩幕(未顯示)來實施曝光及顯影，藉此移除該防鍍層21之暴露部分，以形成大量開口部21a。
接下來，如圖12C所示，藉由使該支撐物20本身成為電極中之一，實施電解電鍍。關於在此情況中之電解電鍍，在該防鍍層21之開口部21a上形成一鍍金層22a及一鍍鎳層22b，以獲得一電鍍層22。隨後，在圖12D中，移除該防鍍層21。
接著，如圖12E所示，實施一用以粗化該支撐物20之表面的表面處理。表面處理方法包括蝕刻、氧化、電鍍及噴砂。如下面所述，在依據本發明之實施例中，實施一用以藉由噴灑一過硫酸銨溶液至該支撐物20之該表面以實施軟蝕刻之所謂粗化處理。在該粗化前在該支撐物20之該表面上所形成之該電鍍層22不受該粗化處理之影響。於是，使該電鍍層22在該支撐物20之該表面上維持形成於平坦表面上。更特別地，只蝕刻由銅所形成之支撐物20及不蝕刻由金及鎳所形成之電鍍層22。
然後，如圖13A所示，在該支撐物20之形成有該電鍍層22的整個表面上提供一由一環氧樹脂或一聚亞醯胺樹脂所形成之樹脂膜。結果，形成一絕緣層23。在此情況中，在該支撐物20之表面20a上事先實施該粗化處理。因此，維持該支撐物20與該絕緣層23間之黏著係為高的及充分達成用以製造該佈線板之程序中的強化功能，以及再者，在一隨後步驟中移除該支撐物20的情況中不會造成問題。由一雷射處理形成一為開口部之介層孔24以穿過該絕緣層23，進而對準在該支撐物20上所提供之電鍍層22。該介層孔24採取一倒截錐之形狀，該倒截錐在該開口部側上具有比在底部側上之面積大之面積。結果，使該電鍍層22暴露於該介層孔24之底面。
在相同於該第一具體例之方式中，以必需次數重複形成該絕緣層23、形成介層孔24及形成該佈線層25之個別步驟，以便形成一預定多層佈線板。然後，覆蓋最上層之絕緣層23及佈線層25，以形成一防焊層26及實施圖案化。因此，形成一"中間本體"40，其中在該支撐物20上提供一佈線板(一多層佈線板或一半導體封裝)。
接下來，如圖13B所示，由蝕刻來移除該支撐物20。結果，該多層佈線板之移除該支撐物20的表面做為一用以安裝一半導體元件之半導體元件安裝表面27。另一方面，如以上所述，該多層佈線板之自最上層佈線層25之用於一外部連接端的導體墊25a之表面做為一外部連接端表面28。因此，完成一在一表面上具有該半導體元件安裝表面27及在另一表面上具有該外部連接端表面28之佈線板(一多層佈線板或一半導體封裝)42。
在此情況中，使該支撐物20之粗化表面20a的表面形狀轉印至該半導體元件安裝表面27之絕緣層23上，使得該半導體元件安裝表面27做為一粗化表面23a。
圖14顯示在以圖12A至13B所示之步驟所完成之佈線板42的半導體元件安裝表面27上安裝一半導體元件30的狀態。在圖14中，使圖13B所完成之佈線板42垂直地上下顛倒及該半導體元件安裝表面27係顯示為上側。在相同於該第一具體例之方式中經由覆晶接合在該佈線板42上安裝該半導體元件30。
如以上所述，在該第四具體例(圖12A至14)中，在該支撐物20上形成做為該連接墊17之電鍍層22及然後在該支撐物20上實施該粗化處理。更特別地，在該平坦支撐物20上形成該電鍍層22。基於此理由，該連接墊17之背面(從該絕緣層23暴露之表面)不受該粗化處理所影響。於是，該連接墊17之表面係形成為平坦表面。因此，當經由覆晶接合來安裝該半導體元件時，該粗化處理可以相同於該相關技藝之方式焊接該半導體元件，而不影響該連接墊17之焊接特性。更特別地，在該第四具體例中，該連接墊17之安裝該半導體元件的表面的平坦度係高於該具體例中之粗化表面上所形成之介電層的表面之平坦度。
表1顯示在依據本發明之佈線板的表面上之可濕性與表面粗糙度間之關係。此外，圖15及16以曲線圖顯示可濕性與表面粗糙度間之關係。在用以依據本發明製造該佈線板之程序中，由於藉由粗化該支撐物20之表面所造成之粗糙度，調整對該絕緣層23之可濕性。在圖15及16中，"A"表示該相關技藝實施例(1)，"B"表示該相關技藝實施例(2)，"C"表示該具體例(1)，"D"表示該具體例(2)，"E"表示該具體例(3)及"F"表示該具體例(4)。在圖15及16之右上角中，"y"表示在該曲線圖中一近似直線之方程式，"R2 "表示該適當直線與測量值間之匹配度。
該相關技藝實施例(1)表示在圖2所示之相關技藝實施例中在該防焊層11之表面上沒有實施任何粗化處理之情況。該相關技藝實施例(2)表示在該防焊層11之表面上實施一所謂去膠渣處理以做為該粗化處理之情況。
此外，該具體例(1)表示使用壓延銅箔做為該支撐物20之材料，以藉由使該支撐物20經歷用以將材料浸入一黑化處理溶液(亞氯酸鈉、氫氧化鈉及磷酸鈉之混合溶液)中之隨後黑化處理(氧化處理)來獲得一佈線板的情況。再者，該等具體例(2)及(3)及該比較實施例表示使用電解銅箔做為該支撐物20之材料，以藉由使該支撐物20經歷該隨後相同粗化處理來獲得該佈線板的情況。
關於該"粗化處理"，藉由噴灑一過硫酸銨溶液使做為該支撐物20之電解銅箔的一表面經歷蝕刻(在此情況中，所謂軟蝕刻)，使得獲得表1所示之表面粗糙度。
在由化學方法實施該"粗化處理"之情況中，除了藉由噴灑該過硫酸銨溶液所實施之蝕刻之外，還提出使用硫酸-過氧化氫蝕刻劑之蝕刻(軟蝕刻)、藉由噴灑蟻酸粗化處理溶液所實施之蝕刻等。此外，該粗化方法包括一稱為一用以將材料浸入一黑化處理溶液(例如，亞氯酸鈉、氫氧化鈉及磷酸鈉之混合溶液)中之黑化處理(氧化處理)的方法。藉由該方法，在該支撐物之該表面上形成氧化膜(一由做為一支撐物之金屬所形成之氧化膜)及因而使該氧化膜變成一粗化表面。在另一情況中，物理粗化處理方法之實施例包括一噴砂法。此外，亦可提出一種實施鎳電鍍以形成像針之電鍍表面或銅電鍍以形成凹部及凸部之方法。
如以上所述，可實施各種粗化處理。在此，在該等具體例(2)及(3)及比較實施例中，只實施用以藉由噴灑該過硫酸銨溶液以蝕刻(軟蝕刻)該電解銅之表面的"粗化處理"。藉由改變噴灑該過硫酸銨溶液之時間，以分別改變該等具體例(2)及(3)及該比較實施例之粗糙度。
如表1或圖15及16所示，在相關技藝實施例中，相較於不實施該粗化處理之情況(亦即，該相關技藝實施例(1))，在該防焊層之表面上實施該粗化處理之情況(亦即，該相關技藝實施例(2))中，Ra(nm)及Rz(μm)係較大，該防焊層之表面的接觸角係較小，以及更提高可濕性。相較於該等相關技藝實施例(1)及(2)，在依據本發明之具體例(1)至(3)及該比較實施例中，明顯知道Ra(nm)及Rz(μm)係較大，該半導體元件安裝表面(該粗化表面)之接觸角係減少頗多，使該佈線板之表面粗糙度處於"粗糙"狀態及調整可濕性。
再者，各種檢查之結果是：本發明者發現到，如果接觸角大於100°，則該絕緣層之可濕性係不充分的，以及如果接觸角等於或小於87.5°，則該絕緣層之可濕性係過度充分的。因此，如表1或圖15及16所示，該粗化表面之粗糙度最好是在及的範圍。
藉由使水滴滴下至一樣品之表面及測量水之接觸角，以獲得該可濕性。
因此，像在相關技藝實施例(2)中，已在該相關技藝中藉由該防焊層之去膠渣來實施該粗化處理。然而，在該處理中，發現到只獲得一不充分粗化表面。在像圖3至5所示之具體例中該絕緣層做為該半導體元件安裝表面的情況中，使用該去膠渣之粗化處理比該防焊層之處理更難。此外，在實施該去膠渣處理之情況中，只獲得不充分粗化表面。另一方面，在依據本發明之具體例中，可使用由一可輕易經歷該粗化處理之金屬所形成之支撐物，以在該支撐物上實施該粗化處理及然後轉印該支撐物之粗化表面的表面形狀至該絕緣層及該防焊層上。於是，無關於形成該半導體元件安裝表面之材料，可好好地實施該粗化。
用以製造該佈線板之一般生產線設有一蝕刻裝置、一氧化(黑化)裝置及一電鍍裝置。在本發明中，可藉由使用該等現有裝置實施該支撐物之粗化處理。因此，不需要新的資本投資，以致於可容易執行轉變。
雖然已參考所附圖式來描述依據本發明之具體例，但是本發明並非侷限於該等具體例，而是在不脫離本發明之精神或範圍內可實施各種配置、變更及修改。
例如，在依據本發明之具體例中，已描述一LGA(基板柵格陣列)型之佈線板(一半導體封裝)，其中一暴露至一外部連接端表面的連接墊本身做為一外部連接端。當然本發明亦可應用至一BGA(球形柵格陣列)型之佈線板(一半導體封裝)，其中一焊球接合至一暴露至一外部連接端表面之連接墊，或者一PGA(針形柵格陣列)型之佈線板(一半導體封裝)，其中一插針接合至一暴露至一外部連接端表面之連接墊。
例如，在依據圖6至8B所示之第二具體例的佈線板中，當然可以使一絕緣層及一佈線層形成為多層以獲得一多層佈線板。此外，在依據該第二具體例之半導體裝置中，可以經由覆晶接合在該佈線板上提供該半導體元件。特別地，在該第二具體例中，如該第三或第四具體例所述，亦可使用一包括圖9E之步驟的結構及一如圖12E所示在該連接墊之形成後實施該支撐物之粗化處理的結構。
此外，雖然在該等具體例中使用該銅箔或該銅板做為該支撐物，但是除了該等材料之外，亦可使用一不鏽鋼或鋁箔(或板)。
如以上所述，依據本發明，包括在該支撐物之表面上實施該粗化處理之步驟。因此，將該支撐物之經歷該粗化處理之表面轉印至該絕緣層或該防焊層上，其中該絕緣層或該防焊層做為該半導體元件安裝表面。於是，調整成為在用以製造一半導體裝置之程序中與該底部填充樹脂一起獲得高可濕性的狀態。結果，當填充該底部填充樹脂時可控制該底部填充樹脂之流動性，藉此防止空隙之產生。並且，可在該製造期間提高該支撐物與該絕緣層或該防焊層間之黏著。結果，可防止在該製造中該支撐物與該佈線板突然剝離之缺陷的產生。於是，可提高品質及本發明可廣泛地應用做為一佈線板或一具有該特徵之半導體裝置，例如，一包括MPU、晶片組及記憶體之半導體封裝或一像DLL3之無芯封裝。
10．．．佈線板
10b．．．佈線層
10c．．．絕緣層
11．．．防焊層
12．．．液態底部填充樹脂
13．．．半導體元件
14．．．凸塊
15．．．空隙
16．．．焊料
17．．．連接墊
20．．．支撐物
20a．．．粗化表面
21．．．防鍍層
21a‧‧‧開口部
22‧‧‧電鍍層
22a‧‧‧鍍金層
22b‧‧‧鍍鎳層
23‧‧‧絕緣層
23a‧‧‧粗化表面
24‧‧‧介層孔
25‧‧‧佈線層
25a‧‧‧導體墊
26‧‧‧防焊層
26a‧‧‧開口部
27‧‧‧半導體元件安裝表面
28‧‧‧外部連接端表面
29‧‧‧防焊層
29a‧‧‧開口部
29b‧‧‧粗化表面
30‧‧‧半導體元件
31‧‧‧底部填充樹脂
33‧‧‧電鍍層
34‧‧‧接合線
35‧‧‧樹脂
40‧‧‧中間本體
42‧‧‧佈線板
122b‧‧‧粗化表面
A‧‧‧相關技藝實施例(1)
B‧‧‧相關技藝實施例(2)
C‧‧‧具體例(1)
D‧‧‧具體例(2)
E‧‧‧具體例(3)
F‧‧‧具體例(4)
圖1係顯示一使用一相關技藝多層佈線板之半導體封裝的剖面圖，
圖2係顯示依據圖1之相關技藝實施例的一半導體元件安裝部之詳細剖面圖，
圖3A至3F係顯示依據本發明之第一具體例製造一佈線板的方法之視圖(前半部)，
圖4A至4D係顯示依據本發明之第一具體例製造一佈線板的方法之視圖(後半部)，
圖5係顯示一使用依據該第一具體例所製造之佈線板的半導體裝置之剖面圖，
圖6係顯示依據本發明之第二具體例製造一佈線板的程序之視圖，
圖7A及7B係顯示在圖6之步驟後接著製造一佈線板之程序的視圖，
圖8A及8B係顯示依據本發明之第二具體例製造一佈線板之程序的變型之視圖，
圖9A至9E係顯示依據本發明之第三具體例製造一佈線板之方法的視圖(前半部)，
圖10A至10D係顯示依據本發明之第三具體例製造一佈線板之方法的視圖(後半部)，
圖11係顯示一使用依據該第三具體例所製造之佈線板的半導體裝置之剖面圖，
圖12A至12E係顯示依據本發明之第四具體例製造一佈線板之方法的視圖(前半部)，
圖13A及13B係顯示依據本發明之第四具體例製造一佈線板之方法的視圖(後半部)，
圖14係顯示一使用依據該第四具體例所製造之佈線板的半導體裝置之剖面圖，
圖15係顯示一支撐物之表面粗糙度的曲線圖，
圖16係顯示該支撐物之表面粗糙度的曲線圖，以及
圖17A至17C係顯示依據本發明之第一具體例的一修改實施例製造一佈線板之方法的視圖。
20．．．支撐物
20a．．．粗化表面
21．．．防鍍層
21a．．．開口部
22．．．電鍍層
22a．．．鍍金層
22b．．．鍍鎳層
23．．．絕緣層

Claims (22)

  1. 一種佈線板之製造方法，包括下列步驟：在一支撐物之一表面上實施一粗化處理以形成一粗化表面；於該支撐物之該表面上形成一連接墊；將上述連接墊之一表面進行粗化處理以形成一粗化表面；提供一介電層及一佈線層於該支撐物之該粗化表面上以形成一中間本體；以及從該中間本體移除該支撐物以獲得該佈線板。
  2. 如申請專利範圍第1項之佈線板之製造方法，其中，該支撐物係由一金屬所形成及由蝕刻在該支撐物之該表面上實施該粗化處理。
  3. 如申請專利範圍第1項之佈線板之製造方法，其中，該支撐物係由一金屬所形成及由一氧化處理提供一氧化膜，以在該支撐物之該表面上實施該粗化處理。
  4. 如申請專利範圍第1至3項中任一項之佈線板之製造方法，其中，該介電層係為一絕緣層或一防焊層。
  5. 如申請專利範圍第1至3項中任一項之佈線板之製造方法，其中，將該支撐物之該粗化表面的表面形狀轉印至該佈線板之移除該支撐物的表面上之該介電層的一表面，以及該介電層之該表面係形成為一粗化表面。
  6. 如申請專利範圍第1至3項中任一項之佈線板之製造方法，其中，該支撐物之該粗化表面的粗糙度是在 300nmRa800nm及3.5μmRz7μm之範圍。
  7. 如申請專利範圍第1至3項中任一項之佈線板之製造方法，進一步包括下列步驟：在實施該粗化處理後，形成一連接墊於該支撐物之該粗化表面上，其中將該支撐物之該粗化表面的表面形狀轉印至該連接墊之一表面上，及該連接墊之該表面係形成為一粗化表面。
  8. 一種半導體裝置之製造方法，包括下列步驟：形成如申請專利範圍第1項之佈線板；以及安裝一半導體元件於該佈線板之移除該支撐物的表面上。
  9. 一種半導體裝置之製造方法，包括下列步驟：形成如申請專利範圍第1項之佈線板；以及安裝一半導體元件於該佈線板之移除該支撐物的表面之相對表面上。
  10. 一種半導體裝置之製造方法，包括下列步驟：在一支撐物之一表面上實施一粗化處理；於該支撐物之該表面上形成一連接墊；將上述連接墊之一表面進行粗化處理以形成一粗化表面；提供一介電層及一佈線層於該支撐物之經歷該粗化處理的表面上，以形成一中間本體；安裝一半導體元件於該中間本體之相對於與該支撐物接觸之表面的表面上；以及 從該中間本體移除該支撐物，以獲得該半導體裝置。
  11. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，其中，該介電層係為一絕緣層或一防焊層。
  12. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，其中，該支撐物係由一金屬所形成及由蝕刻在該支撐物之該表面上實施該粗化處理。
  13. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，其中，該支撐物係由一金屬所形成及由一氧化處理提供一氧化膜，以在該支撐物之該表面上實施該粗化處理。
  14. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，其中，將該支撐物之該粗化表面的表面形狀轉印至該佈線板之移除該支撐物的表面上之該介電層的一表面，以及該介電層之該表面係形成為一粗化表面。
  15. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，其中，該支撐物之該粗化表面的粗糙度是在300nmRa800nm及3.5μmRz7μm之範圍。
  16. 如申請專利範圍第8至10項中任一項之半導體裝置之製造方法，進一步包括下列步驟：在實施該粗化處理後，形成一連接墊於該支撐物之該粗化表面上，其中將該支撐物之該粗化表面的表面形狀轉印至該連接墊之一表面上及該連接墊之該表面係形成為一粗化表面。
  17. 一種佈線板，包括一介電層及一佈線層，其中該佈線板之一表面做為一半導體元件安裝表面及相對於該佈線板之該表面的另一表面做為一外部連接端表面，其中該半導體元件安裝表面之該介電層的一表面係形成為一粗化表面，其中一連接墊係埋設於該半導體元件安裝表面之該介電層中，其中該連接墊之一表面係露出於該半導體元件安裝表面之該介電層表面，以及其中該連接墊之其他表面係與該半導體元件安裝表面之該介電層接觸，且形成為粗化表面。
  18. 一種佈線板，包括一介電層及一佈線層，其中該佈線板之一表面做為一半導體元件安裝表面及相對於該佈線板之該表面的另一表面做為一外部連接端表面，其中該外部連接端表面之該介電層的一表面係形成為一粗化表面，其中一連接墊係埋設於該外部連接端表面之該介電層中，其中該連接墊之一表面係露出於該外部連接端表面之該介電層表面，以及其中該連接墊之其他表面係與該外部連接端表面之該介電層接觸，且形成為粗化表面。
  19. 如申請專利範圍第17或18項之佈線板，其中，該介電 層係一絕緣層或一防焊層。
  20. 如申請專利範圍第17或18項之佈線板，其中，該粗化表面之粗糙度是在300nmRa800nm及3.5μmRz7μm之範圍。
  21. 一種半導體裝置，包括：如申請專利範圍第17項之佈線板；一半導體元件，經由覆晶接合來安裝在該佈線板之一半導體元件安裝表面上；以及一底部填充樹脂，填充於該半導體元件與該半導體元件安裝表面間。
  22. 一種半導體裝置，包括：如申請專利範圍第18項之佈線板；以及一半導體元件，安裝在一半導體元件安裝表面上。
TW097138060A 2007-10-05 2008-10-03 佈線板，半導體裝置及其等製造方法 TWI447874B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007262753 2007-10-05

Publications (2)

Publication Number Publication Date
TW200919672A TW200919672A (en) 2009-05-01
TWI447874B true TWI447874B (zh) 2014-08-01

Family

ID=40533076

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097138060A TWI447874B (zh) 2007-10-05 2008-10-03 佈線板，半導體裝置及其等製造方法

Country Status (5)

Country Link
US (2) US8502398B2 (zh)
JP (3) JP5398217B2 (zh)
KR (2) KR101551898B1 (zh)
CN (1) CN101404259A (zh)
TW (1) TWI447874B (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8240036B2 (en) 2008-04-30 2012-08-14 Panasonic Corporation Method of producing a circuit board
JP5138459B2 (ja) * 2008-05-15 2013-02-06 新光電気工業株式会社 配線基板の製造方法
JP5101451B2 (ja) 2008-10-03 2012-12-19 新光電気工業株式会社 配線基板及びその製造方法
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
JP2011060892A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 電子装置、電子装置の製造方法
EP2496061A4 (en) 2009-10-30 2014-01-08 Panasonic Corp PRINTED CIRCUIT BOARD AND SEMICONDUCTOR DEVICE COMPRISING A COMPONENT MOUNTED ON A PRINTED CIRCUIT BOARD
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
US8742561B2 (en) 2009-12-29 2014-06-03 Intel Corporation Recessed and embedded die coreless package
US8389337B2 (en) * 2009-12-31 2013-03-05 Intel Corporation Patch on interposer assembly and structures formed thereby
JP5566200B2 (ja) * 2010-06-18 2014-08-06 新光電気工業株式会社 配線基板及びその製造方法
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ
TWI455268B (zh) * 2011-03-22 2014-10-01 Nan Ya Printed Circuit Board 封裝載板及其製造方法
TWI473551B (zh) * 2011-07-08 2015-02-11 Unimicron Technology Corp 封裝基板及其製法
US20130098659A1 (en) * 2011-10-25 2013-04-25 Yiu Fai KWAN Pre-plated lead frame for copper wire bonding
US8927875B2 (en) * 2011-10-28 2015-01-06 Ibiden Co., Ltd. Wiring board and method for manufacturing wiring board
CN103249263A (zh) * 2012-02-07 2013-08-14 景硕科技股份有限公司 线路积层板的线路结构的制作方法
CN103379726A (zh) * 2012-04-17 2013-10-30 景硕科技股份有限公司 线路积层板的复层线路结构
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP5341227B1 (ja) * 2012-05-16 2013-11-13 日本特殊陶業株式会社 配線基板
JP6266907B2 (ja) * 2013-07-03 2018-01-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
JP6131135B2 (ja) 2013-07-11 2017-05-17 新光電気工業株式会社 配線基板及びその製造方法
JP6223909B2 (ja) 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
CN104299919B (zh) * 2013-07-15 2017-05-24 碁鼎科技秦皇岛有限公司 无芯层封装结构及其制造方法
KR101442423B1 (ko) 2013-08-14 2014-09-17 삼성전기주식회사 전자부품 내장기판 제조 방법 및 전자부품 내장기판
CN104793026B (zh) * 2014-01-20 2018-09-28 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
TW201539596A (zh) * 2014-04-09 2015-10-16 Tong Hsing Electronic Ind Ltd 中介體及其製造方法
DE102014115815B4 (de) * 2014-10-30 2022-11-17 Infineon Technologies Ag Verfahren zur herstellung eines schaltungsträgers, verfahren zur herstellung einer halbleiteranordung, verfahren zum betrieb einer halbleiteranordnung und verfahren zur herstellung eines halbleitermoduls
US10285277B1 (en) * 2015-12-31 2019-05-07 Lockheed Martin Corporation Method of manufacturing circuits using thick metals and machined bulk dielectrics
JP2016105512A (ja) * 2016-03-01 2016-06-09 京セラサーキットソリューションズ株式会社 配線基板の製造方法
JP2017157739A (ja) 2016-03-03 2017-09-07 イビデン株式会社 電子部品付き配線板の製造方法
JP2017191688A (ja) * 2016-04-12 2017-10-19 デクセリアルズ株式会社 電気特性の検査方法
JP6594264B2 (ja) * 2016-06-07 2019-10-23 新光電気工業株式会社 配線基板及び半導体装置、並びにそれらの製造方法
JP6935539B2 (ja) * 2016-11-30 2021-09-15 新光電気工業株式会社 配線基板の製造方法
CN108271313B (zh) * 2016-12-30 2021-03-16 奥特斯(中国)有限公司 用于部件承载件的具有纳米和/或微米结构的片材
JP7464352B2 (ja) * 2018-03-09 2024-04-09 日東電工株式会社 配線基板およびその製造方法
JP7202869B2 (ja) 2018-12-10 2023-01-12 ヌヴォトンテクノロジージャパン株式会社 半導体装置及び半導体装置の製造方法
JP7338991B2 (ja) * 2019-03-04 2023-09-05 リンクステック株式会社 支持体付き配線基板、支持体付き電子部品パッケージ及びこれらの製造方法
US11004819B2 (en) * 2019-09-27 2021-05-11 International Business Machines Corporation Prevention of bridging between solder joints
AT17082U1 (de) * 2020-04-27 2021-05-15 Zkw Group Gmbh Verfahren zur befestigung eines elektronischen bauteils
US20220161817A1 (en) * 2020-11-20 2022-05-26 Here Global B.V. Method, apparatus, and system for creating doubly-digitised maps
CN112445035A (zh) * 2020-11-30 2021-03-05 深圳同兴达科技股份有限公司 导电贴以及液晶显示模组
US11735529B2 (en) 2021-05-21 2023-08-22 International Business Machines Corporation Side pad anchored by next adjacent via
KR20230097817A (ko) * 2021-12-24 2023-07-03 삼성전기주식회사 인쇄회로기판, 캐리어 부착 인쇄회로기판 및 인쇄회로기판 패키지의 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2004006576A (ja) * 2002-04-12 2004-01-08 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2007013092A (ja) * 2005-05-31 2007-01-18 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US7129158B2 (en) * 2001-09-28 2006-10-31 Ibiden Co., Ltd. Printed wiring board and production method for printed wiring board
JP2003297973A (ja) 2002-03-28 2003-10-17 Hitachi Chem Co Ltd 半導体パッケージ用基板、その製造方法、半導体パッケージおよびその製造方法
JP2004319660A (ja) * 2003-04-15 2004-11-11 Toray Ind Inc 回路基板用部材および回路基板の製造方法
JP4547164B2 (ja) * 2004-02-27 2010-09-22 日本特殊陶業株式会社 配線基板の製造方法
JP5046481B2 (ja) * 2004-09-27 2012-10-10 日立電線株式会社 半導体装置及びその製造方法
JP2006186321A (ja) 2004-12-01 2006-07-13 Shinko Electric Ind Co Ltd 回路基板の製造方法及び電子部品実装構造体の製造方法
JP4538373B2 (ja) 2005-05-23 2010-09-08 日本特殊陶業株式会社 コアレス配線基板の製造方法、及びそのコアレス配線基板を有する電子装置の製造方法
EP1887845A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076578A (ja) * 2000-08-25 2002-03-15 Ibiden Co Ltd プリント配線板及びその製造方法
JP2004006576A (ja) * 2002-04-12 2004-01-08 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法
JP2007013092A (ja) * 2005-05-31 2007-01-18 Shinko Electric Ind Co Ltd 配線基板の製造方法および半導体装置の製造方法

Also Published As

Publication number Publication date
US20090095514A1 (en) 2009-04-16
JP2009105393A (ja) 2009-05-14
JP2012231167A (ja) 2012-11-22
KR101551898B1 (ko) 2015-09-09
JP2012209580A (ja) 2012-10-25
TW200919672A (en) 2009-05-01
US8502398B2 (en) 2013-08-06
JP5398217B2 (ja) 2014-01-29
US20120155048A1 (en) 2012-06-21
CN101404259A (zh) 2009-04-08
KR20150033625A (ko) 2015-04-01
US8779602B2 (en) 2014-07-15
KR20090035449A (ko) 2009-04-09
JP5456103B2 (ja) 2014-03-26

Similar Documents

Publication Publication Date Title
TWI447874B (zh) 佈線板，半導體裝置及其等製造方法
US9179552B2 (en) Wiring board
US20140097007A1 (en) Wiring substrate and method for producing the same
JP2008251702A (ja) 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP2011129903A (ja) プリント配線板及びプリント配線板の製造方法
JP2004335704A (ja) プリント配線基板の製造方法およびプリント配線基板
JP2000244127A (ja) 配線基板および配線基板の製造方法
WO2014083718A1 (ja) 配線基板
JP6790847B2 (ja) 配線基板、多層配線基板および配線基板の製造方法
TWI294760B (zh)
TW201215269A (en) Wiring substrate manufacturing method
JP4196606B2 (ja) 配線板の製造方法
JP2013122963A (ja) 配線基板
JP2004165238A (ja) プラスチックパッケージ及びその製造方法
JP3599957B2 (ja) 多層配線基板の製造方法
TWI411072B (zh) 晶片級封裝基板及其製法
JP2013122961A (ja) 配線基板、配線基板の製造方法
TW201419956A (zh) 配線基板
JP2010199530A (ja) 印刷回路基板及びその製造方法
JP6464774B2 (ja) 配線基板およびその製造方法
JP2002270715A (ja) 半導体装置の製造方法および半導体装置
JP5753521B2 (ja) 配線基板の製造方法
JP2001053189A (ja) 配線基板とその製造方法
JP2007035870A (ja) 半導体装置
JP2005093930A (ja) 多層基板とその製造方法