JP2004006576A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents

多層プリント配線板及び多層プリント配線板の製造方法 Download PDF

Info

Publication number
JP2004006576A
JP2004006576A JP2002230320A JP2002230320A JP2004006576A JP 2004006576 A JP2004006576 A JP 2004006576A JP 2002230320 A JP2002230320 A JP 2002230320A JP 2002230320 A JP2002230320 A JP 2002230320A JP 2004006576 A JP2004006576 A JP 2004006576A
Authority
JP
Japan
Prior art keywords
metal plate
printed wiring
wiring board
layer
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002230320A
Other languages
English (en)
Other versions
JP3888943B2 (ja
Inventor
Satoru Watanabe
渡辺 哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2002230320A priority Critical patent/JP3888943B2/ja
Publication of JP2004006576A publication Critical patent/JP2004006576A/ja
Application granted granted Critical
Publication of JP3888943B2 publication Critical patent/JP3888943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】電気接続性や接続信頼性を低下させることがなく高周波に用いることができる多層プリント配線板を提供する。
【解決手段】従来技術のコア基板に相当する金属板30に開口30Aを設け、基板の表層より下部に半田(従来技術の半田バンプ)36を設け、該半田36を介してICチップ90のバンプ92と電気接続することで、スルーホールを用いることなくICチップ90とドータボード94とを接続するため、配線が短縮され高周波性能を高めることができる。また、厚みがあり強度の高い金属板30を用いても、配線が長くならず、電気的接続性や接続信頼性を高めることができる。
【選択図】 図7

Description

【0001】
【発明の属する技術分野】
この発明は、層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板に関するものである。特に、金属層を設けていることにより、平坦性とICチップの放熱性を具備しているICチップなどの電子部品を載置するパッケージ基板に好適に用いえる多層プリント配線板に関するものである。
【0002】
【従来の技術】
信号の高周波化に伴って、プリント配線板の材料は、低誘電率、低誘電正接であることが求められるようになってきている。そのためプリント配線板の材料は、セラミックから樹脂へとその主流が移りつつある。係るパッケージ基板を構成する樹脂製の多層プリント配線板は、コア基板に配線層と層間樹脂絶縁層とを交互に積層することにより構成され、コア基板に形成されるスルーホールにより、上層側と下層側との接続を取る。コア基板は、1mm程度の厚みを有し、基材には、ガラスエポキシ樹脂等の心材を有する樹脂材料から成り立ち、層間樹脂絶縁層には、フォトもしくはバイアホールで形成されやすいように、心材が含浸されていなくて、かつ粗面形成するための粒子が含有されていて、数十μmの厚みに形成される。
【0003】
ICチップが更なる進化(高周波、高密度、低インダクタンス化などの要求)を遂げるに当たり、コア基板のスルーホール長(約1mm)を短くする要求がなされる。それによりICチップからの総配線長を短縮することができて、信号遅延や誤動作を起こさなくなる。その要求に従い、コア基板の厚みを1mm未満に薄くした。しかしながら、基板の反りを低減することが果たせなかった。つまり、プリント基板が熱履歴(硬化、乾燥、加熱などの工程に係わる熱を要する工程)や様々な浸漬工程(めっき、洗浄、レジストなどの基板を液に浸ける工程)を経ると、基板には応力(材料同士の熱膨張係数の差に起因するもの、硬化もしくは加熱時におこる硬化収縮に起因するもの)が加わってしまう。そのために厚みを薄くしたコア基板では、それらの応力を緩衝することができなくなってしまったために、反りが発生したものと考えられる。そのために、導体回路の断線や剥離を引き起こしたり、バイアホールでの接続性の低下をさせたり、ヒートサイクルなどの信頼性試験を行うと信頼性を低下させることとなる。この問題点に関しては、特開平10−190230号に更に詳細に記載されているので参照されたい。
【0004】
前述の2つの課題(コア基板を薄く、反りの低減)を果たすために、コア基板に、金属層を含んだものを用いることを検討した。その従来技術としては、特開昭61−189694号、特開昭63−312691号等がある。それによると、金属層を有するコア基板を貫通するスルーホールが形成されて、スルーホール内に表裏を貫通する導体層が施されて、電気的接続させているのである。それにより、コア基板の剛性が増すために、反りを低減することができるというものであった。
【0005】
【発明が解決しようとする課題】
しかしながら、半田バンプの平坦性に問題が生じた。そのため、半田バンプとICチップとの未接続が発生した。これにより、電気的な接続をされなかったり、接続されていたとしても、その接続信頼性がなかったりしてしまった。また、高周波ICチップを用いるとICチップに高温が発生してしまう。その温度があまりにも高くなると、ICチップと接続している半田バンプを溶融してしまったり、更にICの誤動作を招いてしまう。
【0006】
更に、ICチップが高周波領域、例えば、1GHz以上の高周波領域の高性能になると瞬間的電力使用量が増大する。そのため、ICチップの電源の供給が不足し、誤動作や信号遅延などを引き起こしていた。このため、高周波領域のICチップを実装して性能を発揮させることが困難であった。
【0007】
本願発明は、電気接続性や接続信頼性を低下させることがなく高周波に用いることができる多層プリント配線板を提供することを目的としている。
【0008】
【課題を解決するための手段】
上述した課題を解決するために、請求項1では、層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、半田バンプは、基板の表層よりも下部に位置した多層プリント配線板を技術的特徴とする。
【0009】
また、上述した課題を解決するために、請求項2では、層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、半田バンプは、基板の表層よりも下部に位置し、かつ、金属板であるコア基板上にビルドアップ層により、電気接続される多層プリント配線板を技術的特徴とする。
【0010】
上述した課題を解決するために、請求項3では、層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
前記半田バンプは、基板の表層よりも下部に位置し、かつ、コンデンサを内蔵する金属板であるコア基板上にビルドアップ層により、電気接続されることを技術的特徴とする。
【0011】
発明者がさらに鋭意研究した結果、次のようなことが分かった。半田バンプが形成された基板は、平坦な基板上にバンプが形成されている。そのために、基板自体の反りにより、半田バンプの平坦性が損なわれてしまう。平坦性が損なわれてしまうために、上記のような問題を引き起こすのである。
【0012】
それ故に、半田バンプの形成する位置を基板の表層よりも低い位置に形成することにより、その周りが、剛性を創出するので、形成されたバンプの平坦性を確保するのである。
【0013】
リフローなどの熱履歴に対しても、発生した基板の応力を回りに形成された基材により、緩衝することができる。また、基材の開口エリアがICチップの位置合わせのターゲットとしても用いることができる。熱膨張などにより位置ずれが生じないから正確に行うことができる。
【0014】
そのバンプから突出した基材は、樹脂であっても、金属、ガラス、セラミックであってもよい。金属であるならば、樹脂よりも、薄くしたとしても剛性があり、場合によっては、放熱板として用いることもできるのである。そのために、従来のスルーホールの形成されたコア基板を用いることなく、基板自体の剛性を確保することができるので、基板厚みを薄くし、配線長も短くすることができる。また、コアとなる基材には、スルーホールが形成されておらず、ICチップ〜外部端子(PGA/BGA)との距離を短くすることができ、その間のループインダクタンスを低減することができる。
【0015】
金属板には、ICチップ形成領域である開口が設けられていることが望ましい。その領域であれば、それ以外の金属板が補強層としてに役目を果たすし、場合によっては、放熱板の役目も果たす。
【0016】
前記ICチップに接触する金属からなるヒートシンクが載置されていることが望ましい。該ヒートシンクは、金属板が兼ねてもよい。
【0017】
金属板は、2層以上の金属層で形成されていることが望ましい。
コアとなる金属層上に、1層もしくは2層以上の金属膜を形成することが望ましい。金属膜としては無電解めっき、電解めっき、蒸着、スパッタなどの金属で形成される。また、形成される金属としては、銅が望ましい。それにより、開口した金属板の強度が増すからである。その金属膜の厚みは、5〜500μmの間で形成させることが望ましい。5μm未満では、コアとなる金属層の強度が増さないからであり、500μmを越えると、その効果には変わらなくなる。
【0018】
金属板の面積は、プリント配線板の面積の1/4以上であることが望ましい。1/4未満では、基材である金属板自体の剛性を保つことが難しくなり、反りを発生してしまい、半田バンプの平坦性を保つことができないので、ICチップとの接続なでの電気的接続性に問題が生じてしまう。また、放熱効果も小さくなる。5/6を越えると、IC開口領域が狭くなりすぎるので、実装することが困難になう。剛性、放熱性の点からも向上することがないので、この大きさが臨界点であると考えられる。望ましいのは1/4〜5/6であり、より望ましいのは1/4〜3/4である。
【0019】
更に、金属板に誘電体層を内蔵させ、該誘電体層から成るコンデンサをICチップの電源として用いることで、ICチップの近傍から電力の供給ができ、供給電圧を安定させることで、ICチップの高周波数性能を高めることができる。また、該コンデンサをICチップのアースとして用いることで、信号のノイズ除去を行え、ICチップの高周波性能を改善することが可能となる。
【0020】
金蔵板に誘電体層を内蔵させる構成として、2枚の金属板を絶縁層を介在させて張り合わせ、金属板を対向電極として、絶縁層を誘電体層として用いることが好適である。金属板に介在する絶縁層(誘電体層)として、酸化チタンバリウム等の無機高誘電率材料を用いることでコンデンサの容量を増大させることができる。
【0021】
このためにループインダクタンスを小さくすることができ、高周波領域のICチップを実装して性能を発揮させることが可能になる。つまり、電気的な不具合である信号遅延などを発生しなくなる。
【0022】
該プリント配線板は、コアとなる基材であるICチップのための開口する領域を有する金属板に、片面ビルドアップ層が形成されたものである。層間絶縁層は、レーザもしくフォトによりバイアホールを形成するため、ガラスエポキシなどの芯材を有しない樹脂を用いることが望ましい。
【0023】
本発明の電解めっき液は、導体回路が設けられた基板上に、樹脂絶縁層と導体回路とが順次積層された多層プリント配線板の製造に用いる電解めっき液であって、50〜300g/lの硫酸銅、30〜200g/lの硫酸、25〜90mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜1000mg/lの添加剤を含有する。
【0024】
また、上記レベリング剤として、ポリエチレン、その誘導体、ゼラチンおよびその誘導体からなる群より選択される少なくとも1種を用いることが望ましく、上記光沢剤として、酸化物硫黄、その関連化合物、硫化水素、その関連化合物およびその他の硫黄化合物からなる群から選択される少なくとも1種を用いることが望ましい。
【0025】
上記電解めっき液において、硫酸銅の濃度が50g/l未満では、フィルドビアが形成できず、300g/lを超えると、めっき膜厚のバラツキが大きくなる。
【0026】
また、硫酸の濃度が30g/l未満では、液抵抗が大きくなるため、めっき析出がされにくくなり、200g/lを超えると、硫酸銅が結晶になりやすい。
また、塩素イオンの濃度が25mg/l未満では、めっき膜の光沢が低下し、90mg/lを超えるとアノードが溶解しにくくなる。
【0027】
このような組成の電解めっき液を用いることにより、バイアホールの開口径、樹脂絶縁層の材質や厚さ、樹脂絶縁層の粗化面の有無等に関係なく、フィルドビアを形成することができる。
また、多層プリント配線板を製造する際に、上記電解めっき液を用いると、該電解めっき液が銅イオンを高濃度で含有していることから、バイアホール用開口部に銅イオンを充分に供給し、バイアホール用開口部をめっき速度40〜100μm/時間でめっきすることができ、電解めっき工程の高速化を図ることもできる。
【0028】
また、上記電解めっき液は、硫酸を高濃度で含有しているため、めっき時の液抵抗を下げることができる。そのため、電流密度が高くなり、バイアホール用開口部でのめっき膜の成育も妨げられず、フィルドビア構造の形成に適している。上記電解めっき液の望ましい組成は、100〜250g/lの硫酸銅、50〜150g/lの硫酸、30〜70mg/lの塩素イオン、および、少なくともレベリング剤と光沢剤とからなる1〜600mg/lの添加剤を含有する組成である。
【0029】
上記添加剤は、少なくともレベリング剤と光沢剤とからなるものであればよく、その他の成分を含有していてもよい。
上記レベリング剤としては、例えば、ポリエチレン、その誘導体、ゼラチンおよびその誘導体からなる群から選択される少なくとも1種を用いることが望ましい。
【0030】
上記ポリエチレン誘導体としては特に限定されず、例えば、ポリエチレンイソフタレート、ポリエチレンイミン、ポリエチレンオキシド、ポリエチレングリコール、ポリエチレングリコールエステル、ポリエチレングリコールエーテル、ポリエチレンスルフィド、ポリエーテル等を挙げることができる。
これらのなかでは、ポリエチレングリコールまたはゼラチンを用いることが望ましい。汎用性が高く、樹脂絶縁層や金属膜への損傷がないからである。
【0031】
また、上記光沢剤としては、例えば、酸化物硫黄、その関連化合物、硫化水素、その関連化合物およびその他の硫黄化合物からなる群から選択される少なくとも1種を用いることが望ましい。
【0032】
上記酸化物硫黄およびその関連化合物としては特に限定されず、例えば、スルホン酸系化合物、スルホン系化合物、亜硫酸系化合物およびその他の酸化物硫黄化合物等が挙げられる。
【0033】
上記スルホン酸系化合物としては特に限定されず、例えば、スルホ安息香酸、スルホ安息香酸塩、スルホアントラキノン、スルホメタン、スルホエタン、スルホカルバミド、スルホ琥珀酸、スルホ琥珀酸エステル、スルホ酢酸、スルホサリチル酸、スルホシアヌル酸、スルホシアン、スルホシアン酸エステル、スルホニン、スルホビン酸、スルホフタル酸、スルホン酸アミド、スルホン酸イミド等、および、スルホカルボアニリド等のスルホカルボニル系化合物等を挙げることができる。
【0034】
上記スルホン系化合物としては特に限定されず、例えば、スルホナール、スルホニルジ酢酸、スルホニルジフェニルメタン、スルホキシル酸、スルホキシル酸塩、スルホンアミド、スルホンイミド等、および、スルホニルクロリド系化合物等を挙げることができる。
【0035】
上記亜硫酸系化合物としては特に限定されず、例えば、亜硫酸、亜硫酸アンモニウム、亜硫酸カリウム、亜硫酸ジエチル、亜硫酸ジメチル、亜硫酸水素ナトリウムおよび亜硫酸エステル化合物等を挙げることができる。
上記その他の酸化物硫黄化合物としては特に限定されず、例えば、スルホキシド等を挙げることができる。
【0036】
上記硫化水素、その関連化合物としては特に限定されず、例えば、スルホニウム化合物、および、スルホニウム塩等を挙げることができる。
上記その他の硫黄化合物としては特に限定されず、例えば、ビスジスルフィド等を挙げることができる。
【0037】
本発明の電解めっき液は、さらに、上記光沢剤を含有することにより、多層プリント配線板を製造する際にバイアホール用開口部を金属で完全に充填することができ、上記レベリング剤を含有することにより、同一層におけるバイアホールの上面と導体回路の上面とを略同一平面に形成することができる。
【0038】
これは、上記光沢剤がバイアホール用開口部の低電流部分を活性化することにより、バイアホール用開口部へのめっき析出を加速させ、上記レベリング剤が導体回路表面に吸着することにより、導体回路表面でのめっきの析出を抑制するからである。
【0039】
上記レベリング剤の配合量は、1〜1000mg/lが望ましく、上記光沢剤の配合量は、0.1〜100mg/lが望ましい。また、両者の配合比率は、2:1〜10:1が望ましい。
【0040】
上記レベリング剤の配合量が少なすぎると、導体回路表面へのレベリング剤の吸着量が少なく、導体回路へのめっき析出が速くなる。一方、レベリング剤の配合量が多すぎると、バイアホール用開口部底部へのレベリング剤の吸着量が多く、バイアホール用開口部へのめっき析出が遅くなる。
【0041】
また、上記光沢剤の配合量が少なすぎると、バイアホール用開口部の底部の活性化ができなくなり、めっきによりバイアホール用開口部を金属で完全に充填することができない。一方、多すぎると、導体回路部分のめっきの析出が速くなり、導体回路上面とバイアホール上面に段差が生じてしまう。
【0042】
このような構成の電解めっき液を用いる電解めっき法としては特に限定されず、以下に示す電解めっき法等を用いることができる。
即ち、一般的な電解めっき法である直流電解めっき法(DCめっき法)や、カソード電流の供給および中断を交互に繰り返すことにより、電流を矩形波のパルス電流に制御する方法(PCめっき法)、カソード電流の供給とアノード電流の供給とを交互に反転させて繰り返すことにより、周期的逆転波を用いて電流を制御するパルス−リバース電気めっき法(PRめっき法)、カソード電流として高密度電流パルスと低密度電流パルスとを交互に印加する方法等を用いることができる。
【0043】
これらのなかでは、多層プリント配線板を製造する際に、フィルドビアを形成するのに適しており、また、高価な電源装置や制御装置を必要としない点から直流電解めっき法が望ましい。
【0044】
本発明では、層間樹脂絶縁層には熱硬化型樹脂シートを用いて形成することが好適である。熱硬化型樹脂シートには、難溶性樹脂、可溶性粒子、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【0045】
本発明の製造方法において使用する熱硬化型樹脂シートは、酸または酸化剤に可溶性の粒子(以下、可溶性粒子という)が酸または酸化剤に難溶性の樹脂(以下、難溶性樹脂という)中に分散したものである。
【0046】
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【0047】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒子)、酸または酸化剤に可溶性の無機粒子(以下、可溶性無機粒子)、酸または酸化剤に可溶性の金属粒子(以下、可溶性金属粒子)等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、2種以上併用してもよい。
【0048】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
上記可溶性粒子の平均粒径としては、0.1〜10μmが望ましい。この粒径の範囲であれば、2種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が0.1〜0.5μmの可溶性粒子と平均粒径が1〜3μmの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【0049】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、2種以上の樹脂の混合物からなるものであってもよい。
【0050】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、(メタ)アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した(メタ)アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。
【0051】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【0052】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、2種以上併用してもよい。
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【0053】
上記可溶性粒子を、2種以上混合して用いる場合、混合する2種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる層間樹脂絶縁層にクラックが発生せず、層間樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【0054】
上記難溶性樹脂としては、層間樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、層間樹脂絶縁層に露光、現像処理を用いてビア用開口を形成することできる。
【0055】
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【0056】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、2種以上を併用してもよい。
【0057】
さらには、1分子中に、2個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【0058】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールF型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、2種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【0059】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにビアやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、層間樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【0060】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、3〜40重量%が望ましい。可溶性粒子の配合量が3重量%未満では、所望の凹凸を有する粗化面を形成することができない場合があり、40重量%を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる層間樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【0061】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
【0062】
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【0063】
上記硬化剤の含有量は、樹脂フィルムに対して0.05〜10重量%であることが望ましい。0.05重量%未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、10重量%を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【0064】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りプリント配線板の性能を向上させることができる。
【0065】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、2種類以上併用してもよい。
【0066】
【発明の実施の形態】
[第1実施例]
先ず、図6及び図7を参照して第1実施例に係る多層プリント配線板の構成を説明する。図6は、多層プリント配線板の断面図であり、図7は、図6に示す多層プリント配線板をドータボードへ取り付けた状態を示す断面図である。
図6に示すように多層プリント配線板10は、開口30Aの穿設された金属板30の上に、層間樹脂絶縁層34、50、150を積層してなる。層間樹脂絶縁層34の開口34aには半田36が充填され、層間樹脂絶縁層50には、導体回路58及びバイアホール60が設けられ、層間樹脂絶縁層150には、導体回路158及びバイアホール160が設けられている。層間樹脂絶縁層150の表面にはソルダーレジスト層70が配設され、ソルダーレジスト層70の開口70aに半田バンプ76が設けられている。
【0067】
金属板30の開口30A内には、ICチップ90が配置されている。ICチップ90のバンプ92は、層間樹脂絶縁層34の半田36と接続されている。また、ICチップ90と接触するように、ヒートシンクとなる金属板98が配置され、周りの金属板30とも接触させることにより、ICチップ90にて発生した熱を効率的に発散させる。
【0068】
図7に示すように、多層プリント配線板10は、半田バンプ76を介して、ドータボード94のバンプ96と接続される。
【0069】
既存のビルドアップ式の多層プリント配線板では、1mm厚のコア基板に数十μmの厚さに層間樹脂絶縁層を積層していた。即ち、1mmの厚さのコア基板に設けたスルーホールを介して信号を送るため、配線が長くなり、信号遅延や誤動作の原因になっていた。これに対して、第1実施例の多層プリント配線板では、図7に示すように従来技術のコア基板に相当する金属板30に開口30Aを設け、基板の表層より下部に半田(従来技術の半田バンプ)36を設け、該半田36を介してICチップ90のバンプ92と電気接続することで、スルーホールを用いることなくICチップ90とドータボード94とを接続するため、配線が短縮され高周波性能を高めることができる。また、厚みがあり強度の高い金属板30を用いても、配線が長くならず、電気的接続性や接続信頼性を高めることができる。
【0070】
引き続き、図6を参照して上述した第1実施例に係る多層プリント配線板の製造工程について図1〜図5を参照して説明する。
(1)板取
本願実施するために厚さ0.5〜0.6mmの金属板30を用意する(図1(A))。この金属板30には、銅、ニッケル、アルミ、チタン、亜鉛等が含まれたものを用いるのがよい。その具体例としては、42アロイ、コバール、青銅金属等がある。なお、金属板30は単層であっても、複数層の金属の積層であってもよく、例えば、金属板の中心となる部分にはニッケルを主とした金属箔、その表層には、銅を主とした金属箔を貼り付けた3層構造の金属層をからなるものでもよく。その厚みの組み合わせを特に制限されない。その中でも望ましいのは、銅を用いることであり、形成される導体回路も銅を主とする金属であり、電気特性において問題が起き難いのと穴明けをしやすいからでからである。金属層は2層以上の構造でもよい。外層に銅箔、内層にアルミ箔との積層した金属層からなる金属板でもよいし、金属層に後からメッキを施すなどして多層化した金属板としてもよい。
【0071】
また、予め導体パターン32を形成しておいてもよい(図1(B))。片面もしくは両面にエッチングを経て導体パターンやアライメントマークなどを形成してもよい。
【0072】
(2)金属板の表面処理
前記金属板30に表面処理を行う。表面処理としては、粗化面を形成させて、樹脂層との密着性を確保させる。その粗度としては、平均粗度で0.1〜5μmの範囲であることが望ましい。その粗化面は、酸化−還元処理、黒化処理、無電解めっき膜、エッチングにより形成させることができる。場合によっては、研磨紙を用いるなどの機械研磨、アルカリ、酸などの薬品に浸漬する化学処理などを経てもよい。
【0073】
その一例として、金属板を水洗いし、乾燥させる。その後、酸化浴(黒化浴)として、NaOH(20g/l),NaClO  (50g/l),NaPO(15g/l)、還元浴として、NaOH(2.7g/l),NaBH  (1.0g/l)を用いた酸化−還元処理により、金属板30の表面に粗化層を設ける。
【0074】
(3)絶縁層の形成
金属板の片面に樹脂層を形成させる。樹脂層としては、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂の一部が感光性を有する感光性樹脂、紫外硬化性樹脂、およびそれらの樹脂の樹脂複合体(例、熱硬化性樹脂と熱可塑性樹脂の複合体、光感光性樹脂と熱可塑性樹脂の複合体など)を塗布、フィルム上にしたものの貼り付けにより形成することができる。
金属板の片面に熱硬化性樹脂からなる樹脂層を貼り付けて、該樹脂層を硬化させ、金属基板と樹脂層とからなる積層基板を形成する。
【0075】
上記工程を終えた基板30の片面に、厚さ50μmの可溶性フィラーを含む熱硬化型樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cmで真空圧着ラミネートし、層間樹脂絶縁層34を設ける(図1(C))。層間樹脂絶縁層34としては、熱硬化性樹脂、熱可塑性樹脂からなる樹脂あるいは、それらに感光性を有する基を置換した樹脂でもよい。具体例として、エポキシ樹脂、ポリフェノール樹脂、ポリイミド樹脂等のプリント配線板に使用されている樹脂がある。また、高周波領域において低誘電率である樹脂を用いてもよい。樹脂の真空圧着時の真空度は、10mmHgである。なお、ここでは樹脂フィルムを貼り付けて層間絶縁層を形成したが、印刷機を用いて、樹脂を塗布することにより層間絶縁層を形成してもよい。
【0076】
(4)バイアホール形成
次に、層間樹脂絶縁層34にバイアホールとなる開口34aを形成する(図1(D))。バイアホールは、金属板30との電気的な接続を得るために形成する。その形成には、レーザ、ドリルによって形成することができる。バイアホール径としては、25〜150μmの間で形成される。
【0077】
レーザとしては、炭酸レーザ、エキシマレーザ、YAGレーザ、UVレーザを用いることにより行う。ここでは、炭酸(CO)ガスレーザにて、ビーム径5mm、パルス幅15μ秒、マスクの穴径0.8mm、1ショットの条件で層間樹脂絶縁層34に直径75μmのバイアホール用開口34aを設ける。
【0078】
(5)粗化層形成
次に、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層34の粗化面を設ける。該粗化面は、0.1〜5μmの範囲で形成されることがよい。その一例として、過マンガン酸ナトリウム溶液50g/l、温度60℃中に5〜25分間浸漬させることによって、2〜3μmの粗化面を設ける。上記以外には、層間樹脂絶縁層34にプラズマ処理を行い、層間樹脂絶縁層34の表層を粗化し、粗化面を形成する。この際には、不活性ガスとしてアルゴンガスを使用し、電力200W、ガス圧0.6Pa、温度70℃の条件で(プラズマ装置日本真空技術株式会社製 SV−4540)、2分間プラズマ処理を実施してもよい。
【0079】
(6)半田形成もしくは半田メッキによるバイアホール充填
バイアホール用開口34a内に半田36を充填する(図2(A))。充填方法としては、半田メッキ、ペーストの印刷などによって行う。半田としては、Sn/Pb、Sn/Ag、Sn/Ag/Cuなどがあり、In,Sbなどが含有してもよい。
【0080】
メッキであれば、電解半田メッキ、無電解半田メッキで行うことができる。その中でも電解半田メッキで行うことが望ましい。本願で用いられている金属板30を電気リードとして用いることができ、ビア内に充填された半田膜が形成されないからである。半田以外にもスズ、金、銀の貴金属などを形成することができる。望ましいのは、金属層よりも融点が低く、ICと接続することができる金属であれば用いることができる。
【0081】
半田メッキの一例として
すず         15g/L
鉛          10g/L
ホウフッ化水素酸  400g/L
ホウ酸        15g/L
酸化防止剤       5mg/L
添加剤(ペプトン) 100mg/L
電流密度 2A 液温度 24℃
【0082】
(7)中層の層間樹脂絶縁層の形成
上記工程を終えた基板30の片面に、上記(3)で用いた厚さ50μmの可溶性フィラーを含む熱硬化型樹脂シートを温度50〜150℃まで昇温しながら圧力5kg/cmで真空圧着ラミネートし、層間樹脂絶縁層50を設ける(図2(B))。
【0083】
次に、層間樹脂絶縁層50にバイアホールとなる開口50aを形成する(図2(C))。その形成には、レーザ、ドリルによって形成することができる。バイアホール径としては、25〜150μmの間で形成される。レーザとしては、炭酸レーザ、エキシマレーザ、YAGレーザ、UVレーザを用いることにより行う。
その後、クロム酸、過マンガン酸塩などの酸化剤等に浸漬させることによって、層間樹脂絶縁層50の粗化面を設ける。
【0084】
(8)金属膜の形成
層間樹脂絶縁層50、バイアホール用開口50aの全面に無電解めっき膜より全面に金属層52を形成する(図2(D))。形成する金属としてはCu、Ni、P、Co、W等がよい。めっき以外には、無電解めっき、置換めっき、電解めっきなどを行わないで、スパッタリングや蒸着膜を形成させてもよい。あるいは、これらの複合体でもよい。
【0085】
めっきの一例を説明する。基板をコンディショニングし、アルカリ触媒液中で触媒付与を5分間行う。基板を活性化処理し、ロッシェル塩タイプの化学銅めっき浴で厚さ0.5μmの無電解めっき膜を付ける。
化学銅メッキのメッキ条件:
CuSO4 ・5HO    10g/l
HCHO        8g/l
NaOH         5g/l
ロッシェル塩       45g/l
添加剤          30ml/l
温度            30℃
メッキ時間         18分
【0086】
めっき以外の方法として、スパッタリングによって金属を形成してもよい。
層間樹脂絶縁層の表層および内層スルーホール用貫通孔にスパッタリングでCu(又はNi、P、Pd、Co、W)の合金をターゲットした金属層52を形成する。形成条件として、気圧0.6Pa、温度80℃、電力200W、時間5分(プラズマ装置日本真空技術株式会社製 SV−4540)で実施する。これにより、層間樹脂絶縁層の表層とスルーホール用貫通孔に合金層を形成させることができる。このときの金属層の厚みは、0.2μmである。金属層の厚みとしては、0.1〜2μmがよい。
【0087】
(9)レジスト形成
金属膜52上に、厚さ30μmの感光性フィルム(ドライフィルム)を貼り付けて、マスクを載置して、100 mJ/cm2 で露光、0.8%炭酸ナトリウムで現像処理し、厚さ25μmのめっきレジスト54を設ける(図3(A))。
【0088】
(10)パターンめっき形成
次に、無電解めっき膜52上のめっきレジストの非形成部に下記条件で電解めっきを施し、電解めっき膜56を形成する(図3(B))。電解めっき膜の厚みとしては、5〜20μmがよい。
【0089】
〔電解めっき水溶液〕
硫酸           2.24 mol/l
硫酸銅          0.26 mol/l
添加剤          19.5 ml/l
〔電解めっき条件〕
電流密度           1 A/dm
時間            65 分
温度          22±2 ℃
【0090】
(11)パターン形成
次いで、50℃、40g/lのNaOH水溶液中でめっきレジスト54を剥離除去する。その後、硫酸―過酸化水素水溶液を用い、エッチングにより、めっきレジスト下の金属層(無電解めっき膜)52を除去して、層間樹脂絶縁層50上に導体回路58及びバイアホール60を形成する(図3(C))。その後、導体回路58の表面に粗化処理を施す。
【0091】
(12)最外層の層間樹脂絶縁層の形成
上述した(7)〜(11)工程を繰り返し、上層の層間樹脂絶縁層150、導体回路158及びバイアホール160を形成する(図3(D))。
【0092】
(13)ソルダーレジスト層の形成
表層に、導体回路158を保護するためにソルダーレジスト層70を形成する(図4(A))。ソルダーレジストを構成する樹脂としては、エポキシ樹脂ベース、フェノール樹脂ベース、ポリイミドベースのものが用いることができる。それ以外でも市販されているものであれば使用することができる。
【0093】
DMDGに溶解させた60重量%のクレゾールノボラック型エポキシ樹脂(日本化薬製)のエポキシ基50%をアクリル化した感光性付与のオリゴマー(分子量4000)を 46.67g、メチルエチルケトンに溶解させた80重量%のビスフェノールA型エポキシ樹脂(油化シェル製、エピコート1001)15.0g、イミダゾール硬化剤(四国化成製、商品名:2E4MZ−CN)16g、感光性モノマーである多価アクリルモノマー(日本化薬製、R604)3g、同じく多価アクリルモノマー(共栄社化学製、DPE6A) 1.5g、に分散系消泡剤(サンノプコ社製、S−65)0.71gを混合し、さらにこの混合物に対して光開始剤としてのベンゾフェノン(関東化学製)を2g、光増感剤としてのミヒラーケトン(関東化学製)を 0.2g加えて、粘度を25℃で 2.0Pa・sに調整したソルダーレジスト組成物を得る。
【0094】
なお、粘度測定は、B型粘度計(東京計器、 DVL−B型)で 60rpmの場合はローターNo.4、6rpmの場合はローターNo.3による。前述で得られた基板の片面に、上記ソルダーレジスト組成物を20μmの厚さで塗布する。次いで、70℃で20分間、70℃で30分間の乾燥処理を行った。また、フィルムを貼り付けてもよい。
【0095】
(14)エッチングによる開口部を形成
金属板30の裏面にエッチングレジスト71を形成して、金属板30の開口部を形成する位置に開口71aを設ける(図4(B))。開口71aを形成した部分に、エッチング液によりハードエッチングをして、半田36が露出するまで金属板30を除去し、開口30Aを穿設した後、エッチングレジストを除去する(図4(C))。
【0096】
(15)SRの開口形成
金属層の開口を設けた後、円パターン(マスクパターン)が描画された厚さ5mmのフォトマスクフィルムを密着させて載置し、1000mJ/cm2 の紫外線で露光し、DMTG現像処理する。そしてさらに、80℃で1時間、 100℃で1時間、 120℃で1時間、 150℃で3時間の条件で加熱処理し、半田パッド部分(バイアホールとそのランド部分を含む)に開口部70aを有するソルダーレジスト層70(厚み20μm)を形成する(図5(A))。外部端子接続のためBGA/PGAを配設させる半田パッドは開口径300〜650μmで開口させるのがよい。
【0097】
(16)Ni/Auめっき形成
その後、塩化ニッケル2.3×10−1mol/l、次亜リン酸ナトリウム2.8×10−1mol/l、クエン酸ナトリウム1.6×10−1mol/l、からなるpH=4.5の無電解ニッケルめっき液に、20分間浸漬して、開口部70aに厚さ5μmのニッケルめっき層72を形成する。その後、表層には、シアン化金カリウム7.6×10−3mol/l、塩化アンモニウム1.9×10−1mol/l、クエン酸ナトリウム1.2×10−1mol/l、次亜リン酸ナトリウム1.7×10−1mol/lからなる無電解金めっき液に80℃の条件で7.5分間浸漬して、ニッケルめっき層72上に厚さ0.03μmの金めっき層74を形成する(図5(B))。
【0098】
(17)接続端子形成
ソルダーレジスト層70の開口部70aに外部基板への接続端子を形成する。該接続端子としては、PGA、BGA、半田バンプ等を用いることができる。その一例として、開口部70aに半田ペーストを充填し、その後、ソルダーレジスト層70の開口部70aに充填された半田を 200℃でリフローすることにより、半田バンプ76を形成する(図5(C))。
【0099】
(18)ICチップ実装バンプ形成
基板の金属板30の開口部分30AにICチップ90をフリップチップ実装をする。事前に露出した半田部分36であるパッドと対応するように載置させ、リフローを行い、ICチップ90を搭載する。必要に応じて、アンダーフィルを充填する(図6)。
また、ICチップと接触するように、ヒートシンクとなるべく金属板98を配置して、周りの金属板30とも接触させることにより、ICチップで発生した熱を発散させる。
【0100】
(19)ドータボードへの取り付け
このICチップ90を搭載したパッケージ基板10の半田バンプ76を、ドータボード94側のパッド96に対応するように載置してリフローを行い、ドータボード94へ取り付ける(図7)。これにより、半田バンプが配設されたパッケージ基板を得ることができる。ここでは、ドータボードとの接続側にも半田バンプを配設したが、この代わりにBGAを配設することも可能である。
【0101】
[第1実施例の改変例]
図8は、第1実施例の改変例に係る多層プリント配線板10を示している。図6を参照して上述した第1実施例に係る多層プリント配線板では、ドータボード(外部基板)への接続のために半田バンプが設けられたが、第1実施例の改変例の多層プリント配線板10では、導電性接続ピン99が取り付けられている。
【0102】
[第2実施例]
図9及び図10を参照して第2実施例に係る多層プリント配線板の構成を説明する。図9は、多層プリント配線板の断面図であり、図10は、図9に示す多層プリント配線板をドータボードへ取り付けた状態を示す断面図である。図6、図7を参照して上述した第1実施例では、コア基板として金属板30を用いた。これに対して、第2実施例では、図9に示すようにコア基板を構成する金属板を積層した金属積層板20を用い、該金属積層板20を構成する金属板14と金属板18との間に、誘電体層16を介在させることで、コンデンサを構成させている。
【0103】
多層プリント配線板110は、開口20Aの穿設された金属積層板20の上に、層間樹脂絶縁層34、50、150を積層してなる。層間樹脂絶縁層34の開口34aには半田36が充填され、層間樹脂絶縁層50には、導体回路58及びバイアホール60が設けられ、層間樹脂絶縁層150には、導体回路158及びバイアホール160が設けられている。層間樹脂絶縁層150の表面にはソルダーレジスト層70が配設され、ソルダーレジスト層70の開口70aに半田バンプ76が設けられている。
【0104】
金属積層板20の開口20A内には、ICチップ90が配置されている。ICチップ90のバンプ92は、層間樹脂絶縁層34の半田36と接続されている。また、ICチップ90と接触するように、ヒートシンクとなる金属板98が配置され、周りの金属積層板20とも接触させることにより、ICチップ90にて発生した熱を効率的に発散させる。
【0105】
金属積層板20は、樹脂絶縁層12と、金属板(第1電極)14と、誘電体層16、金属板18とを積層して成る。金属板(第1電極)14は、樹脂絶縁層12を挿通するバイアホール33を介して、層間樹脂絶縁層34の半田36へ接続されている。他方、金属板(第2電極)18は、金属板14を挿通するスルーホール22を介して層間樹脂絶縁層34の半田36へ接続されている。スルーホール22は、金属板(第1電極)14に形成された通孔14Aの内周側に充填された樹脂材24の内側にめっきを充填することで形成されている。
【0106】
図7に示すように、多層プリント配線板110は、半田バンプ76を介して、ドータボード94のバンプ96と接続される。
【0107】
既存のビルドアップ式の多層プリント配線板では、1mm厚のコア基板に数十μmの厚さに層間樹脂絶縁層を積層していた。即ち、1mmの厚さのコア基板に設けたスルーホールを介して信号を送るため、配線が長くなり、信号遅延や誤動作の原因になっていた。これに対して、第2実施例の多層プリント配線板では、図9に示すように従来技術のコア基板に相当する金属積層板20に開口20Aを設け、基板の表層より下部に半田(従来技術の半田バンプ)36を設け、該半田36を介してICチップ90のバンプ92と電気接続することで、スルーホールを用いることなくICチップ90とドータボード94とを接続するため、配線が短縮され高周波性能を高めることができる。また、厚みがあり強度の高い金属積層板20を用いても、配線が長くならず、電気的接続性や接続信頼性を高めることができる。
【0108】
また、金属積層板20に誘電体層を内蔵させ、該誘電体層から成るコンデンサをICチップの電源として用いることで、ICチップ90の近傍から電力の供給ができ、供給電圧を安定させることで、ICチップ90の高周波数性能を高めることができる。また、該コンデンサをICチップ90のアースとして用いることで、信号のノイズ除去を行え、ICチップの高周波性能を改善することが可能となる。
【0109】
引き続き、図9を参照して上述した第2実施例に係る多層プリント配線板の製造工程について図12〜図14を参照して説明する。
(1)板取
本願実施するために厚さ0.2〜0.3mmの金属板(第1電極)14を用意する(図12(A))。この金属板14には、銅、ニッケル、アルミ、チタン、亜鉛等が含まれたものを用いるのがよい。その具体例としては、42アロイ、コバール、青銅金属等がある。なお、金属板14は単層であっても、複数層の金属の積層であってもよく、例えば、金属板の中心となる部分にはニッケルを主とした金属箔、その表層には、銅を主とした金属箔を貼り付けた3層構造の金属層をからなるものでもよく。その厚みの組み合わせを特に制限されない。その中でも望ましいのは、銅を用いることであり、形成される導体回路も銅を主とする金属であり、電気特性において問題が起き難いのと穴明けをしやすいからでからである。金属層は2層以上の構造でもよい。外層に銅箔、内層にアルミ箔との積層した金属層からなる金属板でもよいし、金属層に後からメッキを施すなどして多層化した金属板としてもよい。
【0110】
金属板(第1電極)14にスルーホールと挿通するための貫通孔14Aをドリル、又は、レーザで穿設する(図12(B))。
【0111】
金属板(第1電極)14の貫通孔14A内に樹脂材24を充填する(図12(C))。樹脂材24としては、層間樹脂絶縁層50と同じ組成の樹脂を用いることができる。
【0112】
金属板(第1電極)14に、当該金属板(第1電極)14と同じ構成の金属板(第2電極)18を、誘電体層16を介在させて積層する(図12(D))。誘電体層16の中央には、図9を参照して上述した開口20Aに対応する形状の開口16Aが形成されている。この誘電体層16には、酸化チタンバリウム等の無機高誘電率材料を含有させることが好適である。
【0113】
積層した金属板(第1電極)14と金属板(第2電極)18との上に、樹脂絶縁層12を被覆する(図13(A))。この樹脂絶縁層12としては、層間樹脂絶縁層50と同じ組成の樹脂を用いることができる。
【0114】
レーザにより、貫通孔14内の樹脂材24に金属板(第2電極)18へ至る開口26Aを穿設し、同様に、樹脂絶縁層12の所定位置に金属板(第1電極)14へ至る開口26Bを穿設する(図13(B))。
【0115】
めっきレジストを形成し、金属板(第1電極)14及び金属板(第2電極)18を介して電流を流すことで、銅めっきにより開口26Aに金属板(第2電極)18へ至るスルーホール22を形成し、同様に、開口26Bに金属板(第1電極)14へ至るバイアホール33を形成する。
【0116】
以降の層間樹脂絶縁層及び導体回路形成の工程は、図1(C)〜図4(A)を参照して上述した第1実施例の製造方法と同様であるため、説明を省略し、金属積層板20への開口20Aの形成について、図14を参照して説明する。
【0117】
(14)エッチングによる開口部を形成
金属積層板20の裏面にエッチングレジスト71を形成して、金属積層板20の開口部を形成する位置に開口71aを設ける(図14(A))。
【0118】
開口71aを形成した部分に、エッチング液によりハードエッチングをして、半田36が露出するまで金属積層板20の金属板(第1電極)14及び金属板(第2電極)18を除去し、開口20Aを穿設する(図14(B))。
【0119】
引き続き、開口20A内の樹脂絶縁層12を薬液で除去した後、エッチングレジスト71を除去する(図14(C))。以降の工程は、図4(C)〜図6を参照して上述した第1実施例と同様であるため、説明を省略する。
【0120】
[第2実施例の改変例]
図14は、第2実施例の改変例に係る多層プリント配線板110を示している。図9を参照して上述した第2実施例に係る多層プリント配線板では、ドータボード(外部基板)への接続のために半田バンプが設けられたが、第2実施例の改変例の多層プリント配線板110では、導電性接続ピン99が取り付けられている。
【0121】
なお、図を参照して上述した第2実施例では、金属積層板20に1つのコンデンサを設ける構成を示したが、金属積層板20を更にもう一枚以上積層することで、2以上のコンデンサを設けることも可能である。
【0122】
比較例として、第1実施例(実施例1)の代わりに、コアとなる樹脂基板に厚さ0.8mmでスルーホールを形成したものを用いて多層プリント配線板を得た。
【0123】
第1実施例(実施例1)において、金属板の面積をプリント配線板の面積に対して1/6、1/4、1/2、3/4、5/6、9/10のそれぞれの大きさに作成したものを、それぞれ実施例1−1、1−2、1−3、1−4、1−5、1−6とした。
【0124】
第2実施例(実施例2)において、金属板の面積をプリント配線板の面積に対して1/6、1/4、1/2、3/4、5/6、9/10のそれぞれの大きさに作成したものを、それぞれ実施例2−1、2−2、2−3、2−4、2−5、2−6とした。また、比較例は、比較例3とした。
それぞれ作成したプリント配線板に試験用に作成したICチップを実装させて、基板の反り量、ICチップ実装の有無、導通検査、信頼性試験(ヒートサイクル条件(135℃/3min⇔−60℃/3minを1サイクルとして、300サイクル、500サイクル)後に導通試験を行った。この結果を図15中の図表に示す。基板の反り量は、プリント配線板の片面を固定させて、その反対面を測長した結果を示したものである。
ICチップの実装結果とは、ICチップの実装装置で実際に実装が行えたか否かの結果を示すものである。
導通試験とは、外部端子からICチップに対して、導通させて、オープン(未接続)の有無の結果を示したものである。また、信頼性試験後の導通試験も同様な結果を示している。
図表中、オープンなしをOKで、オープン有りをNGで表してある。
【0125】
試験結果から、金属板の面積がプリント配線板の面積の1/4を越えたときに反り量が小さくなり、半田バンプの平坦性が確保されるので、電気的接続性も向上する。また、シュミレーションを行った結果を表す図16中に示すようにループインダクタンスも実施例1、実施例2では相対的に数値が低下することが分かった。特に、実施例2は、配線長と内蔵された誘電体層との相乗効果によって数値を低下させることができる。
ここで、金属板の面積がプリント配線板の面積に対して5/6を越えると実装するICの大きさに制限を受けることがある。実装という点を考慮すると1/4〜3/4までであることが望ましい。
【0126】
【発明の効果】
上述したように、本発明では、半田バンプの形成する位置を基板の表層よりも低い位置に形成することにより、その周りが、剛性を創出するので、形成されたバンプの平坦性を確保するができる。
また、バンプから突出した基材を金属板で構成することで、樹脂よりも、薄くしたとしても剛性があり、放熱板として用いることもできるのである。そのために、従来のスルーホールの形成されたコア基板を用いることなく、基板自体の剛性を確保することができるので、基板厚みを薄くし、配線長も短くすることができる。
また、コアとなる基材には、スルーホールが形成されておらず、ICチップ〜外部端子(PGA/BGA)との距離を短くすることができ、その間のループインダクタンスを低減することができる。そのため、ICチップの誤動作や信号遅延などが起きない。特に、高周波領域のICチップには有効である。
【図面の簡単な説明】
【図1】(A)〜(D)は、第1実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図2】(A)〜(D)は、第1実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図3】(A)〜(D)は、第1実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図4】(A)〜(C)は、第1実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図5】(A)〜(C)は、第1実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図6】第1実施例に係る多層プリント配線板の断面図である。
【図7】第1実施例の係る多層プリント配線板をドータボードへ取り付け状態を示す断面図である。
【図8】第1実施例の改変例の係る多層プリント配線板の断面図である。
【図9】第2実施例に係る多層プリント配線板の断面図である。
【図10】第2実施例の係る多層プリント配線板をドータボードへ取り付け状態を示す断面図である。
【図11】第2実施例の改変例の係る多層プリント配線板の断面図である。
【図12】(A)〜(D)は、第2実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図13】(A)〜(C)は、第2実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図14】(A)〜(C)は、第2実施例に係る多層プリント配線板を作製する工程の一部を模式的に示す部分断面図である。
【図15】実施例と比較例との試験結果を示す図表である。
【図16】実施例と比較例との試験結果を示すグラフである。
【符号の説明】
10 パッケージ基板
12 樹脂絶縁層
14 金属板(第1電極)
16 誘電体層
18 金属板
20 金属積層板
23 バイアホール
24 スルーホール
30 金属板
30A 開口部分
34 層間樹脂絶縁層
36 半田(半田バンプ)
50 層間樹脂絶縁層
52 無電解めっき膜
56 電解めっき膜
58 導体回路
60 バイアホール
70 ソルダーレジスト層
90 ICチップ
94 ドータボード

Claims (11)

  1. 層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
    前記半田バンプは、基板の表層よりも下部に位置することを特徴とする多層プリント配線板。
  2. 層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
    前記半田バンプは、基板の表層よりも下部に位置し、かつ、金属板であるコア基板上にビルドアップ層により、電気接続されることを特徴とする多層プリント配線板。
  3. 層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
    前記半田バンプは、基板の表層よりも下部に位置し、かつ、コンデンサを内蔵する金属板であるコア基板上にビルドアップ層により、電気接続されることを特徴とする多層プリント配線板。
  4. 前記金属板には、ICチップ形成領域である開口が設けられている請求項2又は請求項3に記載の多層プリント配線板。
  5. 層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
    開口の設けられた金属板上に、前記層間絶縁層と導体回路とが積層され、開口内にICチップが配置され、最上層の導体回路に、外部接続基板と接続するための端子が配置されていることを特徴とする多層プリント配線板。
  6. 層間絶縁層と導体回路とが積層されて、半田バンプを介してICチップが接続されてなる多層プリント配線板において、
    開口の設けられた誘電体層を内蔵する金属板上に、前記層間絶縁層と導体回路とが積層され、開口内にICチップが配置され、最上層の導体回路に、外部接続基板と接続するための端子が配置されていることを特徴とする多層プリント配線板。
  7. 前記ICチップに接触する金属からなるヒートシンクが載置されている請求項1〜請求項6のいずれか1の多層プリント配線板。
  8. 前記金属板の面積は、プリント配線板の面積に対して1/4以上である請求項2〜請求項7のいずれか1の多層プリント配線板。
  9. 少なくとも以下(a)〜(d)の工程を経ることを特徴とする多層化回路基板の製造方法:
    (a)金属板に半田バンプとなるバイアホールを有する最下層の層間樹脂絶縁層を形成する工程、
    (b)前記最下層の層間樹脂絶縁層上に層間樹脂絶縁層及び導体回路と形成する工程、
    (c)最外層の層間樹脂絶縁層の導体回路に外部接続用の端子を形成する工程、(d)前記金属板に開口を形成し、前記半田バンプとなるバイアホールを露出させる工程。
  10. 少なくとも以下(a)〜(e)の工程を経ることを特徴とする多層化回路基板の製造方法:
    (a)コンデンサを内蔵する金属板を形成する工程、
    (b)前記金属板に半田バンプとなるバイアホールを有する最下層の層間樹脂絶縁層を形成する工程、
    (c)前記最下層の層間樹脂絶縁層上に層間樹脂絶縁層及び導体回路と形成する工程、
    (d)最外層の層間樹脂絶縁層の導体回路に外部接続用の端子を形成する工程、(d)前記金属板に開口を形成し、前記半田バンプとなるバイアホールを露出させる工程。
  11. 前記コンデンサを内蔵する金属板を形成する工程で、絶縁層を介在させ2枚の金属板を張り合わせることを特徴とする請求項10の多層化回路基板の製造方法。
JP2002230320A 2002-04-12 2002-08-07 多層プリント配線板及び多層プリント配線板の製造方法 Expired - Fee Related JP3888943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002230320A JP3888943B2 (ja) 2002-04-12 2002-08-07 多層プリント配線板及び多層プリント配線板の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002109974 2002-04-12
JP2002230320A JP3888943B2 (ja) 2002-04-12 2002-08-07 多層プリント配線板及び多層プリント配線板の製造方法

Publications (2)

Publication Number Publication Date
JP2004006576A true JP2004006576A (ja) 2004-01-08
JP3888943B2 JP3888943B2 (ja) 2007-03-07

Family

ID=30446929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002230320A Expired - Fee Related JP3888943B2 (ja) 2002-04-12 2002-08-07 多層プリント配線板及び多層プリント配線板の製造方法

Country Status (1)

Country Link
JP (1) JP3888943B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
JP2007294896A (ja) * 2006-03-29 2007-11-08 Denso Corp 金属導体一体型プリント基板およびその製造方法
KR100859004B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
WO2009088000A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
US7595228B2 (en) * 2003-03-25 2009-09-29 Fujitsu Limited Method for manufacturing electronic component-mounted board
JP2009231636A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子装置の製造方法
JP2013141028A (ja) * 2008-10-31 2013-07-18 Taiyo Yuden Co Ltd プリント配線板
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
US10057995B2 (en) 2014-09-24 2018-08-21 Fujitsu Limited Electronic device
JP2020150114A (ja) * 2019-03-13 2020-09-17 新光電気工業株式会社 配線基板及びその製造方法
JP2022008780A (ja) * 2020-06-28 2022-01-14 珠海越亜半導体股▲分▼有限公司 支持フレーム構造およびその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342248B2 (en) * 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595228B2 (en) * 2003-03-25 2009-09-29 Fujitsu Limited Method for manufacturing electronic component-mounted board
JP2007049154A (ja) * 2005-08-10 2007-02-22 Phoenix Precision Technology Corp チップ埋め込み型パッケージ構造およびその製造方法
JP2007294896A (ja) * 2006-03-29 2007-11-08 Denso Corp 金属導体一体型プリント基板およびその製造方法
KR100859004B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
US8779602B2 (en) 2007-10-05 2014-07-15 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
TWI447874B (zh) * 2007-10-05 2014-08-01 Shinko Electric Ind Co 佈線板,半導體裝置及其等製造方法
US8502398B2 (en) 2007-10-05 2013-08-06 Shinko Electric Industries Co., Ltd. Wiring board, semiconductor apparatus and method of manufacturing them
WO2009088000A1 (ja) * 2008-01-09 2009-07-16 Nec Corporation 配線基板、半導体装置及びそれらの製造方法
US8552570B2 (en) 2008-01-09 2013-10-08 Renesas Electronics Corporation Wiring board, semiconductor device, and method for manufacturing wiring board and semiconductor device
JP5392847B2 (ja) * 2008-01-09 2014-01-22 ルネサスエレクトロニクス株式会社 配線基板、半導体装置及びそれらの製造方法
JP2009231636A (ja) * 2008-03-24 2009-10-08 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子装置の製造方法
JP5432918B2 (ja) * 2008-10-31 2014-03-05 太陽誘電株式会社 プリント配線版の製造方法
JP2013141028A (ja) * 2008-10-31 2013-07-18 Taiyo Yuden Co Ltd プリント配線板
US8963016B2 (en) 2008-10-31 2015-02-24 Taiyo Yuden Co., Ltd. Printed wiring board and method for manufacturing same
EP2357877B1 (en) * 2008-10-31 2018-06-27 Taiyo Yuden Co., Ltd. Method for manufacturing a printed wiring board
US10057995B2 (en) 2014-09-24 2018-08-21 Fujitsu Limited Electronic device
JP2020150114A (ja) * 2019-03-13 2020-09-17 新光電気工業株式会社 配線基板及びその製造方法
JP7240909B2 (ja) 2019-03-13 2023-03-16 新光電気工業株式会社 配線基板及びその製造方法
JP2022008780A (ja) * 2020-06-28 2022-01-14 珠海越亜半導体股▲分▼有限公司 支持フレーム構造およびその製造方法
JP7105284B2 (ja) 2020-06-28 2022-07-22 珠海越亜半導体股▲分▼有限公司 支持フレーム構造およびその製造方法
US11569177B2 (en) 2020-06-28 2023-01-31 Zhuhai Access Semiconductor Co., Ltd Support frame structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP3888943B2 (ja) 2007-03-07

Similar Documents

Publication Publication Date Title
US7307852B2 (en) Printed circuit board and method for manufacturing printed circuit board
JP5505433B2 (ja) プリント配線板
JP5004378B2 (ja) 多層プリント配線板
JP2002100875A (ja) プリント配線板およびコンデンサ
JP4945842B2 (ja) プリント配線板及びプリント配線板の製造方法
JP3888943B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP2002246755A (ja) 多層プリント配線板の製造方法
JP2002246756A (ja) 多層プリント配線板及び多層プリント配線板の製造方法
JP4968404B2 (ja) プリント配線板
JP2002170840A (ja) 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法
JP2002271032A (ja) プリント配線板及びプリント配線板の製造方法
JP2003007896A (ja) 多層プリント配線板
JP2002100870A (ja) プリント配線板及びプリント配線板の製造方法
JP2002170827A (ja) 半導体素子の製造方法
JP2001332863A (ja) 多層プリント配線板の製造方法
JP2002246507A (ja) 多層プリント配線板
JP4863564B2 (ja) プリント配線板及びプリント配線板の製造方法
JP2002100876A (ja) プリント配線板及びプリント配線板の製造方法
JP2002050874A (ja) 多層プリント配線板および多層プリント配線板の製造方法
JP2002270991A (ja) プリント配線板及びプリント配線板の製造方法
JP2002246504A (ja) 半導体素子を内蔵する多層プリント配線板の製造方法
JP2002305377A (ja) 多層プリント配線板
JP4549366B2 (ja) 多層プリント配線板
JP2002246506A (ja) 多層プリント配線板
JP2004140216A (ja) 多層プリント配線板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050708

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees