JP2010109180A5 - - Google Patents

Claims (6)

1. 半導体集積回路と、前記半導体集積回路と電気的に接続された接続端子と、前記接続端子の一部を露出する第１絶縁層と、を有する半導体装置を準備する第１工程と、
   支持体を準備し、前記第１絶縁層から露出する前記接続端子の露出部が前記支持体の一方の面と対向するように、前記半導体装置を前記支持体の一方の面に配置する第２工程と、
   前記支持体の一方の面に配置された前記半導体装置の少なくとも側面部を埋めるように、前記支持体の前記一方の面に第２絶縁層を形成する第３工程と、
   前記支持体を除去する第４工程と、
   前記半導体装置及び前記第２絶縁層の前記露出部と反対側の面に、第３絶縁層を形成する第５工程と、
   第１配線パターンを有する配線基板を準備し、前記配線基板を前記第３絶縁層を介して、前記半導体装置及び前記第２絶縁層の、前記露出部と反対側の面に固着する第６工程と、
   前記第２絶縁層及び前記第３絶縁層に、前記第１配線パターンを露出する第１ビアホールを形成する第７工程と、
   前記第１絶縁層及び前記第２絶縁層の前記露出部側の面に、前記第１ビアホールを介して、前記露出部と前記第１配線パターンとを電気的に接続する第２配線パターンを形成する第８工程と、を有する半導体装置内蔵基板の製造方法。
2. 前記第１絶縁層及び前記第２絶縁層の前記露出部側の面に、前記第２配線パターンを覆うように第４絶縁層を形成する第９工程と、
   前記第４絶縁層に、前記第２配線パターンを露出する第２ビアホールを形成する第１０工程と、
   前記第４絶縁層上に、前記第２ビアホールを介して前記第２配線パターンと電気的に接続する第３配線パターンを形成する第１１工程と、を有する請求項１記載の半導体装置内蔵基板の製造方法。
3. 前記第３配線パターンを覆うように、更に絶縁層と配線パターンとを交互に形成する第１２工程を有する請求項２記載の半導体装置内蔵基板の製造方法。
4. 前記第１工程は、前記半導体集積回路に形成された電極パッド上に、前記接続端子を形成する工程と、
   前記接続端子を覆うように前記半導体集積回路上に前記第１絶縁層を形成する工程と、
   前記第１絶縁層上に、前記第１絶縁層と対向する側の面が粗面とされた板状体を配設する工程と、
   前記板状体の前記粗面を前記第１絶縁層に圧着することにより、前記接続端子の一部を前記第１絶縁層から露出させる工程と、
   前記板状体を除去する工程と、を含む請求項１乃至３の何れか一項記載の半導体装置内蔵基板の製造方法。
5. 半導体集積回路、前記半導体集積回路と電気的に接続された接続端子、及び前記接続端子の一部を露出する第１絶縁層、を有する半導体装置と、
   前記半導体装置の側面部を埋める第２絶縁層と、
   前記半導体装置及び前記第２絶縁層の前記接続端子の露出部と反対側の面に設けられた第３絶縁層と、
   前記第３絶縁層を介して、前記半導体装置及び前記第２絶縁層の、前記露出部と反対側の面に固着された、第１配線パターンを有する配線基板と、
   前記第２絶縁層及び前記第３絶縁層を貫通し、前記第１配線パターンを露出する第１ビアホールと、
   前記第１絶縁層及び前記第２絶縁層の前記露出部側の面に設けられ、前記第１ビアホールを介して、前記露出部と前記第１配線パターンとを電気的に接続する第２配線パターンと、を有する半導体装置内蔵基板。
6. 前記第１絶縁層及び前記第２絶縁層の前記露出部側の面に、絶縁層と配線層を交互に積層した請求項５記載の半導体装置内蔵基板。