JP5884319B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5884319B2 JP5884319B2 JP2011150476A JP2011150476A JP5884319B2 JP 5884319 B2 JP5884319 B2 JP 5884319B2 JP 2011150476 A JP2011150476 A JP 2011150476A JP 2011150476 A JP2011150476 A JP 2011150476A JP 5884319 B2 JP5884319 B2 JP 5884319B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- resin
- semiconductor device
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 44
- 239000011347 resin Substances 0.000 claims description 96
- 229920005989 resin Polymers 0.000 claims description 96
- 229910052751 metal Inorganic materials 0.000 claims description 63
- 239000002184 metal Substances 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 51
- 239000011342 resin composition Substances 0.000 claims description 44
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 33
- 229910052802 copper Inorganic materials 0.000 claims description 30
- 239000010949 copper Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 13
- 230000001678 irradiating effect Effects 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 5
- 239000011889 copper foil Substances 0.000 description 11
- 238000009713 electroplating Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000001312 dry etching Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000006260 foam Substances 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000010030 laminating Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000007772 electroless plating Methods 0.000 description 4
- 239000011256 inorganic filler Substances 0.000 description 4
- 229910003475 inorganic filler Inorganic materials 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229920002577 polybenzoxazole Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- WNROFYMDJYEPJX-UHFFFAOYSA-K aluminium hydroxide Chemical compound [OH-].[OH-].[OH-].[Al+3] WNROFYMDJYEPJX-UHFFFAOYSA-K 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002632 lipids Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体装置の製造方法に関するものである。
ＩＣ（Integrated Circuit）等の半導体装置は、電子回路が形成されたシリコン等のチップをモールド樹脂により覆いパッケージングすることにより形成されている。近年、このような半導体装置において、高密度と低コストを両立するパッケージ技術として、ＣＳＰ（Chip-Size Package）が有望であるとされており、更に、ＣＳＰのファインピッチ化が加速され、ＷＬＰ（Wafer Level Package）へと移行しつつある。尚、ＷＬＰは、ＷＬ−ＣＳＰ（Wafer Level CSP）、又は、Ｗ−ＣＳＰ（Wafer CSP）と呼ばれる場合がある。
ＷＬＰでは、チップをウエハ状態で配置してパッケージングを行ない、チップの良否判定の試験を行なった後ダイシングにより分離するものである。このため、従来のパッケージングと比較して、低コストで、実装面積をリアルチップサイズまで小さくすることができるため、将来的に有望なパッケージの一つである。
ところで、ＷＬＰにおいて、３次元化を行なう場合、モールド樹脂に貫通穴を形成するが、モールド樹脂には、無機フィラーが８０％以上含まれているため、ドリル等により貫通穴を形成する際、ドリルの先端部分が摩耗してしまう。このため、ドリルの先端部分を頻繁に交換する必要があり、高コスト化するという問題がある。また、レーザ光を用いて熱により貫通穴を形成する場合、レーザ光が照射される表面側では、所望の形状の貫通穴を形成することができるが、反対側の裏面側では、モールド樹脂が飛び散り貫通穴が所望の形状に形成されないという問題を有している。図１には、モールド樹脂にレーザ光を照射することにより形成された貫通穴の顕微鏡写真を示す。尚、図１（ａ）は、レーザ光が照射された側の表面における貫通穴の様子を示すものであり、図１（ｂ）は、レーザ光が照射された側とは反対側の裏面における貫通穴の様子を示すものである。図１（ｂ）に示される裏面における貫通穴は、図１（ａ）に示される表面における貫通穴とは異なる形状であり、所望の形状には形成されてはいない。このような形状の貫通穴に貫通電極を形成した場合、歩留りの低下や信頼性の低下を招いてしまう。
よって、両面に配線層が形成されるＷＬＰにおいて、モールド樹脂等の樹脂組成物に微細な貫通穴を低コストで形成することのできる半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基体に貼り付けられた第１の樹脂膜上に複数の半導体チップを配置する工程と、複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程と、前記擬似基板の一面とは反対側の背面に、第２の樹脂膜及び金属膜を形成する工程と、前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第２の樹脂膜を除去し、開口穴を形成する工程と、前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、を有し、前記金属膜と前記第２の樹脂膜は一体化しているものであって、前記第２の樹脂膜及び金属膜を形成する工程は、前記金属膜と前記第２の樹脂膜とが一体化しているものを前記擬似基板に貼り付けるものであることを特徴とする。
開示の半導体装置の製造方法によれば、両面に配線層が形成されるＷＬＰにおいて、モールド樹脂等の樹脂組成物に微細な貫通穴を低コストで形成することのできる半導体装置の製造方法を提供することができる。
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
第１の実施の形態における半導体装置の製造方法ついて、図２から図５に基づき説明する。
第１の実施の形態における半導体装置の製造方法ついて、図２から図５に基づき説明する。
最初に、図２（ａ）に示すように、表面が平坦な基体１１上に、基体１１に接着する第１の樹脂膜１２を形成し、第１の樹脂膜１２上に、半導体チップ１３を配置し接着させる。この際、半導体チップ１３の回路面１３ａが、第１の樹脂膜１２側になるように配置する。
基体１１は、例えば、Ｓｉ（シリコン）基板、ガラス基板、ステンレス等の金属板等を用いることができる。本実施の形態では、基体１１としてＳｉ基板を用いた場合について説明する。
また、第１の樹脂膜１２は、耐熱性や剥離性の観点から、熱発泡フィルム、又は、紫外線を照射することにより接着強度が低下するフィルムが用いられており、第１の樹脂膜１２となるフィルムを基体１１にラミネートすることにより接着されている。尚、本実施の形態においては、熱発泡フィルムを用いた場合について説明する。
半導体チップ１３は、ＳｉやＧａＡｓ等の半導体基板の表面となる回路面１３ａに、電子回路等が形成されているものを切断し半導体チップとしたものである。
次に、図２（ｂ）に示すように、モールド樹脂等の樹脂組成物１４により半導体チップ１３の全体を覆う。具体的には、半導体チップ１３が接着されている面にモールド樹脂等の樹脂組成物１４を供給することにより、半導体チップ１３を樹脂組成物１４により埋めることができる。
次に、図２（ｃ）に示すように、モールド樹脂等の樹脂組成物１４をプレスし、樹脂組成物１４の表面を平坦化した状態で固める。これにより、半導体チップ１３は樹脂組成物１４により固められ、擬似ウエハ１０としてウエハ形状に再構築される。尚、本実施の形態では、このように形成される擬似ウエハ１０を擬似基板と記載する場合がある。
次に、図２（ｄ）に示すように、加熱することにより、発泡フィルム等の第１の樹脂膜１２を半導体チップ１３及び固まった状態の樹脂組成物１４より剥離する。この際、基体１１も剥がされる。これにより擬似ウエハ１０が形成される。本実施の形態では擬似ウエハ１０は、シリコンウエハ等と同様の略円形の形状のものについて説明するが、略長方形の形状のものであってもよい。擬似基板を略円形の形状で形成することによりウエハ用の検査装置等を用いて検査等を行なうことができ、擬似基板を略長方形の形状で形成することによりプリント基板等の基板用検査装置を用いて検査等を行なうことができる。尚、第１の樹脂膜１２が、紫外線を照射することにより接着強度が低下するフィルムである場合には、紫外線を照射して剥離する。
次に、図３（ａ）に示すように、樹脂組成物１４により半導体チップ１３がウエハ状に再構築された擬似ウエハ１０において、半導体チップ１３の回路面１３ａが形成されている面とは反対側の面、即ち、擬似ウエハ１０の背面に第２の樹脂膜１５を例えば貼り付けて形成する。更に、第２の樹脂膜１５の上に金属膜１６を例えば貼り付けて形成する。第２の樹脂膜１５は絶縁性を有する材料により形成されており、金属膜１６は、導電性を有するものであって、特に、後に配線を形成するものであるため、銅等の導電性の高い材料により形成されている。本実施の形態では、第２の樹脂膜１５と金属膜１６とが一体化されている樹脂付き銅箔（ＲＣＣ：Resin Coated Copper）を半導体チップ１３の回路面１３ａが形成されている面とは反対側の面にラミネートする。しかし、第２の樹脂膜１５と金属膜１６の形成は、一体化された樹脂付き銅箔に限られず、別体のものを順次に形成してもよい。また、第２の樹脂膜１５と金属膜１６の形成は、擬似ウエハ１０を第１の樹脂膜１２及び前記基体１１より剥離する工程よりも前に行われてもよい。
次に、図３（ｂ）に示すように、半導体チップ１３の回路面１３ａ側より、樹脂組成物１４にレーザにより開口穴１７を形成する。レーザはＣＯ２レーザを用いて、金属膜１６に達する開口穴１７を形成する。ＣＯ２レーザによるレーザ光は、金属膜１６を貫通しないように設定されているため、形成される開口穴１７は金属膜１６に達した段階でとまる。この際、ＣＯ２レーザにより飛び散った樹脂組成物１４が半導体チップ１３の回路面１３ａに付着しないよう不図示の樹脂層（保護膜）等が形成されている。この樹脂層等は、例えば、ドライフィルムレジスト等により形成されている。
次に、図３（ｃ）に示すように、シード層１８を開口穴１７、半導体チップ１３の回路面１３ａ及び樹脂組成物１４の表面に形成し、更に、開口穴１７が形成されている領域に開口を有するレジストパターン１９をシード層１８上に形成する。尚、シード層１８は、金属材料を無電解メッキ、又は、スパッタリングすることにより形成されている。本実施の形態では、シード層１８は、スパッタリングにより金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。また、レジストパターン１９は、シード層１８上にフォトレジストを塗布し露光装置による露光及び現像を行なうことにより形成する。
次に、図３（ｄ）に示すように、電解メッキを行なうことにより、開口穴１７に銅等を埋め込み貫通電極２０を形成する。この後、レジストパターン１９を剥離し、更に、擬似ウエハ１０の表面に形成されているシード層１８を除去する。シード層１８は、ウエットエッチング及びドライエッチングにより除去する。尚、図３（ｃ）及び（ｄ）に示す工程の他、図３（ｂ）に示す開口穴１７を形成した後、電解メッキを行なうことにより、開口穴１７の底部に露出している金属膜１６の表面より銅等を堆積させることにより、開口穴１７に貫通電極２０を形成してもよい。
次に、図４（ａ）に示すように、半導体チップ１３の回路面１３ａ側に絶縁層２１を形成する。具体的には、半導体チップ１３の回路面１３ａ側に、感光性エポキシ、感光性ポリベンゾオキサゾール又は感光性ポリイミド等の感光性樹脂を塗布し、現像及びキュアを行なうことにより絶縁層２１を形成する。
次に、図４（ｂ）に示すように、絶縁層２１が形成されている側に多層配線構造部２２を形成する。多層配線構造部２２は、絶縁層２１が形成されている側において、一般的なセミアディティブ法により形成する。具体的には、絶縁層２１の表面にレジストパターンを形成し、ＲＩＥ（Reactive Ion Etching）等のドライエッチングを行なうことにより、絶縁層２１に開口部を形成する。この後、全面にスパッタリング等によりシード層を形成した後、シード層上にフォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、絶縁層２１の開口部に開口を有するレジストパターンを形成する。この後、電解メッキを行ない、絶縁層２１の開口部を銅等の材料により埋め込み接続電極を形成し、更に、レジストパターン及び露出しているシード層を除去する。シード層は、金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。以上の絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部２２を形成することができる。
次に、図４（ｃ）に示すように、多層配線構造部２２が形成されている面とは反対側の面に、金属膜１６の表面にレジストパターン３１を形成する。レジストパターン３１は、金属膜１６上にドライフィルムレジストを貼り付けた後、露光装置による露光及び現像を行なうことにより形成する。
次に、図４（ｄ）に示すように、レジストパターン３１が形成されていない領域の金属膜１６をエッチングにより除去することにより配線３２を形成し、更に、有機溶剤等によりレジストパターン３１を除去する。
次に、図５（ａ）に示すように、配線３２が形成されている面に絶縁層３３を形成する。絶縁層３３は、絶縁性樹脂を塗布することにより配線構造部３４が形成される。尚、絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部を形成することができる。
次に、図５（ｂ）に示すように、１点鎖線で示すダイシングラインＤ１に沿って、ダイシングにより切断し分離することにより、半導体装置を作製する。このようにして作製される半導体装置としては、半導体素子、ＭＥＭＳ素子、センサ素子、受動素子等のうちから選ばれる１又は２以上の素子を含むもの等が挙げられる。
尚、本実施の形態では、モールド樹脂等の樹脂組成物１４は、有機材料等の樹脂材料と無機フィラーとを有する材料により形成されている。無機フィラーは、酸化アルミニウム、酸化シリコン、水酸化アルミニウム、窒化アルミニウム等のうちから選ばれる、１又は２以上の材料により形成されていることが好ましい。
また、上記説明では、ウエハ形状に再構築する場合について説明したが、再構築は、ウエハ形状等の丸い形状以外にも、四角い形状であってもよい。ウエハ形状で再構築を行なった場合には、半導体装置の製造工程等において、半導体製造設備を用いることが可能であり、また、四角い形状で再構築を行なった場合には、プリント配線板製造設備を用いることができる。
また、絶縁層３３が形成されている側においても、配線構造部３４を有する多層配線構造部を形成する場合、絶縁層３３が形成されている側に形成される多層配線構造部は、多層配線構造部２２と層数又は膜厚が同じであることが好ましい。層数又は膜厚を同じにすることにより、半導体チップ１３及び樹脂組成物１４に加わる応力が相殺され、作製される半導体装置の反りを低減することができる。尚、配線構造部３４を有する多層配線構造部と多層配線構造部２２とは層数及び膜厚がともに同じであることが、より好ましい。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置の製造方法について、図６から図９に基づき説明する。
次に、第２の実施の形態における半導体装置の製造方法について、図６から図９に基づき説明する。
最初に、図６（ａ）に示すように、表面が平坦な基体１１上に、基体１１に接着する第１の樹脂膜１２を形成し、第１の樹脂膜１２上に、半導体チップ１３を配置し接着させる。この際、半導体チップ１３の回路面１３ａが、第１の樹脂膜１２側になるように配置する。
次に、図６（ｂ）に示すように、モールド樹脂等の樹脂組成物１４により半導体チップ１３の全体を覆う。具体的には、半導体チップ１３が接着されている面にモールド樹脂等の樹脂組成物１４を供給することにより、半導体チップ１３を樹脂組成物１４により埋めることができる。
次に、図６（ｃ）に示すように、モールド樹脂等の樹脂組成物１４をプレスし、樹脂組成物１４の表面を平坦化した状態で固める。これにより、半導体チップ１３は樹脂組成物１４により固められ、擬似ウエハ１０としてウエハ形状に再構築される。
次に、図６（ｄ）に示すように、加熱することにより、発泡フィルム等の第１の樹脂膜１２を半導体チップ１３及び固まった状態の樹脂組成物１４より剥離する。この際、基体１１も剥がされる。これにより擬似ウエハ１０が形成される。尚、第１の樹脂膜１２が、紫外線を照射することにより接着強度が低下するフィルムである場合には、紫外線を照射して剥離する。
次に、図７（ａ）に示すように、半導体チップ１３の回路面１３ａが形成されている面とは反対側の樹脂組成物１４を研磨により除去し、擬似ウエハ１０ａを形成する。この研磨は、例えば、半導体チップ１３が露出するまで行なう。このように研磨により樹脂組成物１４を薄くすることにより、後述するようにレーザ光を照射して開口穴１７を形成する際に、開口を小さく形成することができる。尚、本実施の形態では、第１の樹脂膜１２及び基体１１を剥離した後に、擬似ウエハ１０の研磨を行なう場合について説明するが、擬似ウエハ１０に第１の樹脂膜１２及び基体１１が付着している状態で、擬似ウエハ１０の研磨を行なってもよい。この場合、研磨を行なった後に、擬似ウエハ１０ａより第１の樹脂膜１２及び基体１１を剥離する。
次に、図７（ｂ）に示すように、樹脂組成物１４により半導体チップ１３がウエハ状に再構築された擬似ウエハ１０ａにおいて、半導体チップ１３の回路面１３ａが形成されている面とは反対側の面に第２の樹脂膜１５を貼り付け、更に、金属膜１６を貼り付ける。第２の樹脂膜１５は絶縁性を有する材料により形成されており、金属膜１６は、導電性を有するものであって、特に、後に配線を形成するものであるため、銅等の導電性の高い材料により形成されている。本実施の形態では、第２の樹脂膜１５と金属膜１６とが一体化されている樹脂付き銅箔（ＲＣＣ）を半導体チップ１３の回路面１３ａが形成されている面とは反対側の面にラミネートする。
次に、図７（ｃ）に示すように、半導体チップ１３の回路面１３ａ側より、樹脂組成物１４にレーザにより開口穴１７を形成する。レーザはＣＯ２レーザを用いて、金属膜１６に達する開口穴１７を形成する。ＣＯ２レーザによるレーザ光は、金属膜１６を貫通しないように設定されているため、形成される開口穴１７は金属膜１６に達した段階でとまる。この際、ＣＯ２レーザにより飛び散った樹脂組成物１４が半導体チップ１３の回路面１３ａに付着しないよう不図示の樹脂層等が形成されている。この樹脂層等は、例えば、ドライフィルムレジスト等により形成されている。
次に、図７（ｄ）に示すように、シード層１８を開口穴１７、半導体チップ１３の回路面１３ａ及び樹脂組成物１４の表面に形成し、更に、開口穴１７が形成されている領域に開口を有するレジストパターン１９をシード層１８上に形成する。尚、シード層１８は、金属材料を無電解メッキ、又は、スパッタリングすることにより形成されている。本実施の形態では、シード層１８は、スパッタリングにより金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。また、レジストパターン１９は、シード層１８上にフォトレジストを塗布し露光装置による露光及び現像を行なうことにより形成する。
次に、図８（ａ）に示すように、電解メッキを行なうことにより、開口穴１７に銅等を埋め込み貫通電極２０を形成する。この後、レジストパターン１９を剥離し、更に、擬似ウエハ１０ａの表面に形成されているシード層１８を除去する。シード層１８は、ウエットエッチング及びドライエッチングにより除去する。
次に、図８（ｂ）に示すように、半導体チップ１３の回路面１３ａ側に絶縁層２１を形成する。具体的には、半導体チップ１３の回路面１３ａ側に、感光性エポキシ、感光性ポリベンゾオキサゾール又は感光性ポリイミド等の感光性樹脂を塗布し、現像及びキュアを行なうことにより絶縁層２１を形成する。
次に、図８（ｃ）に示すように、絶縁層２１が形成されている側に多層配線構造部２２を形成する。多層配線構造部２２は、絶縁層２１が形成されている側において、一般的なセミアディティブ法により形成する。具体的には、絶縁層２１の表面にレジストパターンを形成し、ＲＩＥ等のドライエッチングを行なうことにより、絶縁層２１に開口部を形成する。この後、全面にスパッタリング等によりシード層を形成した後、シード層上にフォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、絶縁層２１の開口部に開口を有するレジストパターンを形成する。この後、電解メッキを行ない、絶縁層２１の開口部を銅等の材料により埋め込み接続電極を形成し、更に、レジストパターン及び露出しているシード層を除去する。シード層は、金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。以上の絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部２２を形成することができる。
次に、図８（ｄ）に示すように、多層配線構造部２２が形成されている面とは反対側の面に、金属膜１６の表面にレジストパターン３１を形成する。レジストパターン３１は、金属膜１６上にドライフィルムレジストを貼り付けた後、露光装置による露光及び現像を行なうことにより形成する。
次に、図９（ａ）に示すように、レジストパターン３１が形成されていない領域の金属膜１６をエッチングにより除去することにより配線３２を形成し、更に、有機溶剤等によりレジストパターン３１を除去する。
次に、図９（ｂ）に示すように、配線３２が形成されている面に絶縁層３３を形成する。絶縁層３３は、絶縁性樹脂を塗布することにより配線構造部３４が形成される。尚、絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部を形成することができる。
次に、図９（ｃ）に示すように、１点鎖線で示すダイシングラインＤ１に沿って、ダイシングにより切断し分離することにより、半導体装置を作製する。このようにして作製される半導体装置としては、半導体素子、ＭＥＭＳ素子、センサ素子、受動素子等のうちから選ばれる１又は２以上の素子を含むもの等が挙げられる。
本実施の形態では、樹脂組成物１４が薄く形成されているため、レーザ光により形成される開口穴１７を小さくすることができる。また、回路面１３ａとは反対側においても半導体チップ１３が露出しているため、樹脂組成物１４による応力の影響がなくなるため、半導体装置における反りを低減することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
（実施例１）
実施例１について説明する。実施例１は、第１の実施の形態における半導体装置の製造方法である。
実施例１について説明する。実施例１は、第１の実施の形態における半導体装置の製造方法である。
基体１１となるシリコンウエハに、第１の樹脂膜１２となる熱発泡フィルムをラミネートし、大きさが５ｍｍ×５ｍｍ、厚さが０．２ｍｍの半導体チップ１３となるシリコンのベアチップをフリップチップボンダにより、熱発泡フィルム上にマウントする。この際、ベアチップに形成されている回路面１３ａが、熱発泡フィルムの側となるようにマウントする。次に、ベアチップの背面及び側面を樹脂組成物１４であるモールド樹脂により埋め込み、厚さ０．４ｍｍ、φ１５０ｍｍの擬似ウエハ１０を作製する。この後、加熱することにより熱発泡フィルム及びシリコンウエハを擬似ウエハ１０より剥離し、モールド樹脂のキュアを行なう。この後、第２の樹脂膜１５となる樹脂厚が０．０５ｍｍ及び金属膜１６となる銅箔の厚さが０．０１８ｍｍのＲＣＣをベアチップの回路面１３ａが露出している面と反対側の面にラミネートする。
次に、擬似ウエハ１０においてベアチップの回路面１３ａが露出している面に、レーザ光を照射し、モールド樹脂にφ０．２ｍｍの開口穴１７となるビアを形成する。このビアは銅箔に達するように形成する。この後、ビアの内壁等におけるゴミを除去するためプラズマ処理を行なった後、銅の無電解メッキによりシード層１８を形成する。この後、シード層１８の形成されている面に、ドライフィルムレジストをラミネートし、露光装置による露光及び現像を行なうことにより、ビアの形成されている領域に開口を有するレジストパターン１９を形成する。この後、銅の電解メッキによりビアの内部を銅により埋め込みビア内部に貫通電極２０を形成し、レジストパターン１９をアミン系剥離液により剥離し、シード層１８をウエットエッチング及びドライエッチングにより除去する
次に、擬似ウエハ１０においてベアチップの回路面１３ａが露出している面に、スピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光装置による露光、現像、キュア、残渣除去のための酸素プラズマ処理を行なう。これにより厚さ１０μｍであって、回路面１３ａの端子部及び貫通電極２０の形成されている領域に、φ３０μｍの開口部を有する絶縁層２１を形成する。
次に、擬似ウエハ１０においてベアチップの回路面１３ａが露出している面に、スピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光装置による露光、現像、キュア、残渣除去のための酸素プラズマ処理を行なう。これにより厚さ１０μｍであって、回路面１３ａの端子部及び貫通電極２０の形成されている領域に、φ３０μｍの開口部を有する絶縁層２１を形成する。
次に、スパッタリングにより、チタンが０．１μｍ、銅が０．３μｍの厚さの積層膜を成膜しシード層を形成する。この後、絶縁層２１に形成された開口部に開口を有するレジストパターンを形成し、銅の電解メッキによりシード層が露出している部分に銅の接続電極を形成する。銅の電解メッキを行なった後、レジストパターンを有機溶剤等により剥離し、レジストパターンの下に形成されていたシード層をウエットエッチング及びドライエッチングにより除去する。このように形成された接続電極等により配線が形成され、更に、絶縁層を介し多層化することにより多層配線構造部２２が形成される。
次に、多層配線構造部２２が形成されている面に保護フィルムをラミネート、この面と反対側の面の金属膜１６となる銅箔上にドライフィルムレジストをラミネートし、露光装置による露光現像を行なうことにより、レジストパターンを形成する。この後、銅箔をウエットエッチング等により除去することにより、線幅が５０μｍの配線３２を形成する。この後、ラミネートされている保護フィルムを剥離する。これにより、両面に配線を有する半導体装置が作製される。
（実施例２）
実施例２について説明する。実施例２は、第２の実施の形態における半導体装置の製造方法である。
実施例２について説明する。実施例２は、第２の実施の形態における半導体装置の製造方法である。
基体１１となるシリコンウエハに、第１の樹脂膜１２となる熱発泡フィルムをラミネートし、大きさが５ｍｍ×５ｍｍ、厚さが０．４ｍｍの半導体チップ１３となるシリコンのベアチップをフリップチップボンダにより、熱発泡フィルム上にマウントする。この際、ベアチップに形成されている回路面１３ａが、熱発泡フィルムの側となるようにマウントする。次に、ベアチップの背面及び側面を樹脂組成物１４であるモールド樹脂により埋め込み、厚さ０．６ｍｍ、φ１５０ｍｍの擬似ウエハ１０を作製する。この後、加熱することにより熱発泡フィルム及びシリコンウエハを擬似ウエハ１０より剥離し、モールド樹脂のキュアを行なう。この後、ベアチップの回路面１３ａが形成されている面と反対側の面を擬似ウエハの厚さが０．４ｍｍになるまで研磨し、ベアチップを露出させ擬似ウエハ１０ａを形成する。この後、第２の樹脂膜１５となる樹脂厚が０．０５ｍｍ及び金属膜１６となる銅箔の厚さが０．０１８ｍｍのＲＣＣをベアチップの回路面１３ａが露出している面と反対側の面にラミネートする。
次に、擬似ウエハ１０ａにおいてベアチップの回路面１３ａが露出している面に、レーザ光を照射し、モールド樹脂にφ０．２ｍｍの開口穴１７となるビアを形成する。このビアは銅箔に達するように形成する。この後、ビアの内壁等におけるゴミを除去するためプラズマ処理を行なった後、銅の無電解メッキによりシード層１８を形成する。この後、シード層１８の形成されている面に、ドライフィルムレジストをラミネートし、露光装置による露光及び現像を行なうことにより、ビアの形成されている領域に開口を有するレジストパターン１９を形成する。この後、銅の電解メッキによりビアの内部を銅により埋め込みビア内部に貫通電極２０を形成し、レジストパターン１９をアミン系剥離液により剥離し、シード層１８をウエットエッチング及びドライエッチングにより除去する。
次に、擬似ウエハ１０ａにおいてベアチップの回路面１３ａが露出している面に、スピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光装置による露光、現像、キュア、残渣除去のための酸素プラズマ処理を行なう。これにより厚さ１０μｍであって、回路面１３ａの端子部及び貫通電極２０の形成されている領域に、φ３０μｍの開口部を有する絶縁層２１を形成する。
次に、スパッタリングにより、チタンが０．１μｍ、銅が０．３μｍの厚さの積層膜を成膜しシード層を形成する。この後、絶縁層２１に形成された開口部に開口を有するレジストパターンを形成し、銅の電解メッキによりシード層が露出している部分に銅の接続電極を形成する。銅の電解メッキを行なった後、レジストパターンを有機溶剤等により剥離し、レジストパターンの下に形成されていたシード層をウエットエッチング及びドライエッチングにより除去する。このように形成された接続電極等により配線が形成され、更に、絶縁層を介し多層化することにより多層配線構造部２２が形成される。
次に、多層配線構造部２２が形成されている面に保護フィルムをラミネート、この面と反対側の面の金属膜１６となる銅箔上にドライフィルムレジストをラミネートし、露光装置による露光現像を行なうことにより、レジストパターンを形成する。この後、銅箔をウエットエッチング等により除去することにより、線幅が５０μｍの配線３２を形成する。この後、ラミネートされている保護フィルムを剥離する。これにより、両面に配線を有する半導体装置が作製される。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基体に貼り付けられた第１の樹脂膜上に複数の半導体チップを配置する工程と、
複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、
前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程と、
前記擬似基板の一面とは反対側の背面に、第２の樹脂膜及び金属膜を形成する工程と、
前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第２の樹脂膜を除去し、開口穴を形成する工程と、
前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記第２の樹脂膜及び金属膜を形成する工程は、前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程よりも前に行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記擬似基板に第２の樹脂膜及び金属膜を形成する工程の前に、
前記擬似基板の背面を研磨し、前記半導体チップを露出させる工程をさらに有することを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）
前記貫通電極を形成した後、前記擬似基板の一面に、前記貫通電極と接続される配線を形成する工程をさらに有することを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記配線は、前記半導体チップに形成された回路と接続されていることを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）
前記貫通電極を形成した後、前記金属膜に配線を形成する工程をさらに有することを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記７）
前記金属膜が貼り付けられた面に形成された配線を有する配線構造部と、前記金属膜が貼り付けられた面とは反対側に形成された配線を有する配線構造部とは、厚さ、または、配線の層数が同じであることを特徴とする付記６に記載の半導体装置の製造方法。
（付記８）
前記擬似基板において前記樹脂組成物により形成されている領域を切断して前記複数の半導体チップを個片化する工程を有することを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
前記半導体チップは、前記第１の樹脂膜に対向する面が回路面となるように、第１の樹脂膜上に配置されるものであることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記第１の樹脂膜は、加熱または紫外線照射により前記擬似基板より剥離することを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記樹脂組成物は、無機フィラーを有するものであることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記樹脂組成物は、モールド樹脂であることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記第２の樹脂膜は、絶縁体であることを特徴とする付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
前記金属膜は、銅または銅を含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記金属膜と前記第２の樹脂膜は一体化しているものであって、
前記第２の樹脂膜及び金属膜を貼り付ける工程は、前記金属膜と前記第２の樹脂膜とが一体化しているものを前記擬似基板に貼り付けるものであることを特徴とする付記１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記擬似基板は、略円形または略長方形の形状であることを特徴とする付記１から１５のいずれかに記載の半導体装置の製造方法。
（付記１）
基体に貼り付けられた第１の樹脂膜上に複数の半導体チップを配置する工程と、
複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、
前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程と、
前記擬似基板の一面とは反対側の背面に、第２の樹脂膜及び金属膜を形成する工程と、
前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第２の樹脂膜を除去し、開口穴を形成する工程と、
前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記第２の樹脂膜及び金属膜を形成する工程は、前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程よりも前に行われることを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
前記擬似基板に第２の樹脂膜及び金属膜を形成する工程の前に、
前記擬似基板の背面を研磨し、前記半導体チップを露出させる工程をさらに有することを特徴とする付記１または２に記載の半導体装置の製造方法。
（付記４）
前記貫通電極を形成した後、前記擬似基板の一面に、前記貫通電極と接続される配線を形成する工程をさらに有することを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記配線は、前記半導体チップに形成された回路と接続されていることを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）
前記貫通電極を形成した後、前記金属膜に配線を形成する工程をさらに有することを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記７）
前記金属膜が貼り付けられた面に形成された配線を有する配線構造部と、前記金属膜が貼り付けられた面とは反対側に形成された配線を有する配線構造部とは、厚さ、または、配線の層数が同じであることを特徴とする付記６に記載の半導体装置の製造方法。
（付記８）
前記擬似基板において前記樹脂組成物により形成されている領域を切断して前記複数の半導体チップを個片化する工程を有することを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
前記半導体チップは、前記第１の樹脂膜に対向する面が回路面となるように、第１の樹脂膜上に配置されるものであることを特徴とする付記１から８のいずれかに記載の半導体装置の製造方法。
（付記１０）
前記第１の樹脂膜は、加熱または紫外線照射により前記擬似基板より剥離することを特徴とする付記１から９のいずれかに記載の半導体装置の製造方法。
（付記１１）
前記樹脂組成物は、無機フィラーを有するものであることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１２）
前記樹脂組成物は、モールド樹脂であることを特徴とする付記１から１０のいずれかに記載の半導体装置の製造方法。
（付記１３）
前記第２の樹脂膜は、絶縁体であることを特徴とする付記１から１２のいずれかに記載の半導体装置の製造方法。
（付記１４）
前記金属膜は、銅または銅を含む材料により形成されていることを特徴とする付記１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記金属膜と前記第２の樹脂膜は一体化しているものであって、
前記第２の樹脂膜及び金属膜を貼り付ける工程は、前記金属膜と前記第２の樹脂膜とが一体化しているものを前記擬似基板に貼り付けるものであることを特徴とする付記１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記擬似基板は、略円形または略長方形の形状であることを特徴とする付記１から１５のいずれかに記載の半導体装置の製造方法。
１０ 擬似基板
１１ 基体
１２ 第１の樹脂膜
１３ 半導体チップ
１３ａ 回路面
１４ 樹脂組成物
１５ 第２の樹脂膜
１６ 金属膜
１７ 開口穴
１８ シード層
１９ レジストパターン
２０ 貫通電極
２１ 絶縁層
２２ 多層配線構造部
３１ レジストパターン
３２ 配線
３３ 絶縁層
３４ 配線構造部
Ｄ１ ダイシングライン
１１ 基体
１２ 第１の樹脂膜
１３ 半導体チップ
１３ａ 回路面
１４ 樹脂組成物
１５ 第２の樹脂膜
１６ 金属膜
１７ 開口穴
１８ シード層
１９ レジストパターン
２０ 貫通電極
２１ 絶縁層
２２ 多層配線構造部
３１ レジストパターン
３２ 配線
３３ 絶縁層
３４ 配線構造部
Ｄ１ ダイシングライン
Claims (8)
- 基体に貼り付けられた第１の樹脂膜上に複数の半導体チップを配置する工程と、
複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、
前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程と、
前記擬似基板の一面とは反対側の背面に、第２の樹脂膜及び金属膜を形成する工程と、
前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第２の樹脂膜を除去し、開口穴を形成する工程と、
前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、
を有し、
前記金属膜と前記第２の樹脂膜は一体化しているものであって、
前記第２の樹脂膜及び金属膜を形成する工程は、前記金属膜と前記第２の樹脂膜とが一体化しているものを前記擬似基板に貼り付けるものであることを特徴とする半導体装置の製造方法。 - 前記第２の樹脂膜及び金属膜を形成する工程は、前記擬似基板の一面を前記第１の樹脂膜及び前記基体より剥離する工程よりも前に行われることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記擬似基板に第２の樹脂膜及び金属膜を形成する工程の前に、
前記擬似基板の背面を研磨し、前記半導体チップを露出させる工程をさらに有することを特徴とする請求項１または２に記載の半導体装置の製造方法。 - 前記貫通電極を形成した後、前記擬似基板の一面に、前記貫通電極と接続される配線を形成する工程をさらに有することを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
- 前記貫通電極を形成した後、前記金属膜に配線を形成する工程をさらに有することを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
- 前記擬似基板において前記樹脂組成物により形成されている領域を切断して前記複数の半導体チップを個片化する工程を有することを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
- 前記金属膜は、銅または銅を含む材料により形成されており、
前記レーザ光は、ＣＯ２レーザによるレーザ光であることを特徴とする請求項１から６のいずれかに記載の半導体装置の製造方法。 - 前記樹脂組成物は、モールド樹脂であることを特徴とする請求項１から７のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011150476A JP5884319B2 (ja) | 2011-07-06 | 2011-07-06 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011150476A JP5884319B2 (ja) | 2011-07-06 | 2011-07-06 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013016753A JP2013016753A (ja) | 2013-01-24 |
| JP5884319B2 true JP5884319B2 (ja) | 2016-03-15 |
Family
ID=47689107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011150476A Active JP5884319B2 (ja) | 2011-07-06 | 2011-07-06 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5884319B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6592948B2 (ja) * | 2015-04-21 | 2019-10-23 | 富士通株式会社 | 半導体装置の製造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
| TW200805682A (en) * | 2006-07-07 | 2008-01-16 | Advanced Semiconductor Eng | Method for encapsulating sensor chips |
| JP5436837B2 (ja) * | 2008-10-30 | 2014-03-05 | 新光電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
-
2011
- 2011-07-06 JP JP2011150476A patent/JP5884319B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013016753A (ja) | 2013-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9247644B2 (en) | Wiring board and method for manufacturing the same | |
| JP2008211213A (ja) | 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法 | |
| US20090218669A1 (en) | Multi-chip package structure and method of fabricating the same | |
| JP2008160084A (ja) | ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法 | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| JP2008258582A (ja) | ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法 | |
| US20120119391A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP2008153668A (ja) | 優れたｃｔｅ性能を有するウェハレベルパッケージおよびその方法 | |
| JP2011119502A (ja) | 半導体パッケージとその製造方法 | |
| US20120018870A1 (en) | Chip scale package and fabrication method thereof | |
| JP5810958B2 (ja) | 半導体装置の製造方法及び電子装置の製造方法 | |
| KR20110002426A (ko) | 반도체장치의 제조방법 | |
| US8209860B2 (en) | Method of manufacturing printed circuit board having metal bump | |
| JP2017041500A (ja) | プリント配線板および半導体パッケージ | |
| JP5877673B2 (ja) | 配線基板及びその製造方法、半導体パッケージ | |
| JP2008235555A (ja) | 電子装置の製造方法及び基板及び半導体装置 | |
| JP5803276B2 (ja) | 半導体装置の製造方法 | |
| KR20110025250A (ko) | 미세 피치의 구리 범프 제조 방법 | |
| JP5870626B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP6213128B2 (ja) | 電子部品パッケージおよび電子部品パッケージの製造方法 | |
| JP5599860B2 (ja) | 半導体パッケージ基板の製造方法 | |
| JP5982760B2 (ja) | 電子デバイス及びその製造方法 | |
| JP5884319B2 (ja) | 半導体装置の製造方法 | |
| KR20160001827A (ko) | 인쇄회로기판 제조방법 | |
| JP5581830B2 (ja) | 部品内蔵基板の製造方法及び部品内蔵基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140304 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150123 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5884319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |