JP2013016753A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013016753A
JP2013016753A JP2011150476A JP2011150476A JP2013016753A JP 2013016753 A JP2013016753 A JP 2013016753A JP 2011150476 A JP2011150476 A JP 2011150476A JP 2011150476 A JP2011150476 A JP 2011150476A JP 2013016753 A JP2013016753 A JP 2013016753A
Authority
JP
Japan
Prior art keywords
film
forming
resin
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011150476A
Other languages
English (en)
Other versions
JP5884319B2 (ja
Inventor
Shinya Sasaki
伸也 佐々木
Motoaki Tani
元昭 谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011150476A priority Critical patent/JP5884319B2/ja
Publication of JP2013016753A publication Critical patent/JP2013016753A/ja
Application granted granted Critical
Publication of JP5884319B2 publication Critical patent/JP5884319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】擬似基板のモールド樹脂にきれいな開口穴を形成する。
【解決手段】基体に貼り付けられた第1の樹脂膜上に複数の半導体チップを配置する工程と、複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程と、前記擬似基板の一面とは反対側の背面に、第2の樹脂膜及び金属膜を形成する工程と、前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第2の樹脂膜を除去し、開口穴を形成する工程と、前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。
【選択図】 図3

Description

本発明は、半導体装置の製造方法に関するものである。
IC(Integrated Circuit)等の半導体装置は、電子回路が形成されたシリコン等のチップをモールド樹脂により覆いパッケージングすることにより形成されている。近年、このような半導体装置において、高密度と低コストを両立するパッケージ技術として、CSP(Chip-Size Package)が有望であるとされており、更に、CSPのファインピッチ化が加速され、WLP(Wafer Level Package)へと移行しつつある。尚、WLPは、WL−CSP(Wafer Level CSP)、又は、W−CSP(Wafer CSP)と呼ばれる場合がある。
WLPでは、チップをウエハ状態で配置してパッケージングを行ない、チップの良否判定の試験を行なった後ダイシングにより分離するものである。このため、従来のパッケージングと比較して、低コストで、実装面積をリアルチップサイズまで小さくすることができるため、将来的に有望なパッケージの一つである。
特開2001−313350号公報
ところで、WLPにおいて、3次元化を行なう場合、モールド樹脂に貫通穴を形成するが、モールド樹脂には、無機フィラーが80%以上含まれているため、ドリル等により貫通穴を形成する際、ドリルの先端部分が摩耗してしまう。このため、ドリルの先端部分を頻繁に交換する必要があり、高コスト化するという問題がある。また、レーザ光を用いて熱により貫通穴を形成する場合、レーザ光が照射される表面側では、所望の形状の貫通穴を形成することができるが、反対側の裏面側では、モールド樹脂が飛び散り貫通穴が所望の形状に形成されないという問題を有している。図1には、モールド樹脂にレーザ光を照射することにより形成された貫通穴の顕微鏡写真を示す。尚、図1(a)は、レーザ光が照射された側の表面における貫通穴の様子を示すものであり、図1(b)は、レーザ光が照射された側とは反対側の裏面における貫通穴の様子を示すものである。図1(b)に示される裏面における貫通穴は、図1(a)に示される表面における貫通穴とは異なる形状であり、所望の形状には形成されてはいない。このような形状の貫通穴に貫通電極を形成した場合、歩留りの低下や信頼性の低下を招いてしまう。
よって、両面に配線層が形成されるWLPにおいて、モールド樹脂等の樹脂組成物に微細な貫通穴を低コストで形成することのできる半導体装置の製造方法が求められている。
本実施の形態の一観点によれば、基体に貼り付けられた第1の樹脂膜上に複数の半導体チップを配置する工程と、複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程と、前記擬似基板の一面とは反対側の背面に、第2の樹脂膜及び金属膜を形成する工程と、前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第2の樹脂膜を除去し、開口穴を形成する工程と、前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、を有することを特徴とする。
開示の半導体装置の製造方法によれば、両面に配線層が形成されるWLPにおいて、モールド樹脂等の樹脂組成物に微細な貫通穴を低コストで形成することのできる半導体装置の製造方法を提供することができる。
レーザ光により形成された貫通穴の顕微鏡写真 第1の実施の形態における半導体装置の製造方法の工程図(1) 第1の実施の形態における半導体装置の製造方法の工程図(2) 第1の実施の形態における半導体装置の製造方法の工程図(3) 第1の実施の形態における半導体装置の製造方法の工程図(4) 第2の実施の形態における半導体装置の製造方法の工程図(1) 第2の実施の形態における半導体装置の製造方法の工程図(2) 第2の実施の形態における半導体装置の製造方法の工程図(3) 第2の実施の形態における半導体装置の製造方法の工程図(4)
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第1の実施の形態〕
第1の実施の形態における半導体装置の製造方法ついて、図2から図5に基づき説明する。
最初に、図2(a)に示すように、表面が平坦な基体11上に、基体11に接着する第1の樹脂膜12を形成し、第1の樹脂膜12上に、半導体チップ13を配置し接着させる。この際、半導体チップ13の回路面13aが、第1の樹脂膜12側になるように配置する。
基体11は、例えば、Si(シリコン)基板、ガラス基板、ステンレス等の金属板等を用いることができる。本実施の形態では、基体11としてSi基板を用いた場合について説明する。
また、第1の樹脂膜12は、耐熱性や剥離性の観点から、熱発泡フィルム、又は、紫外線を照射することにより接着強度が低下するフィルムが用いられており、第1の樹脂膜12となるフィルムを基体11にラミネートすることにより接着されている。尚、本実施の形態においては、熱発泡フィルムを用いた場合について説明する。
半導体チップ13は、SiやGaAs等の半導体基板の表面となる回路面13aに、電子回路等が形成されているものを切断し半導体チップとしたものである。
次に、図2(b)に示すように、モールド樹脂等の樹脂組成物14により半導体チップ13の全体を覆う。具体的には、半導体チップ13が接着されている面にモールド樹脂等の樹脂組成物14を供給することにより、半導体チップ13を樹脂組成物14により埋めることができる。
次に、図2(c)に示すように、モールド樹脂等の樹脂組成物14をプレスし、樹脂組成物14の表面を平坦化した状態で固める。これにより、半導体チップ13は樹脂組成物14により固められ、擬似ウエハ10としてウエハ形状に再構築される。尚、本実施の形態では、このように形成される擬似ウエハ10を擬似基板と記載する場合がある。
次に、図2(d)に示すように、加熱することにより、発泡フィルム等の第1の樹脂膜12を半導体チップ13及び固まった状態の樹脂組成物14より剥離する。この際、基体11も剥がされる。これにより擬似ウエハ10が形成される。本実施の形態では擬似ウエハ10は、シリコンウエハ等と同様の略円形の形状のものについて説明するが、略長方形の形状のものであってもよい。擬似基板を略円形の形状で形成することによりウエハ用の検査装置等を用いて検査等を行なうことができ、擬似基板を略長方形の形状で形成することによりプリント基板等の基板用検査装置を用いて検査等を行なうことができる。尚、第1の樹脂膜12が、紫外線を照射することにより接着強度が低下するフィルムである場合には、紫外線を照射して剥離する。
次に、図3(a)に示すように、樹脂組成物14により半導体チップ13がウエハ状に再構築された擬似ウエハ10において、半導体チップ13の回路面13aが形成されている面とは反対側の面、即ち、擬似ウエハ10の背面に第2の樹脂膜15を例えば貼り付けて形成する。更に、第2の樹脂膜15の上に金属膜16を例えば貼り付けて形成する。第2の樹脂膜15は絶縁性を有する材料により形成されており、金属膜16は、導電性を有するものであって、特に、後に配線を形成するものであるため、銅等の導電性の高い材料により形成されている。本実施の形態では、第2の樹脂膜15と金属膜16とが一体化されている樹脂付き銅箔(RCC:Resin Coated Copper)を半導体チップ13の回路面13aが形成されている面とは反対側の面にラミネートする。しかし、第2の樹脂膜15と金属膜16の形成は、一体化された樹脂付き銅箔に限られず、別体のものを順次に形成してもよい。また、第2の樹脂膜15と金属膜16の形成は、擬似ウエハ10を第1の樹脂膜12及び前記基体11より剥離する工程よりも前に行われてもよい。
次に、図3(b)に示すように、半導体チップ13の回路面13a側より、樹脂組成物14にレーザにより開口穴17を形成する。レーザはCOレーザを用いて、金属膜16に達する開口穴17を形成する。COレーザによるレーザ光は、金属膜16を貫通しないように設定されているため、形成される開口穴17は金属膜16に達した段階でとまる。この際、COレーザにより飛び散った樹脂組成物14が半導体チップ13の回路面13aに付着しないよう不図示の樹脂層(保護膜)等が形成されている。この樹脂層等は、例えば、ドライフィルムレジスト等により形成されている。
次に、図3(c)に示すように、シード層18を開口穴17、半導体チップ13の回路面13a及び樹脂組成物14の表面に形成し、更に、開口穴17が形成されている領域に開口を有するレジストパターン19をシード層18上に形成する。尚、シード層18は、金属材料を無電解メッキ、又は、スパッタリングすることにより形成されている。本実施の形態では、シード層18は、スパッタリングにより金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。また、レジストパターン19は、シード層18上にフォトレジストを塗布し露光装置による露光及び現像を行なうことにより形成する。
次に、図3(d)に示すように、電解メッキを行なうことにより、開口穴17に銅等を埋め込み貫通電極20を形成する。この後、レジストパターン19を剥離し、更に、擬似ウエハ10の表面に形成されているシード層18を除去する。シード層18は、ウエットエッチング及びドライエッチングにより除去する。尚、図3(c)及び(d)に示す工程の他、図3(b)に示す開口穴17を形成した後、電解メッキを行なうことにより、開口穴17の底部に露出している金属膜16の表面より銅等を堆積させることにより、開口穴17に貫通電極20を形成してもよい。
次に、図4(a)に示すように、半導体チップ13の回路面13a側に絶縁層21を形成する。具体的には、半導体チップ13の回路面13a側に、感光性エポキシ、感光性ポリベンゾオキサゾール又は感光性ポリイミド等の感光性樹脂を塗布し、現像及びキュアを行なうことにより絶縁層21を形成する。
次に、図4(b)に示すように、絶縁層21が形成されている側に多層配線構造部22を形成する。多層配線構造部22は、絶縁層21が形成されている側において、一般的なセミアディティブ法により形成する。具体的には、絶縁層21の表面にレジストパターンを形成し、RIE(Reactive Ion Etching)等のドライエッチングを行なうことにより、絶縁層21に開口部を形成する。この後、全面にスパッタリング等によりシード層を形成した後、シード層上にフォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、絶縁層21の開口部に開口を有するレジストパターンを形成する。この後、電解メッキを行ない、絶縁層21の開口部を銅等の材料により埋め込み接続電極を形成し、更に、レジストパターン及び露出しているシード層を除去する。シード層は、金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。以上の絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部22を形成することができる。
次に、図4(c)に示すように、多層配線構造部22が形成されている面とは反対側の面に、金属膜16の表面にレジストパターン31を形成する。レジストパターン31は、金属膜16上にドライフィルムレジストを貼り付けた後、露光装置による露光及び現像を行なうことにより形成する。
次に、図4(d)に示すように、レジストパターン31が形成されていない領域の金属膜16をエッチングにより除去することにより配線32を形成し、更に、有機溶剤等によりレジストパターン31を除去する。
次に、図5(a)に示すように、配線32が形成されている面に絶縁層33を形成する。絶縁層33は、絶縁性樹脂を塗布することにより配線構造部34が形成される。尚、絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部を形成することができる。
次に、図5(b)に示すように、1点鎖線で示すダイシングラインD1に沿って、ダイシングにより切断し分離することにより、半導体装置を作製する。このようにして作製される半導体装置としては、半導体素子、MEMS素子、センサ素子、受動素子等のうちから選ばれる1又は2以上の素子を含むもの等が挙げられる。
尚、本実施の形態では、モールド樹脂等の樹脂組成物14は、有機材料等の樹脂材料と無機フィラーとを有する材料により形成されている。無機フィラーは、酸化アルミニウム、酸化シリコン、水酸化アルミニウム、窒化アルミニウム等のうちから選ばれる、1又は2以上の材料により形成されていることが好ましい。
また、上記説明では、ウエハ形状に再構築する場合について説明したが、再構築は、ウエハ形状等の丸い形状以外にも、四角い形状であってもよい。ウエハ形状で再構築を行なった場合には、半導体装置の製造工程等において、半導体製造設備を用いることが可能であり、また、四角い形状で再構築を行なった場合には、プリント配線板製造設備を用いることができる。
また、絶縁層33が形成されている側においても、配線構造部34を有する多層配線構造部を形成する場合、絶縁層33が形成されている側に形成される多層配線構造部は、多層配線構造部22と層数又は膜厚が同じであることが好ましい。層数又は膜厚を同じにすることにより、半導体チップ13及び樹脂組成物14に加わる応力が相殺され、作製される半導体装置の反りを低減することができる。尚、配線構造部34を有する多層配線構造部と多層配線構造部22とは層数及び膜厚がともに同じであることが、より好ましい。
〔第2の実施の形態〕
次に、第2の実施の形態における半導体装置の製造方法について、図6から図9に基づき説明する。
最初に、図6(a)に示すように、表面が平坦な基体11上に、基体11に接着する第1の樹脂膜12を形成し、第1の樹脂膜12上に、半導体チップ13を配置し接着させる。この際、半導体チップ13の回路面13aが、第1の樹脂膜12側になるように配置する。
次に、図6(b)に示すように、モールド樹脂等の樹脂組成物14により半導体チップ13の全体を覆う。具体的には、半導体チップ13が接着されている面にモールド樹脂等の樹脂組成物14を供給することにより、半導体チップ13を樹脂組成物14により埋めることができる。
次に、図6(c)に示すように、モールド樹脂等の樹脂組成物14をプレスし、樹脂組成物14の表面を平坦化した状態で固める。これにより、半導体チップ13は樹脂組成物14により固められ、擬似ウエハ10としてウエハ形状に再構築される。
次に、図6(d)に示すように、加熱することにより、発泡フィルム等の第1の樹脂膜12を半導体チップ13及び固まった状態の樹脂組成物14より剥離する。この際、基体11も剥がされる。これにより擬似ウエハ10が形成される。尚、第1の樹脂膜12が、紫外線を照射することにより接着強度が低下するフィルムである場合には、紫外線を照射して剥離する。
次に、図7(a)に示すように、半導体チップ13の回路面13aが形成されている面とは反対側の樹脂組成物14を研磨により除去し、擬似ウエハ10aを形成する。この研磨は、例えば、半導体チップ13が露出するまで行なう。このように研磨により樹脂組成物14を薄くすることにより、後述するようにレーザ光を照射して開口穴17を形成する際に、開口を小さく形成することができる。尚、本実施の形態では、第1の樹脂膜12及び基体11を剥離した後に、擬似ウエハ10の研磨を行なう場合について説明するが、擬似ウエハ10に第1の樹脂膜12及び基体11が付着している状態で、擬似ウエハ10の研磨を行なってもよい。この場合、研磨を行なった後に、擬似ウエハ10aより第1の樹脂膜12及び基体11を剥離する。
次に、図7(b)に示すように、樹脂組成物14により半導体チップ13がウエハ状に再構築された擬似ウエハ10aにおいて、半導体チップ13の回路面13aが形成されている面とは反対側の面に第2の樹脂膜15を貼り付け、更に、金属膜16を貼り付ける。第2の樹脂膜15は絶縁性を有する材料により形成されており、金属膜16は、導電性を有するものであって、特に、後に配線を形成するものであるため、銅等の導電性の高い材料により形成されている。本実施の形態では、第2の樹脂膜15と金属膜16とが一体化されている樹脂付き銅箔(RCC)を半導体チップ13の回路面13aが形成されている面とは反対側の面にラミネートする。
次に、図7(c)に示すように、半導体チップ13の回路面13a側より、樹脂組成物14にレーザにより開口穴17を形成する。レーザはCOレーザを用いて、金属膜16に達する開口穴17を形成する。COレーザによるレーザ光は、金属膜16を貫通しないように設定されているため、形成される開口穴17は金属膜16に達した段階でとまる。この際、COレーザにより飛び散った樹脂組成物14が半導体チップ13の回路面13aに付着しないよう不図示の樹脂層等が形成されている。この樹脂層等は、例えば、ドライフィルムレジスト等により形成されている。
次に、図7(d)に示すように、シード層18を開口穴17、半導体チップ13の回路面13a及び樹脂組成物14の表面に形成し、更に、開口穴17が形成されている領域に開口を有するレジストパターン19をシード層18上に形成する。尚、シード層18は、金属材料を無電解メッキ、又は、スパッタリングすることにより形成されている。本実施の形態では、シード層18は、スパッタリングにより金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。また、レジストパターン19は、シード層18上にフォトレジストを塗布し露光装置による露光及び現像を行なうことにより形成する。
次に、図8(a)に示すように、電解メッキを行なうことにより、開口穴17に銅等を埋め込み貫通電極20を形成する。この後、レジストパターン19を剥離し、更に、擬似ウエハ10aの表面に形成されているシード層18を除去する。シード層18は、ウエットエッチング及びドライエッチングにより除去する。
次に、図8(b)に示すように、半導体チップ13の回路面13a側に絶縁層21を形成する。具体的には、半導体チップ13の回路面13a側に、感光性エポキシ、感光性ポリベンゾオキサゾール又は感光性ポリイミド等の感光性樹脂を塗布し、現像及びキュアを行なうことにより絶縁層21を形成する。
次に、図8(c)に示すように、絶縁層21が形成されている側に多層配線構造部22を形成する。多層配線構造部22は、絶縁層21が形成されている側において、一般的なセミアディティブ法により形成する。具体的には、絶縁層21の表面にレジストパターンを形成し、RIE等のドライエッチングを行なうことにより、絶縁層21に開口部を形成する。この後、全面にスパッタリング等によりシード層を形成した後、シード層上にフォトレジストを塗布し、露光装置による露光及び現像を行なうことにより、絶縁層21の開口部に開口を有するレジストパターンを形成する。この後、電解メッキを行ない、絶縁層21の開口部を銅等の材料により埋め込み接続電極を形成し、更に、レジストパターン及び露出しているシード層を除去する。シード層は、金属密着層と銅とを積層することにより形成されており、金属密着層を形成する材料としては、例えば、チタン、クロム等が用いられる。以上の絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部22を形成することができる。
次に、図8(d)に示すように、多層配線構造部22が形成されている面とは反対側の面に、金属膜16の表面にレジストパターン31を形成する。レジストパターン31は、金属膜16上にドライフィルムレジストを貼り付けた後、露光装置による露光及び現像を行なうことにより形成する。
次に、図9(a)に示すように、レジストパターン31が形成されていない領域の金属膜16をエッチングにより除去することにより配線32を形成し、更に、有機溶剤等によりレジストパターン31を除去する。
次に、図9(b)に示すように、配線32が形成されている面に絶縁層33を形成する。絶縁層33は、絶縁性樹脂を塗布することにより配線構造部34が形成される。尚、絶縁層の形成、絶縁層における開口部の形成、接続電極の形成を繰り返し行なうことにより所望の層数を有する多層配線構造部を形成することができる。
次に、図9(c)に示すように、1点鎖線で示すダイシングラインD1に沿って、ダイシングにより切断し分離することにより、半導体装置を作製する。このようにして作製される半導体装置としては、半導体素子、MEMS素子、センサ素子、受動素子等のうちから選ばれる1又は2以上の素子を含むもの等が挙げられる。
本実施の形態では、樹脂組成物14が薄く形成されているため、レーザ光により形成される開口穴17を小さくすることができる。また、回路面13aとは反対側においても半導体チップ13が露出しているため、樹脂組成物14による応力の影響がなくなるため、半導体装置における反りを低減することができる。
尚、上記以外の内容については、第1の実施の形態と同様である。
(実施例1)
実施例1について説明する。実施例1は、第1の実施の形態における半導体装置の製造方法である。
基体11となるシリコンウエハに、第1の樹脂膜12となる熱発泡フィルムをラミネートし、大きさが5mm×5mm、厚さが0.2mmの半導体チップ13となるシリコンのベアチップをフリップチップボンダにより、熱発泡フィルム上にマウントする。この際、ベアチップに形成されている回路面13aが、熱発泡フィルムの側となるようにマウントする。次に、ベアチップの背面及び側面を樹脂組成物14であるモールド樹脂により埋め込み、厚さ0.4mm、φ150mmの擬似ウエハ10を作製する。この後、加熱することにより熱発泡フィルム及びシリコンウエハを擬似ウエハ10より剥離し、モールド樹脂のキュアを行なう。この後、第2の樹脂膜15となる樹脂厚が0.05mm及び金属膜16となる銅箔の厚さが0.018mmのRCCをベアチップの回路面13aが露出している面と反対側の面にラミネートする。
次に、擬似ウエハ10においてベアチップの回路面13aが露出している面に、レーザ光を照射し、モールド樹脂にφ0.2mmの開口穴17となるビアを形成する。このビアは銅箔に達するように形成する。この後、ビアの内壁等におけるゴミを除去するためプラズマ処理を行なった後、銅の無電解メッキによりシード層18を形成する。この後、シード層18の形成されている面に、ドライフィルムレジストをラミネートし、露光装置による露光及び現像を行なうことにより、ビアの形成されている領域に開口を有するレジストパターン19を形成する。この後、銅の電解メッキによりビアの内部を銅により埋め込みビア内部に貫通電極20を形成し、レジストパターン19をアミン系剥離液により剥離し、シード層18をウエットエッチング及びドライエッチングにより除去する
次に、擬似ウエハ10においてベアチップの回路面13aが露出している面に、スピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光装置による露光、現像、キュア、残渣除去のための酸素プラズマ処理を行なう。これにより厚さ10μmであって、回路面13aの端子部及び貫通電極20の形成されている領域に、φ30μmの開口部を有する絶縁層21を形成する。
次に、スパッタリングにより、チタンが0.1μm、銅が0.3μmの厚さの積層膜を成膜しシード層を形成する。この後、絶縁層21に形成された開口部に開口を有するレジストパターンを形成し、銅の電解メッキによりシード層が露出している部分に銅の接続電極を形成する。銅の電解メッキを行なった後、レジストパターンを有機溶剤等により剥離し、レジストパターンの下に形成されていたシード層をウエットエッチング及びドライエッチングにより除去する。このように形成された接続電極等により配線が形成され、更に、絶縁層を介し多層化することにより多層配線構造部22が形成される。
次に、多層配線構造部22が形成されている面に保護フィルムをラミネート、この面と反対側の面の金属膜16となる銅箔上にドライフィルムレジストをラミネートし、露光装置による露光現像を行なうことにより、レジストパターンを形成する。この後、銅箔をウエットエッチング等により除去することにより、線幅が50μmの配線32を形成する。この後、ラミネートされている保護フィルムを剥離する。これにより、両面に配線を有する半導体装置が作製される。
(実施例2)
実施例2について説明する。実施例2は、第2の実施の形態における半導体装置の製造方法である。
基体11となるシリコンウエハに、第1の樹脂膜12となる熱発泡フィルムをラミネートし、大きさが5mm×5mm、厚さが0.4mmの半導体チップ13となるシリコンのベアチップをフリップチップボンダにより、熱発泡フィルム上にマウントする。この際、ベアチップに形成されている回路面13aが、熱発泡フィルムの側となるようにマウントする。次に、ベアチップの背面及び側面を樹脂組成物14であるモールド樹脂により埋め込み、厚さ0.6mm、φ150mmの擬似ウエハ10を作製する。この後、加熱することにより熱発泡フィルム及びシリコンウエハを擬似ウエハ10より剥離し、モールド樹脂のキュアを行なう。この後、ベアチップの回路面13aが形成されている面と反対側の面を擬似ウエハの厚さが0.4mmになるまで研磨し、ベアチップを露出させ擬似ウエハ10aを形成する。この後、第2の樹脂膜15となる樹脂厚が0.05mm及び金属膜16となる銅箔の厚さが0.018mmのRCCをベアチップの回路面13aが露出している面と反対側の面にラミネートする。
次に、擬似ウエハ10aにおいてベアチップの回路面13aが露出している面に、レーザ光を照射し、モールド樹脂にφ0.2mmの開口穴17となるビアを形成する。このビアは銅箔に達するように形成する。この後、ビアの内壁等におけるゴミを除去するためプラズマ処理を行なった後、銅の無電解メッキによりシード層18を形成する。この後、シード層18の形成されている面に、ドライフィルムレジストをラミネートし、露光装置による露光及び現像を行なうことにより、ビアの形成されている領域に開口を有するレジストパターン19を形成する。この後、銅の電解メッキによりビアの内部を銅により埋め込みビア内部に貫通電極20を形成し、レジストパターン19をアミン系剥離液により剥離し、シード層18をウエットエッチング及びドライエッチングにより除去する。
次に、擬似ウエハ10aにおいてベアチップの回路面13aが露出している面に、スピンコート用の感光性エポキシワニスを塗布し、プリベーク、露光装置による露光、現像、キュア、残渣除去のための酸素プラズマ処理を行なう。これにより厚さ10μmであって、回路面13aの端子部及び貫通電極20の形成されている領域に、φ30μmの開口部を有する絶縁層21を形成する。
次に、スパッタリングにより、チタンが0.1μm、銅が0.3μmの厚さの積層膜を成膜しシード層を形成する。この後、絶縁層21に形成された開口部に開口を有するレジストパターンを形成し、銅の電解メッキによりシード層が露出している部分に銅の接続電極を形成する。銅の電解メッキを行なった後、レジストパターンを有機溶剤等により剥離し、レジストパターンの下に形成されていたシード層をウエットエッチング及びドライエッチングにより除去する。このように形成された接続電極等により配線が形成され、更に、絶縁層を介し多層化することにより多層配線構造部22が形成される。
次に、多層配線構造部22が形成されている面に保護フィルムをラミネート、この面と反対側の面の金属膜16となる銅箔上にドライフィルムレジストをラミネートし、露光装置による露光現像を行なうことにより、レジストパターンを形成する。この後、銅箔をウエットエッチング等により除去することにより、線幅が50μmの配線32を形成する。この後、ラミネートされている保護フィルムを剥離する。これにより、両面に配線を有する半導体装置が作製される。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
(付記1)
基体に貼り付けられた第1の樹脂膜上に複数の半導体チップを配置する工程と、
複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、
前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程と、
前記擬似基板の一面とは反対側の背面に、第2の樹脂膜及び金属膜を形成する工程と、
前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第2の樹脂膜を除去し、開口穴を形成する工程と、
前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記2)
前記第2の樹脂膜及び金属膜を形成する工程は、前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程よりも前に行われることを特徴とする付記1に記載の半導体装置の製造方法。
(付記3)
前記擬似基板に第2の樹脂膜及び金属膜を形成する工程の前に、
前記擬似基板の背面を研磨し、前記半導体チップを露出させる工程をさらに有することを特徴とする付記1または2に記載の半導体装置の製造方法。
(付記4)
前記貫通電極を形成した後、前記擬似基板の一面に、前記貫通電極と接続される配線を形成する工程をさらに有することを特徴とする付記1から3のいずれかに記載の半導体装置の製造方法。
(付記5)
前記配線は、前記半導体チップに形成された回路と接続されていることを特徴とする付記4に記載の半導体装置の製造方法。
(付記6)
前記貫通電極を形成した後、前記金属膜に配線を形成する工程をさらに有することを特徴とする付記1から4のいずれかに記載の半導体装置の製造方法。
(付記7)
前記金属膜が貼り付けられた面に形成された配線を有する配線構造部と、前記金属膜が貼り付けられた面とは反対側に形成された配線を有する配線構造部とは、厚さ、または、配線の層数が同じであることを特徴とする付記6に記載の半導体装置の製造方法。
(付記8)
前記擬似基板において前記樹脂組成物により形成されている領域を切断して前記複数の半導体チップを個片化する工程を有することを特徴とする付記1から7のいずれかに記載の半導体装置の製造方法。
(付記9)
前記半導体チップは、前記第1の樹脂膜に対向する面が回路面となるように、第1の樹脂膜上に配置されるものであることを特徴とする付記1から8のいずれかに記載の半導体装置の製造方法。
(付記10)
前記第1の樹脂膜は、加熱または紫外線照射により前記擬似基板より剥離することを特徴とする付記1から9のいずれかに記載の半導体装置の製造方法。
(付記11)
前記樹脂組成物は、無機フィラーを有するものであることを特徴とする付記1から10のいずれかに記載の半導体装置の製造方法。
(付記12)
前記樹脂組成物は、モールド樹脂であることを特徴とする付記1から10のいずれかに記載の半導体装置の製造方法。
(付記13)
前記第2の樹脂膜は、絶縁体であることを特徴とする付記1から12のいずれかに記載の半導体装置の製造方法。
(付記14)
前記金属膜は、銅または銅を含む材料により形成されていることを特徴とする付記1から13のいずれかに記載の半導体装置の製造方法。
(付記15)
前記金属膜と前記第2の樹脂膜は一体化しているものであって、
前記第2の樹脂膜及び金属膜を貼り付ける工程は、前記金属膜と前記第2の樹脂膜とが一体化しているものを前記擬似基板に貼り付けるものであることを特徴とする付記1から14のいずれかに記載の半導体装置の製造方法。
(付記16)
前記擬似基板は、略円形または略長方形の形状であることを特徴とする付記1から15のいずれかに記載の半導体装置の製造方法。
10 擬似基板
11 基体
12 第1の樹脂膜
13 半導体チップ
13a 回路面
14 樹脂組成物
15 第2の樹脂膜
16 金属膜
17 開口穴
18 シード層
19 レジストパターン
20 貫通電極
21 絶縁層
22 多層配線構造部
31 レジストパターン
32 配線
33 絶縁層
34 配線構造部
D1 ダイシングライン

Claims (6)

  1. 基体に貼り付けられた第1の樹脂膜上に複数の半導体チップを配置する工程と、
    複数の前記半導体チップを樹脂組成物により板状に固め擬似基板を形成する工程と、
    前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程と、
    前記擬似基板の一面とは反対側の背面に、第2の樹脂膜及び金属膜を形成する工程と、
    前記擬似基板の一面より、前記金属膜がストッパーとなるレーザ光を照射することにより、前記樹脂組成物及び前記第2の樹脂膜を除去し、開口穴を形成する工程と、
    前記開口穴に前記金属膜と接続される貫通電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記第2の樹脂膜及び金属膜を形成する工程は、前記擬似基板の一面を前記第1の樹脂膜及び前記基体より剥離する工程よりも前に行われることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記擬似基板に第2の樹脂膜及び金属膜を形成する工程の前に、
    前記擬似基板の背面を研磨し、前記半導体チップを露出させる工程をさらに有することを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記貫通電極を形成した後、前記擬似基板の一面に、前記貫通電極と接続される配線を形成する工程をさらに有することを特徴とする請求項1から3のいずれかに記載の半導体装置の製造方法。
  5. 前記貫通電極を形成した後、前記金属膜に配線を形成する工程をさらに有することを特徴とする請求項1から4のいずれかに記載の半導体装置の製造方法。
  6. 前記擬似基板において前記樹脂組成物により形成されている領域を切断して前記複数の半導体チップを個片化する工程を有することを特徴とする請求項1から5のいずれかに記載の半導体装置の製造方法。
JP2011150476A 2011-07-06 2011-07-06 半導体装置の製造方法 Active JP5884319B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011150476A JP5884319B2 (ja) 2011-07-06 2011-07-06 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011150476A JP5884319B2 (ja) 2011-07-06 2011-07-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013016753A true JP2013016753A (ja) 2013-01-24
JP5884319B2 JP5884319B2 (ja) 2016-03-15

Family

ID=47689107

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011150476A Active JP5884319B2 (ja) 2011-07-06 2011-07-06 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5884319B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207802A (ja) * 2015-04-21 2016-12-08 富士通株式会社 半導体装置の製造方法及び半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20080009102A1 (en) * 2006-07-07 2008-01-10 Advanced Semiconductor Engineering Inc. Method for Encasulating Sensor Chips
JP2010109180A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置内蔵基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313350A (ja) * 2000-04-28 2001-11-09 Sony Corp チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法
US20080009102A1 (en) * 2006-07-07 2008-01-10 Advanced Semiconductor Engineering Inc. Method for Encasulating Sensor Chips
JP2010109180A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置内蔵基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016207802A (ja) * 2015-04-21 2016-12-08 富士通株式会社 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP5884319B2 (ja) 2016-03-15

Similar Documents

Publication Publication Date Title
US9247644B2 (en) Wiring board and method for manufacturing the same
JP2008211213A (ja) 減少した構造を有するマルチチップパッケージおよびそれを形成するための方法
JP2008160084A (ja) ダイ収容キャビティを備えたウェーハレベルパッケージおよびその方法
US20090218669A1 (en) Multi-chip package structure and method of fabricating the same
JP2008258582A (ja) ダイ受入れキャビティを備えたウェハレベル・イメージセンサパッケージおよびその方法
JP2011119502A (ja) 半導体パッケージとその製造方法
JP2008153668A (ja) 優れたcte性能を有するウェハレベルパッケージおよびその方法
US20120119391A1 (en) Semiconductor package and manufacturing method thereof
JP5810958B2 (ja) 半導体装置の製造方法及び電子装置の製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
JP2009010352A (ja) ダイ収容スルーホールを備えたcmos撮像素子チップスケールパッケージおよびその方法
US20120018870A1 (en) Chip scale package and fabrication method thereof
KR20110002426A (ko) 반도체장치의 제조방법
US8209860B2 (en) Method of manufacturing printed circuit board having metal bump
WO2016039223A1 (ja) 構造体及びその製造方法
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP2008235555A (ja) 電子装置の製造方法及び基板及び半導体装置
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
JP2012248598A (ja) 半導体装置の製造方法
JP5870626B2 (ja) 半導体装置及び半導体装置の製造方法
JP6213128B2 (ja) 電子部品パッケージおよび電子部品パッケージの製造方法
KR101278426B1 (ko) 반도체 패키지 기판의 제조방법
JP5982760B2 (ja) 電子デバイス及びその製造方法
JP5884319B2 (ja) 半導体装置の製造方法
JP5581830B2 (ja) 部品内蔵基板の製造方法及び部品内蔵基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160125

R150 Certificate of patent or registration of utility model

Ref document number: 5884319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150