JP4285362B2 - 電子部品の実装構造および電子部品の製造方法 - Google Patents
電子部品の実装構造および電子部品の製造方法 Download PDFInfo
- Publication number
- JP4285362B2 JP4285362B2 JP2004237153A JP2004237153A JP4285362B2 JP 4285362 B2 JP4285362 B2 JP 4285362B2 JP 2004237153 A JP2004237153 A JP 2004237153A JP 2004237153 A JP2004237153 A JP 2004237153A JP 4285362 B2 JP4285362 B2 JP 4285362B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- hole
- resin layer
- resin
- circuit conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
本発明の実施の形態1における電子部品の実装構造について図1、図2を、またその製造方法について図3をそれぞれ参照して説明する。図1は、本発明の実施の形態1における電子部品の実装構造を説明する断面図である。図2(a)は、本発明の実施の形態1における電子部品の実装構造において、個別回路部品を内蔵した例を示す断面図であり、図2(b)は、本発明の実施の形態1における電子部品の、より高密度化した実装構造を示す断面図である。図3は、本発明の実施の形態1における実装構造を有する電子部品を製造するための工程の一例を示す図である。なお、図1〜図3において、従来の電子部品の実装構造の説明に用いた図6と同じ構成要素には同じ符号を付している。
本発明の実施の形態2における電子部品の実装構造について図4を、またその製造方法について図5をそれぞれ参照して説明する。図4(a)は、本発明の実施の形態2における電子部品の実装構造を説明する断面図である。図4(b)は、本発明の実施の形態2における電子部品の実装構造において回路部品を内蔵した例を示す断面図である。図5は、本発明の実施の形態2における実装構造の電子部品を製造するための工程の一例を示す図である。図4、図5において、図1〜図3および図6と同じ構成要素には同じ符号を付している。
1a 第2の電子部品
1b 第3の電子部品
2,2a,2b,10a,10b,10c 端子部
3,23 回路基板
4 回路導体
5a,5b,5c,5d,22a,22b,22c,22d 第1の回路導体
5e,5f,5g 第3の回路導体
6 基板樹脂
7a 第2のスルーホール
7b 第4のスルーホール
8,8a,8b 導電性樹脂
9 第1の電子部品
11,21 樹脂層
12a 第1の樹脂層
12b 第3の樹脂層
13 第1のスルーホール
14a,14b 封止樹脂
15 第2の樹脂層
16 抵抗器
17 コンデンサ(キャパシタ)
18 第3のスルーホール
24a,25 第2の回路導体
Claims (14)
- 第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、前記基材の一方の面に形成された第1の回路導体と接合され、
前記第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が前記基材の前記一方の面に配設、固着され、
第2の電子部品に備わる複数の突起状の端子部が前記第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、
前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が前記基材の他方の面側に配設され、
前記第1のスルーホールと前記第3のスルーホールの位置を合わせて前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂が充填され、
前記第2の樹脂層上に第2の回路導体が形成されたことを特徴とする電子部品の実装構造。 - 第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、前記基材の一方の面に形成された第1の回路導体と接合され、
前記第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が前記基材の前記一方の面に配設、固着され、
第2の電子部品に備わる複数の突起状の端子部が前記第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、
前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が前記基材の他方の面側に配設され、
前記第1のスルーホールと前記第3のスルーホールの位置を合わせて前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂が充填され、
前記第2の樹脂層上に第2の回路導体が形成され、
前記第2の回路導体と接続する所定の位置に複数の第4のスルーホールを設けた絶縁性の第3の樹脂層が前記第2の樹脂層の前記第2の回路導体が形成された面上に配設、固着され、
前記第4のスルーホールにペースト状の導電性樹脂を充填するとともに、第3の電子部品に備わる複数の突起状の端子部が前記第4のスルーホールの導電性樹脂に埋め込まれて硬化接続されたことを特徴とする電子部品の実装構造。 - 前記第1の回路導体が導電性樹脂により形成されていることを特徴とする請求項1または請求項2に記載の電子部品の実装構造。
- 前記第1の回路導体が前記基材上に積層した導電性材料のフィルムをパターニングして形成されていることを特徴とする請求項1または請求項2に記載の電子部品の実装構造。
- 前記第2の回路導体が導電性樹脂により形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の電子部品の実装構造。
- 前記第2の回路導体が前記第2の樹脂層上に積層した導電性材料のフィルムをパターニングして形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の電子部品の実装構造。
- 導電性樹脂に低温硬化型の導電性樹脂が用いられていることを特徴とする請求項1から請求項6のいずれか1項に記載の電子部品の実装構造。
- 前記基材、前記第1の樹脂層、前記第2の樹脂層、前記第3の樹脂層を形成する材料には、熱軟化性の樹脂を印刷積層または塗布積層した材料、またはシート状態の樹脂部材を加熱加圧積層した材料が用いられていることを特徴とする請求項1から請求項6のいずれか1項に記載の電子部品の実装構造。
- 前記第1の樹脂層または前記第2の樹脂層に抵抗器、コンデンサ、コイルを含む個別電子部品が内蔵されていることを特徴とする請求項1からは請求項6のいずれか1項に記載の電子部品の実装構造。
- 複数の突起状の端子部を有する第1の電子部品を熱軟化性の樹脂からなるシート状の絶縁性の基材に対し所定の位置に設置する工程と、
前記基材の所定の位置に第1のスルーホールを形成し、前記基材を加熱して軟化させ、前記第1の電子部品を押圧して前記基材の前記第1のスルーホールが形成されていない部分に埋設し、前記第1の電子部品の前記端子部を前記基材の一方の面側に露出させる工程と、
導電性樹脂を前記第1のスルーホールに充填し、前記基材の前記一方の面側に露出した前記第1の電子部品の前記端子部と前記第1のスルーホールとが接続される第1の回路導体を導電性樹脂により形成する工程と、
前記第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を前記基材の前記一方の面側に形成する工程と、
ペースト状の導電性樹脂を前記第2のスルーホールに充填する工程と、
複数の突起状の端子部を有する第2の電子部品の前記端子部を前記第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、
前記基材の他方の面に前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を前記基材の前記他方の面上に配設し、前記第1のスルーホールと前記第3のスルーホールの位置を合わせ前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂を充填する工程とを備えたことを特徴とする電子部品の製造方法。 - 導電性材料のフィルムにより第1の回路導体が一方の面側にパターニング形成された熱軟化性の樹脂からなるシート状の絶縁性の基材に対し、複数の突起状の端子部を有する第1の電子部品を、所定の位置に設置する工程と、
前記基材の所定の位置に第1のスルーホールを形成し、かつ、前記基材を加熱して軟化させ、前記第1のスルーホールが形成されていない部分に前記第1の電子部品を押圧して埋設し、前記第1の電子部品の前記端子部を前記基材の前記一方の面側に形成された第1の回路導体と接触させる工程と
導電性樹脂を前記第1のスルーホールに充填する工程と、
前記第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を前記基材の前記一方の面側に形成する工程と、
ペースト状の導電性樹脂を前記第2のスルーホールに充填する工程と、
複数の突起状の端子部を有する第2の電子部品の前記端子部を前記第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、
前記基材の他方の面に前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を前記基材の前記他方の面上に配設し、前記第1のスルーホールと前記第3のスルーホールの位置を合わせ前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂を充填する工程とを備えたことを特徴とする電子部品の製造方法。 - 前記第2の樹脂層上には前記第3のスルーホールと接合する第2の回路導体が形成される工程を有することを特徴とする請求項10または請求項11に記載の電子部品の製造方法。
- 前記第2の回路導体が前記第2の樹脂層上にペースト状の導電性樹脂を塗布して形成される工程を有することを特徴とする請求項12に記載の電子部品の製造方法。
- 前記第2の回路導体が前記第2の樹脂層上に導電性材料のフィルムをパターニング形成される工程を有することを特徴とする請求項12に記載の電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237153A JP4285362B2 (ja) | 2004-08-17 | 2004-08-17 | 電子部品の実装構造および電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004237153A JP4285362B2 (ja) | 2004-08-17 | 2004-08-17 | 電子部品の実装構造および電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006059852A JP2006059852A (ja) | 2006-03-02 |
JP4285362B2 true JP4285362B2 (ja) | 2009-06-24 |
Family
ID=36107097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004237153A Expired - Fee Related JP4285362B2 (ja) | 2004-08-17 | 2004-08-17 | 電子部品の実装構造および電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4285362B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4976840B2 (ja) | 2006-12-22 | 2012-07-18 | 株式会社東芝 | プリント配線板、プリント配線板の製造方法および電子機器 |
JP5076775B2 (ja) | 2007-09-25 | 2012-11-21 | 富士通株式会社 | 配線板、及び配線板を備えた装置 |
JP5436837B2 (ja) * | 2008-10-30 | 2014-03-05 | 新光電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
JP5436836B2 (ja) * | 2008-10-30 | 2014-03-05 | 新光電気工業株式会社 | 半導体装置内蔵基板の製造方法 |
CN112805871B (zh) | 2018-10-10 | 2023-07-07 | 株式会社村田制作所 | 发电元件安装基板、电池组、电子设备以及电动车辆 |
-
2004
- 2004-08-17 JP JP2004237153A patent/JP4285362B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006059852A (ja) | 2006-03-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4716038B2 (ja) | 電子部品及びその製造方法 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
KR100650614B1 (ko) | 다층기판 제조방법 | |
JP4756710B2 (ja) | 屈曲式リジットプリント配線板およびその製造方法 | |
JPH09321439A (ja) | 積層回路基板 | |
JP2003347748A (ja) | 多層配線基板及びその製造方法。 | |
JPH1056099A (ja) | 多層回路基板およびその製造方法 | |
JP4228677B2 (ja) | 回路基板 | |
KR20060050532A (ko) | 다층 배선판 및 다층 배선판의 제조방법 | |
JP2007335701A (ja) | 積層基板の製造方法 | |
JP2014107552A (ja) | 多層回路基板及びその製作方法 | |
WO2008050521A1 (fr) | Dispositif de circuit électronique tridimensionnel | |
WO2005004567A1 (ja) | 部品内蔵基板の製造方法 | |
JP4285362B2 (ja) | 電子部品の実装構造および電子部品の製造方法 | |
JP5397012B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP3930222B2 (ja) | 半導体装置の製造方法 | |
JP2007335675A (ja) | 電源装置および電源装置の製造方法 | |
JP2005026573A (ja) | 部品内蔵モジュールの製造方法 | |
JP2004146655A (ja) | コイル部品及びそれを利用した回路装置 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
JPH1070363A (ja) | 印刷配線板の製造方法 | |
JP2005045228A (ja) | 光学情報記録媒体とその製造方法 | |
JP2010258335A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
JP4883882B2 (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070313 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090316 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120403 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |