JP4285362B2 - 電子部品の実装構造および電子部品の製造方法 - Google Patents

電子部品の実装構造および電子部品の製造方法 Download PDF

Info

Publication number
JP4285362B2
JP4285362B2 JP2004237153A JP2004237153A JP4285362B2 JP 4285362 B2 JP4285362 B2 JP 4285362B2 JP 2004237153 A JP2004237153 A JP 2004237153A JP 2004237153 A JP2004237153 A JP 2004237153A JP 4285362 B2 JP4285362 B2 JP 4285362B2
Authority
JP
Japan
Prior art keywords
electronic component
hole
resin layer
resin
circuit conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004237153A
Other languages
English (en)
Other versions
JP2006059852A (ja
Inventor
法人 塚原
和宏 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004237153A priority Critical patent/JP4285362B2/ja
Publication of JP2006059852A publication Critical patent/JP2006059852A/ja
Application granted granted Critical
Publication of JP4285362B2 publication Critical patent/JP4285362B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、OA機器等の電子装置に用いられるチップ状の受動素子を始めとして、ベアチップと呼ばれるIC等の能動素子等からなる電子部品を導電体で形成された回路を有する絶縁性の基板に実装する電子部品の実装構造および電子部品の製造方法に関するものである。
最近の携帯電話、PDA等のモバイル機器の小型化、薄型化、高機能化の進展に伴い、実装に許される装置内の領域空間あるいはエリアはますます小さくなっており、これまでの二次元的な高密度実装技術では対応が困難になりつつある。そのため、配線密度の増大を目的として、配線の層数を増やしたり、配線回路の微細化を行なったりする方法が使われている。例えば、樹脂フィルムに形成した導電ペーストの回路パターン上に金属粒子を配置し、その上を覆うように熱軟化性の樹脂層を載せて加熱、押圧して、金属粒子の一端表面が熱軟化性の樹脂層を突き抜き、露出させ、さらに、金属粒子の一端が露出した熱軟化性の樹脂層の表面上に再度導電ペーストで回路パターンを形成するという一連の工程を繰り返すことにより、回路基板を多層化する方法が提案されている(例えば、特許文献1参照)。
上記の例は見方を変えると、熱軟化性の樹脂層の基板に金属粒子を埋め込み、樹脂層の基板両面に形成した回路パターンで接続させる方法の説明になるが、この例のほかに、電子部品に備わる突起状のバンプあるいはリードからなる端子部の場合、両面に導電性材料で形成された回路との接続に基板を貫通するように形成されたスルーホールまたはビアを利用する方法が知られており、電子部品の実装方法として多用されている(例えば、特許文献2参照)。
以下に、スルーホールを利用して、基板の両面に形成された回路と接続する従来の電子部品の実装構造について図面を参照して説明する。図6は、従来の電子部品の実装構造を示す断面図である。
図6に示す従来の電子部品の実装構造においては、銅貼り積層板で形成された回路基板3に半導体素子等の電子部品1を実装するのであるが、ここで、実装工程を簡単に説明する。まず、例えば半導体IC等の電子部品1に備わる突起状のバンプあるいはリードからなる端子部2の位置に対応し、かつ端子部2を挿入できる大きさのスルーホール7を有して、基板樹脂6に銅箔等の導電性フィルムからなる回路導体4を積層形成して構成される回路基板3を用意する。次に、この回路基板3に備わるスルーホール7に導電性樹脂8を充填するとともに回路導体4と電気的接続を図る。続いて、充填された導電性樹脂8が乾燥硬化する前に、電子部品1に形成されている端子部2が導電性樹脂8に埋設するように、電子部品1を回路基板3の回路導体4を形成した面に設置する。そして、電子部品1を設置後、所定の温度と時間をかけて、導電性樹脂8を乾燥硬化し、端子部2と回路導体4との電気的導通を確保して電子部品1の実装を完了する。また、図6に示した従来の電子部品の実装構造において、基板樹脂6に回路導体4を銅等の導電性フィルムを積層形成する代わりに、導電性樹脂8で印刷回路導体5が形成された回路基板3を用いることもできる。
なお、上記の説明および図6中においては、電子部品1は基板樹脂6に回路導体4または印刷回路導体5を形成した側の面上に設置して実装するようにしているが、回路導体4または印刷回路導体5を形成した面と反対側の基板樹脂6の図6中下側の面に設置して実装することも可能である。
また、実装密度をさらに増大させるための新しい実装形態として、部品を基板に内蔵することにより、新たな実装エリアや空間を確保し三次元的な実装を可能にする部品内蔵基板が注目を浴びている。これまでにも、部品内蔵基板としては、抵抗、キャパシタ、インダクタ等の受動素子をガラスエポキシ樹脂やセラミック等の基材または基板に内蔵する技術開発が行なわれ、一部実用化されている。例を挙げると、薄膜集積回路を形成した基板と、積層法により形成された積層型コンデンサ、積層型インダクタまたは抵抗、あるいはこれらの混成部品を複合した積層体を設けた構造の複合集積回路部品や、フレキシブルフィルムからなる絶縁性キャリア上のキャリア電極にコンデンサ等の受動素子を接続、配設して絶縁性キャリアを、ガラスエポキシ樹脂からなる絶縁基板間に積層して内蔵させ、絶縁基板間とキャリア電極をスルーホールおよび導電層で接続する構成の受動素子内蔵基板が提案されている(例えば、特許文献3、特許文献4参照)。
特許第3414653号明細書(第5頁、第1図) 特開平9−326419号公報(第4頁、第1図−第2図) 特開平7−45786号公報(第2頁−第3頁、第1図) 特開2001−168534号公報(第4頁−第5頁、第1図−第5図)
しかしながら、上記の従来の電子部品の実装構造においては、樹脂フィルムに形成した導電回路パターン上に金属粒子を配置し、熱軟化性の樹脂層に埋め込み、露出した金属粒子と接合するようにさらに樹脂層表面上に導電回路パターンを形成する提案例は、確かに、導電性ペーストを印刷し、金属粒子を配設し、熱プレスするという比較的簡単な工程で多層基板を形成できるものであるが、正確な位置に金属粒子を配置する方法、および金属粒子と導電回路パターンとを確実に接続させる方法等量産時に必須の具体的な方法の開発は課題として残されている。
一方、回路導体が形成された回路基板スルーホールに導電性ペーストを充填し、電子部品の端子部を埋設して導電性ペーストを乾燥硬化して回路基板に電子部品を接続する提案例の場合、乾燥硬化には、所定の温度と時間を要するので、熱処理時の回路基板の材料と導電性ペーストの膨張係数の差により、端子部に歪みが発生する問題の解決が進められている。
また、絶縁性キャリア上のキャリア電極に電子部品を接続、配設して絶縁性キャリアを、絶縁基板間に積層して内蔵させ、絶縁基板間とキャリア電極をスルーホールおよび導電層で接続する構成等の部品内蔵基板の提案例の場合、基板樹脂等の層間接続をビアまたはスルーホールにより行なう必要があり、上述の電子部品とスルーホールの接続の例と同様に、接続、接合に課題を残していた。
本発明は上記の課題を解決するためになされたもので、本発明の実装構造を利用して電子部品を多層実装することで、電子部品の実装密度の向上を図るとともに、スルーホールを利用して電子部品のバンプやリード等の端子部と基板に備わる回路導体との接続、接合の信頼性が極めて高く、品質の向上を容易に実現でき、また、多層化に際しスルーホールやビアホールによる信頼性の高い層間接続や積層を利用でき、デバイスの構成や構造設計の自由度が高く、高機能な電子部品のユニット化が容易であり、生産性に優れ、さらに、製品の一段の小型化・薄型化・高機能化が可能な電子部品の実装構造とその製造方法を提供することを目的とするものである。
上記課題を解決するため、本発明の電子部品の実装構造は、第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、基材の一方の面に形成された第1の回路導体と接合され、第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が基材の一方の面に配設、固着され、第2の電子部品に備わる複数の突起状の端子部が第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が基材の他方の面側に配設され、第1のスルーホールと第3のスルーホールの位置を合わせて基材と第2の樹脂層を固着するとともに、第3のスルーホールにペースト状の導電性樹脂が充填され、第2の樹脂層上に第2の回路導体が形成された構成を有している。また、第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、基材の一方の面に形成された第1の回路導体と接合され、第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が基材の一方の面に配設、固着され、第2の電子部品に備わる複数の突起状の端子部が第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が基材の他方の面側に配設され、第1のスルーホールと第3のスルーホールの位置を合わせて基材と第2の樹脂層を固着するとともに、第3のスルーホールにペースト状の導電性樹脂が充填され、第2の樹脂層上に第2の回路導体が形成され、第2の回路導体と接続する所定の位置に複数の第4のスルーホールを設けた絶縁性の第3の樹脂層が第2の樹脂層の第2の回路導体が形成された面上に配設、固着され、第4のスルーホールにペースト状の導電性樹脂を充填するとともに、第3の電子部品に備わる複数の突起状の端子部が第4のスルーホールの導電性樹脂に埋め込まれて硬化接続された構成を有することもできる。
これらの構成により、電子部品を樹脂中に埋設するので、電子部品の機械的強度や品質維持や小型化の向上を図ることができる。さらに電子部品と電気的に接合させて多層回路を形成し、表面に電子部品を実装することにより、より実装密度の向上が図られるとともに、高機能な電子回路のユニット化を容易に実施することができる。
また本発明の電子部品の実装構造は、第1の回路導体が基材上に積層した導電性材料のフィルムをパターニングして形成されている構成を有している。また、第2の回路導体が第2の樹脂層上に積層した導電性材料のフィルムをパターニングして形成されている構成を有することもできる。
これらの構成により、樹脂に、例えば銅箔等の導電性材料を積層して回路導体を形成した絶縁性の樹脂で形成された基材に電子部品を埋設することが可能となり、電子部品の機械強度や品質維持や小型化の向上を図ることができる。さらに電子部品と電気的に接合させて多層回路を形成し、表面に電子部品を前記方法で実装することにより、より実装密度の向上が図られるとともに、高機能な電子回路のユニット化の実現を容易にすることができる。
また本発明の電子部品の実装構造は、第1の回路導体が導電性樹脂により形成されている構成を有する。また、第2の回路導体が導電性樹脂により形成されている構成や、導電性樹脂に低温硬化型を用いる構成を有してもよい。
これらの構成により、回路導体を、例えば印刷法等の湿式のエッチング工程を用いない方法で絶縁性の樹脂等の基材の形成することができるため、環境汚染を軽減化できる。また、このような樹脂等の基材に電子部品を埋設するので、電子部品の機械的強度、品質維持、小型化の向上を図ることができる。電子部品と電気的に接合させて多層回路基板を形成し、基板表面に電子部品を実装することができるので、実装密度の向上が図られるとともに、高機能な電子回路のユニット化の実現を容易にすることができる。
また、本発明の電子部品の製造方法は、複数の突起状の端子部を有する第1の電子部品を熱軟化性の樹脂からなるシート状の絶縁性の基材に対し所定の位置に設置する工程と、基材の所定の位置に第1のスルーホールを形成し、基材を加熱して軟化させ、第1の電子部品を押圧して基材の第1のスルーホールが形成されていない部分に埋設し、第1の電子部品の端子部を基材の一方の面側に露出させる工程と導電性樹脂を第1のスルーホールに充填し、基材の一方の面側に露出した第1の電子部品の端子部と第1のスルーホールとが接続される第1の回路導体を導電性樹脂により形成する工程と、第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を基材の一方の面側に形成する工程と、ペースト状の導電性樹脂を第2のスルーホールに充填する工程と、複数の突起状の端子部を有する第2の電子部品の端子部を第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、基材の他方の面に第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を基材の他方の面上に配設し、第1のスルーホールと第3のスルーホールの位置を合わせ基材と第2の樹脂層を固着するとともに、第3のスルーホールにペースト状の導電性樹脂を充填する工程とを備えるものである。また、導電性材料のフィルムにより第1の回路導体が一方の面側にパターニング形成された熱軟化性の樹脂からなるシート状の絶縁性の基材に対し、複数の突起状の端子部を有する第1の電子部品を、所定の位置に設置する工程と、基材の所定の位置に第1のスルーホールを形成し、かつ、基材を加熱して軟化させ、第1のスルーホールが形成されていない部分に第1の電子部品を押圧して埋設し、第1の電子部品の端子部を基材の一方の面側に形成された第1の回路導体と接触させる工程と、導電性樹脂を第1のスルーホールに充填する工程と、第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を基材の一方の面側に形成する工程と、ペースト状の導電性樹脂を第2のスルーホールに充填する工程と、複数の突起状の端子部を有する第2の電子部品の端子部を第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、基材の他方の面に第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を基材の他方の面上に配設し、第1のスルーホールと第3のスルーホールの位置を合わせ基材と第2の樹脂層を固着するとともに、第3のスルーホールにペースト状の導電性樹脂を充填する工程とを順次実施する製造工程を有してもよい。さらに、第2の樹脂層上には第3のスルーホールと接合する第2の回路導体が形成される工程を有することもできる。
これらの製造方法により、電子部品を回路導体が形成された絶縁性の樹脂等の基材に埋設するので、製造する電子部品の機械的強度や品質維持や小型化の向上を図ることができる。電子部品と電気的に接合させて多層回路を形成し、さらに表面に電子部品を実装するので、実装密度をより向上でき、高機能な電子回路のユニット化形成を容易に実現することができる。
本発明の実装構造により、スルーホールを利用して電子部品のバンプやリード等の端子部と基板に備わる回路導体との接続、接合に関し極めて高い信頼性が得られ、電子部品の実装構造の品質の向上を容易に実現できるのみならず、電子部品を埋め込んだ絶縁性の樹脂の両面に導体回路を形成して多層化した基板のそれぞれの面にさらに電子部品を表面実装することが可能であり、OA機器を含む家電製品に用いられる、電子回路の高密度化、高機能化、ユニット化が容易で、製品品質の向上を容易に実現することができる。
(実施の形態1)
本発明の実施の形態1における電子部品の実装構造について図1、図2を、またその製造方法について図3をそれぞれ参照して説明する。図1は、本発明の実施の形態1における電子部品の実装構造を説明する断面図である。図2(a)は、本発明の実施の形態1における電子部品の実装構造において、個別回路部品を内蔵した例を示す断面図であり、図2(b)は、本発明の実施の形態1における電子部品の、より高密度化した実装構造を示す断面図である。図3は、本発明の実施の形態1における実装構造を有する電子部品を製造するための工程の一例を示す図である。なお、図1〜図3において、従来の電子部品の実装構造の説明に用いた図6と同じ構成要素には同じ符号を付している。
図1において、基材となる熱軟化性のシート状の樹脂層11を加熱して軟化させ、第1の電子部品9は周知の方法で樹脂層11中に押し込まれ、図1中上側にある樹脂層11の表面に第1の電子部品9に備わる端子部10a、10b、10cの端面を露出させて埋設される。また、基材となる樹脂層11の図1中下側部分にペースト状の導電性樹脂等の印刷による回路導体を形成するときに接続できるように、第1の電子部品9の埋設部との重なりを避けた位置に第1のスルーホール13を設けている。第1のスルーホール13に導電性樹脂8が充填され、第1のスルーホール13の上側および端子部10a、10b、10cが露出する樹脂層11の上側の表面には、第1のスルーホール13に充填した導電性樹脂8と同じ導電性樹脂材を用いて印刷による第1の回路導体5a、5b、5c、5dが形成され、印刷による第1の回路導体5a、5b、5cは端子部10a、10b、10cと接続されて第1の電子部品9との電気的な接続を可能にするとともに、印刷による第1の回路導体5dは第1のスルーホール13と接続されて別に電子回路を形成することができる。基材となるシート状の樹脂層11中に埋設される第1の電子部品9には抵抗器(R:レジスタ)とコンデンサ(C:キャパシタ)や、コイル(L:インダクタ)とコンデンサを集積した、例えばフィルタ回路用の受動素子集合回路を利用できるが、これに限定されるものではない。
第1のスルーホール13に充填し、印刷による第1の回路導体5a〜5dを形成する導電性樹脂材は、例えば、銀と樹脂を原料材料として構成され、100〜120℃の範囲における温度で硬化する低温硬化型を用い、5〜20分の範囲で加熱を維持して乾燥硬化される。用いる加熱温度と加熱維持時間は、ほかの条件との関係を加味して所定の温度と時間が決定される。なお、導電性樹脂は、銀と樹脂から構成されている材料だけでなく、金、銀、銅、ニッケル、白金およびパラジウムの単体、またはこれらのいずれかの金属を主体とする合金と樹脂とで構成される低温硬化型の材料を用いることもできる。
さらに所定の温度と時間で乾燥硬化された印刷による第1の回路導体5a〜5dを覆うように、第1の樹脂層12aが形成され、その第1の樹脂層12aは、表面に実装される第2の電子部品1aの複数個の端子部2aに形成寸法を合わせて、第2のスルーホール7aを有している。第2のスルーホール7aは、端子部10b、10cとそれぞれ接続している印刷による第1の回路導体5b、5cとも接続できる位置に設けられ、電気的な接続を可能にしている。第1の樹脂層12aは、基材となるシート状の樹脂層11と同材質であることが望ましいが、異材質でも特性が極めて近いものであれば検討の上、使用することができる。ただ、基材となる樹脂層11は接着性と熱軟化性を有し、100〜200℃の範囲の温度で軟化する材料であることが望ましい。第2の電子部品1aは、例えば半導体IC等の能動素子を利用できるが、これに限定されるものではない。
第2のスルーホール7a内の導電性樹脂8aの乾燥硬化前に、第2の電子部品1aの複数個の端子部2aをクリーム状の柔らかい導電性樹脂8aに埋設させて設置後、導電性樹脂8aを所定の温度と時間で乾燥硬化させて接合させる。端子部2aと第2のスルーホール7aに充填した導電性樹脂8aとの接合が完了すると、第2の電子部品1aと第1の樹脂層12aとの接合力の強化と、隙間部分への湿気、異物の侵入による品質の低下を防止するために、第1の樹脂層12aと第2の電子部品1aとの間に形成されている隙間に封止樹脂14aを注入する。
さらに、埋設された第1の電子部品9を第2の樹脂層15で覆うことにより、第1の電子部品9の保護を行なうとともに、第2の樹脂層15には基材となる樹脂層11の第1のスルーホール13と対応する位置に第3のスルーホール18が形成され、さらにこの第3スルーホール18にも導電性樹脂が充填されて図1中下側の表面への回路導体の形成を可能にする。第2の樹脂層15は、基材となる樹脂層11と同材質が望ましいが、特性が近似的であれば異材質であっても検討の上、使用が可能である。第1の電子部品9を覆った第2の樹脂層15を挟んで図1中下側に印刷による第2の回路導体24aを形成し、第1のスルーホール13により第2の樹脂層15に対して反対面にある印刷による第1の回路導体5dと印刷による第2の回路導体24aとを接続させている。このようにして、基材となるシート状の樹脂層11に埋設された第1の電子部品9を覆う第2の樹脂層15からなる絶縁層を設けて本発明の実施の形態1における電子部品の実装構造が可能になる。具体的には、外部回路や外部装置に接続するための端子部(図示せず)を印刷による第2の回路導体24aに形成して実用に供される。
そして、図1に示した本発明の実施の形態1における電子部品の実装構造の形成に加え、図2に示すように、本発明の電子部品の実装構造をさらに応用展開することができる。図2(a)は第1の樹脂層12aの形成に際して、第1の電子部品9、第2の電子部品1aのほかに抵抗器、コンデンサ、コイル等の個別電子部品を内蔵させるものである。
個別電子部品を内蔵させるにあたり、第1の電子部品9の端子部10a〜10cと接続するための印刷による第1の回路導体5a〜5cの形成に際し、5cを延ばすように大きく形成している。そして、形成された第1の樹脂層12aの図2中上側の表面に導電性樹脂材で印刷による第3の回路導体5e〜5gを形成している。印刷による第3の回路導体5e〜5gのうち第3の回路導体5f、5gは第2のスルーホール7aと接続して信号回路が形成され、第3の回路導体5eは第1の回路導体5cと対向するように形成されている。印刷による第3の回路導体5e〜5gの形成後に、第2のスルーホール7aに導電性樹脂8aを充填している。
そして、個別電子部品の形成は、例えば隣り合う印刷による第1の回路導体5a、5c間に接続するように抵抗材料を印刷して、内蔵された抵抗器16を形成することができる。また、隣り合う第1の回路導体5a、5c間に接続するように導電性樹脂のような導電性材料で線を順次折り曲げるパターンによりコイル(インダクタ)を形成することもできる。なお、コイル(インダクタ)は導電性樹脂のような導電性材料でらせん状のパターンにより形成することもできる。また、コンデンサ(キャパシタ)17は、第1の樹脂層12aを誘電体として用い、第1の樹脂層12aを挟んで第1の回路導体5cと対面するように印刷された第3の回路導体5eにより形成されている。なお、上記のような形成した個別電子部品のほかに、チップ状の個別電子部品を、例えば第1の回路導体5a、5c間に配置して、第1の樹脂層12aで覆って固定し回路を構成することもできる。
この後、第2のスルーホール7aに充填した導電性樹脂8aの乾燥硬化前に、第2の電子部品1aの複数個の端子部2aをクリーム状の柔らかい導電性樹脂8aに埋設させて設置後、導電性樹脂8aを所定の温度と時間で乾燥硬化させて接合させることは図1に示した実装構造の場合と同じである。なお、導電性樹脂材で印刷形成された第3の回路導体5e〜5gおよび第2のスルーホール7aに充填された導電性樹脂8aの硬化は同時に行なってもよい。
さらに、図2(b)に示すような、より高密度化した実装構造も可能であり、以下に、簡単に説明する。図2(b)において、第2の樹脂層15に対して反対面にある第1の回路導体5dと接続された第2の回路導体24aの図2中下側には、第3の電子部品1bの端子部2bの寸法に合わせた第4のスルーホール7bを有する第3の樹脂層12bが形成される。
次に第4のスルーホール7bに導電性樹脂8bを充填し、第3の電子部品1bの端子部2bを導電性樹脂8bの中に埋設させて設置した後、所定の温度と時間で乾燥硬化させることにより、第3の電子部品1bを埋設した第3の樹脂層12bに回路が形成され、第3の樹脂層12bと第3の電子部品1bとの間に形成されている隙間に封止樹脂14bを注入して、電子部品を表面実装可能な構造とすることができる。なお、図2には、第1の電子部品9の下側に形成した第3の樹脂層12bのさらに下側に図1に示した電子部品の実装構造と同様の構成で第3の電子部品1bを実装する実装構造を例に挙げて説明したが、本発明の実施の形態1における電子部品の実装構造においても、第3の電子部品1bとして、例えば半導体素子等の能動電子部品を用いてもよい。また、複数個の電子部品を実装することも当然可能である。
上記で説明したように、電子部品を埋設して回路基板を形成する電子部品の実装構造をベースにして、1個以上の電子部品や半導体素子等ほかの能動電子部品を表面実装させることが可能な、より高密度化した本発明の実施の形態1における電子部品の実装構造を実現できる。さらに、本発明の実施の形態1における電子部品の実装構造では、主として、受動素子部品を集積化した電子部品を埋設する基材となる層状で熱軟化性の樹脂層と、その上下面に特性が近い材料からなる樹脂層が形成され、それぞれ基材、樹脂層に形成されるスルーホールに充填される導電性樹脂が低温硬化型であるので、実装される主として半導体IC等の能動素子からなる電子部品に備わるバンプやリード等の端子部との接合、接続の信頼性が極めて高い電子部品の実装構造とすることができる。
また、図2示した上述の本発明の実施の形態1における電子部品の実装構造においては、抵抗器16、コンデンサ17をそれぞれ1個ずつ示した例で説明したが、抵抗器、コンデンサ等の回路構成素子は、複数個あってもよいし、全くない0個であってもよい。ほかに、同様に回路構成素子であるコイル(インダクタ)が1個以上形成されていてもよい。
続いて、本発明の実施の形態1における電子部品の実装構造を製造するための方法について図3に例示した工程の流れ図を参照してその手順を説明する。図3において、それぞれの工程における電子部品、樹脂層、スルーホール、導電性樹脂等で構成される段階的な部品実装構造を断面図で右側に示している。
まず、端子部10a〜10cを有する第1の電子部品9を、基材となるシート状の樹脂層11に対して所定の位置に設置する(ステップS1)。この工程で用いる基材となる樹脂層11の材質は、接着性と熱軟化性を有していればよく、特別に限定されるものではなく、100〜200℃の範囲の温度で軟化するものが望ましい。
次に、周知の方法を用いて、第1のスルーホール13を樹脂層11の所定の位置に形成し、所定温度で樹脂層11を加熱して軟化させた後、第1の電子部品9を基材となる樹脂層11中に圧入して、埋設する(ステップS2)。このとき、端子部10aの端面が樹脂層11の表面と、同一または略同一となるように露出させる。基材となる樹脂層11が十分に軟化していないと、第1の電子部品9は埋設するときに、圧入する圧力により破損するおそれがあるので注意が必要である。基材となる樹脂層11を軟化させる加熱温度は、用いる樹脂層11の材質により異なるため、あらかじめ実験により確認しておくことが望ましい。また、第1のスルーホール13の形成は、例えば、パンチング、ドリルを用いる機械的方法やレーザー加工等により形成することができる。
この後、第1のスルーホール13に導電性樹脂8を充填するとともに、基材となる樹脂層11の表面には、第1のスルーホール13に充填して形成する導電性樹脂8と同じ導電性樹脂材を用いて、端子部10aと接続させて印刷により第1の回路導体5a〜5dを形成する(ステップS3)。なお、第1のスルーホール13への導電性樹脂8の充填を、第1の回路導体5a〜5dの形成と同時に実施するか、また、個別に実施するかは、用いる設備等の諸条件を加味して決定すればよい。導電性樹脂材には、例えば、銀と樹脂で構成される100〜120℃の範囲における温度で硬化する低温硬化型の材料を用い、5〜20分の範囲で加熱を維持して乾燥硬化させる。また、用いる加熱温度と加熱維持の時間は、ほかの条件との関係を加味して所定の温度と時間が決定される。なお、導電性樹脂は、銀と樹脂から構成されている材料だけでなく、金、銀、銅、ニッケル、白金およびパラジウムの単体、またはこれらのいずれかの金属を主体とする合金と樹脂とで構成される低温硬化型を用いることもできる。
続いて、ステップS3で印刷により形成された第1の回路導体5a〜5dを覆うように第1の樹脂層12aを形成する(ステップS4)。第1の樹脂層12aは、基材となる樹脂層11と同材質であることが望ましいが、使用する材料の材質、特性を十分検討した上で、線膨張係数や熱軟化温度が同じであるか、または極めて近い特性であるならば、第1の電子部品9を埋設させた樹脂層11の材質と異なっても使用が可能である。さらに、ステップS4においては、第1の樹脂層12aに表面に実装される第2の電子部品1aの端子部2aの位置、寸法に対応させて第2のスルーホール7aを、ステップS3で印刷により形成した第1の回路導体5a〜5dの上に印刷法、塗布法、シート貼り付け法等の方法により形成する。印刷法や塗布法により形成する場合は、第2のスルーホール7aとなる部分以外に樹脂材料を印刷または塗布して同時に形成する。また、第2のスルーホール7aとなる部分も含めて全面に印刷や塗布をする場合は、周知の方法であるエッチング法、レーザー加工法、研削、切削による機械加工法等の方法を用いることにより、第1の樹脂層12aを部分的に除去して第2のスルーホール7a以外の部分に形成することができる。一方、第1の樹脂層12aの材料にシートを使用するシート貼り付け法のときは、貼り付け前に加工形成する場合は、第2のスルーホール7aとして使用する穴を、パンチング加工、ドリル加工、レーザー加工等によりあけておく方法があり、貼り付け後に加工形成する場合は、上述した印刷や塗布による場合の方法と同様にして、エッチング法、レーザー加工法、研削、切削による加工法等の方法を用いることにより形成することができる。
ステップS4で形成した第2のスルーホール7aに導電性樹脂8aを充填する(ステップS5)。
引き続き、ステップS5で第2のスルーホール7aに導電性樹脂8aを充填した後、導電性樹脂8aの乾燥硬化の前に、第2の電子部品1aの端子部2aを、充填されたクリーム状の柔らかい導電性樹脂8aに埋没させて設置し、第2の電子部品1aの設置後、所定の温度と時間をかけて、導電性樹脂8aを乾燥硬化させて、第2の電子部品1aと導電性樹脂8aを電気的に接続する(ステップS6)。
第2の電子部品1aの端子部2aと導電性樹脂8aとの接続が完了すると、続いて、第2の電子部品1aと第1の樹脂層12aの間の隙間に封止樹脂14aを注入する(ステップS7)。封止樹脂14aは、エポキシ系やアクリル系の接着性を有する樹脂で、第2の電子部品1aと第1の樹脂層12aとの接合を強化するとともに、隙間への湿気や異物等の侵入を防止し、品質の確保を図ることができる。また、封止樹脂14aはシート状またはフィルム状のものを用い、第2の電子部品1aを設置するときに、第2の電子部品1aと第1の樹脂層12aの間に設置して、導電性樹脂8aの乾燥硬化と同時か、または乾燥硬化と別途加熱することにより、封止樹脂14aを軟化させて接着性を生じさせて、第2の電子部品1aと第1の樹脂層12aを接合して封止することもできる。
最後に、埋設された第1の電子部品9を保護するため、基材となる基材となる樹脂層11の印刷による第1の回路導体5a〜5dが形成された面とは反対側の面に第1の電子部品9を覆うように第2の樹脂層15を形成し、第2の樹脂層15の樹脂層11の第1のスルーホール13と対応する位置に第3のスルーホール18を形成し、さらに、第3のスルーホール18に導電性樹脂8を充填した上で、第1の電子部品9を覆った第2の樹脂層15を挟んで第1の電子部品9の反対側に第2の回路導体24aを形成する(ステップS8)。実際、第2の樹脂層15に形成した第3のスルーホール18は、第2の樹脂層15の下側の表面への回路導体の形成を可能にするためにあり、これにより、第1のスルーホール13に充填した導電性樹脂8でもって第2の樹脂層15に対して反対面にある印刷による第1の回路導体5dと第2の回路導体24aとを接続させることが可能になる。なお、第2の樹脂層15は、基材となる樹脂層11と同材質が望ましい。しかし、第2の樹脂層15の材質は、特性が近似的であれば樹脂層11と異なる材質であっても、検討は要するが、使用が可能である。このようにして、基材となる樹脂層11に埋設された第1の電子部品9を覆う第2の樹脂層15からなる絶縁層を設けて本発明の実施の形態1における電子部品の実装構造が可能になる。
なお、上述の説明では、個別回路構成素子となる抵抗器(レジスタ)、コンデンサ(キャパシタ)、コイル(インダクタ)等を用いない実装構造の製造工程について述べているが、図2(a)に示した個別回路構成素子を内蔵した実装構造の場合、個別回路構成素子を内蔵するための工程が必要になる。
まず、抵抗器については、ステップS3において印刷による第1の回路導体5a〜5dを形成した後に、例えば隣り合う第1の回路導体5a、5c間の任意の位置に接して、抵抗材料を印刷塗布して抵抗器16を形成する。また、抵抗材料に代えて導電性材料を用いてインダクタ用のコイルを形成することもできる。
次に、コンデンサについては、ステップS4で第1の樹脂層12a、第2のスルーホール7aを形成した後に、あらかじめ第1の樹脂層12a表面に所定のパターンの印刷による第3の回路導体5e、5f、5gを形成しておき、基材となる樹脂層11上の第1の回路導体5cと対面する第1の樹脂層12a上の任意の位置に設けた第3の回路導体5eをそれぞれ電極として第1の樹脂層12aの誘電体を挟み込む構成によりキャパシタ17を形成することができる。キャパシタ17の電気容量は、形成される第3の回路導体5eが互いに対面する第1の回路導体5cの面積と、第1の樹脂層12aの誘電率により決定される。印刷による第3の回路導体5f、5gは第2のスルーホール7aと接続して信号回路が形成される。なお、個別回路構成素子は印刷等により形成するほか、チップ状部品を用いることもできる。
以上説明した工程に基づく製造方法により、用いる基材、樹脂層に形成されるスルーホールに充填される導電性樹脂が低温硬化型であり、実装される電子部品に備わるバンプやリード等の端子部との接合、接続の信頼性が極めて高い電子部品の実装構造とすることが可能となるので、電子部品の埋設実装と、作り込みによる回路や部品と、主として半導体IC等の能動素子からなる電子部品、ほかの受動素子部品を集積化した電子部品等の表面実装による電子部品の実装構造を有する素子、装置の製造を行なうことができる。
(実施の形態2)
本発明の実施の形態2における電子部品の実装構造について図4を、またその製造方法について図5をそれぞれ参照して説明する。図4(a)は、本発明の実施の形態2における電子部品の実装構造を説明する断面図である。図4(b)は、本発明の実施の形態2における電子部品の実装構造において回路部品を内蔵した例を示す断面図である。図5は、本発明の実施の形態2における実装構造の電子部品を製造するための工程の一例を示す図である。図4、図5において、図1〜図3および図6と同じ構成要素には同じ符号を付している。
上述した本発明の実施の形態1における電子部品の実装構造では、基材となるシート状の熱軟化性の樹脂層11の表面に導電性樹脂8で印刷により第1の回路導体5a〜5dを形成しているのに対し、本発明の実施の形態2における電子部品の実装構造は、例えば銅貼り積層板のような絶縁性の基材に薄い銅箔等の導電性材料のフィルムを積層形成し、エッチング等によりパターニングして導電性材料のフィルムで第1の回路導体22a、22b、22c、22dを形成した回路基板23を用いるところが異なっている。
図4(a)において、基材となる熱軟化性の樹脂層21の表面に銅等の箔で第1の回路導体22a〜22dがパターニング形成された回路基板23には、樹脂層21の上面に形成された第1の回路導体22a〜22dと両面で接続できるように、第1の電子部品9を熱軟化性の樹脂層21に埋設する位置より離れた位置にある第1の回路導体22dに対応して第1のスルーホール13が形成される。第1の回路導体22a〜22dは、回路基板23を構成する基材となる樹脂層21に積層された銅箔等の導電性材料のフィルムをエッチング等によりパターニングして形成されている。基材となる樹脂層21の材質は、熱軟化性と接着性を有していればよく、特に限定されるものではなく、100〜200℃の範囲の温度で軟化するものが望ましい。
所定の温度で加熱して軟化させた基材として用いる樹脂層21中に、第1の回路導体22a〜22dの形成面とは反対の面側から第1の電子部品9は加熱圧着等の周知の方法で押し込まれ、第1の電子部品9に備わる端子部10a〜10cを第1の回路導体22a〜22cの裏面に接触させて電気的に接続させるように埋設されている。基材となる樹脂層21中に埋設される第1の電子部品9には抵抗器(R)とコンデンサ(C)や、コイル(L)とコンデンサ(C)を集積した、例えばフィルタ回路用の受動素子集積回路を利用できるが、これに限定されるものではない。そして、基材となる樹脂基板21に形成された第1のスルーホール13に導電性樹脂8が充填される。
第1の回路導体22a〜22dの形成面を覆うように、第1の樹脂層12aが形成され、第1の樹脂層12aは、図4中上側にある表面に実装される第2の電子部品1aの複数個の端子部2aに形成寸法を合わせて、第2のスルーホール7aを有している。第2のスルーホール7aは、第1の電子部品9に備わる端子部10b、10cと接続している第1の回路導体22b、22cと接続できる位置に設けられ、電気的に接続することを可能にしている。第2の電子部品1aは、例えば半導体IC等の能動素子を利用できるが、これに限定されるものではない。
次に、第2のスルーホール7aに導電性樹脂8aを充填する。第2のスルーホール7a内の導電性樹脂8aの硬化前に、第2の電子部品1aの端子部2aをクリーム状の柔らかい導電性樹脂8a中に埋設させて設置後、導電性樹脂8aを所定の温度と時間で乾燥硬化させて接合させる。第1のスルーホール13、第2のスルーホール7aに充填する導電性樹脂材8、8aは、例えば、銀と樹脂を原料材料として構成され、100〜120℃の範囲における温度で硬化する低温硬化型を用い、5〜20分の範囲で加熱を維持して乾燥硬化される。用いる加熱温度と加熱維持時間は、ほかの条件との関係を加味して所定の温度と時間が決定される。なお、導電性樹脂は、銀と樹脂から構成されている材料だけでなく、金、銀、銅、ニッケル、白金およびパラジウムの単体、またはこれらのいずれかの金属を主体とする合金と樹脂とで構成される低温硬化型を用いることもできる。端子部2aと第2のスルーホール7aに充填した導電性樹脂8aとの接合が完了すると、第2の電子部品1aと第1の樹脂層12aとの接合力の強化と、隙間部分への湿気、異物の侵入による品質の低下を防止するために、第1の樹脂層12aと第2の電子部品1aとの間に形成されている隙間に封止樹脂14aを注入する。
また、第3のスルーホール18、および第2の回路導体25が銅等の箔でパターニング形成された第2の樹脂層15を用意し、第3のスルーホール18と基材となる樹脂層21に形成された第1のスルーホール13の位置を合わせ、そして基材となる樹脂層21に埋設された第1の電子部品9を覆うように配設し、加熱圧着等の周知の方法により基材となる樹脂層21と第2の樹脂層15とが一体化形成される。さらに、第3のスルーホール18に導電性樹脂8を充填して第1のスルーホール13に充填された導電性樹脂8と第2の回路導体25とを接続させる。これにより、基材となる樹脂層21に埋設された第1の電子部品9と第2の樹脂層15に備わる第2の回路導体25との接続が行なわれるとともに、基材となる樹脂層21に埋設された第1の電子部品9の保護が可能になる。第2の樹脂層15は基材となる樹脂層21と同材質が望ましいが、特性が近似的であれば異材質であっても検討の上、使用が可能である。このようにして、基材となる樹脂層21に埋設された第1の電子部品9を覆う第2の樹脂層15からなる絶縁層を設けて本発明の実施の形態2における電子部品の実装構造を可能にしている。さらに、外部回路や外部装置に接続するための端子部(図示せず)を第2の回路導体25に追加形成して実用に供することになる。
本発明の実施の形態2における電子部品の実装構造においても、図4(b)に示すように、第1の樹脂層12aの形成に際して、第1の電子部品9、第2の電子部品1aのほかに抵抗器、コンデンサ、コイル等の個別電子部品を内蔵させることができる。図4(b)に示した電子部品の実装構造の構成は、第1の回路導体22a〜22d、および第2の回路導体25が、図2(a)に示した本発明の実施の形態1における電子部品の実装構造において個別電子部品を内蔵させた構成で印刷による第1の回路導体5a〜5d、および第2の回路導体24aとそれぞれ代っているところを除くとほとんど同じであり、重複する説明を省略する。
そして、図4に示した本発明の実施の形態2における電子部品の実装構造に加え、図2(b)に示した本発明の実施の形態1における電子部品の実装構造の説明に用いたのと同様の実装構造も可能である。すなわち、図4における第2の回路導体25の下側に、別に実装するほかの電子部品の端子部の寸法に合わせたスルーホールを有する樹脂層が形成され、導電性樹脂材を用いて印刷等により回路導体を樹脂層の下側表面に形成し、スルーホールに導電性樹脂を充填し、ほかの電子部品の端子部を導電性樹脂中に埋設させて設置した後、所定の温度と時間で加熱し乾燥硬化させることにより、第1の電子部品9を埋設した回路基板23の両面に、電子部品を表面実装できる構造としたものである。なお、この場合、第1の電子部品9を埋設した回路基板23の下側に形成した樹脂層のさらに下側に図4に示した電子部品の実装構造と同様の構成でほかの電子部品を実装する実装構造を例に挙げて説明したが、本発明の実施の形態2における電子部品の実装構造では、ほかの電子部品として、例えば、半導体素子等の能動電子部品を用いてもよいし、また、複数個の電子部品を実装することも当然可能である。また、上述の説明では、基材となる樹脂層21に積層された薄い金属フィルムをエッチング等によりパターニングして形成した銅貼り積層板のような回路基板23上に第1の樹脂層12aと、図4中第1の樹脂層12aの上に印刷により第3の回路導体5e〜5gを形成する例を用いたが、銅貼り積層板を複数積層して形成する方法も可能である。また、第2の回路導体25は、積層された導電性材料のフィルムをパターニングして形成したもののほかにペースト状の導電性樹脂を印刷等で塗布した回路導体により形成することができるのは当然のことである。
以上説明したように、第1の電子部品9の埋設と回路基板の形成および電子部品や半導体素子等ほかの電子部品が表面実装される電子部品の実装構造とすることができる。さらに、本発明の実施の形態2における電子部品の実装構造では、主として、受動素子部品を集積化した電子部品を埋設する基材となる層状で熱軟化性の樹脂層と、その上下面に特性が近い材料からなる樹脂層が形成され、それぞれ基材、樹脂層に形成されるスルーホールに充填される導電性樹脂が低温硬化型であるので、実装される主として半導体IC等の能動素子からなる電子部品に備わるバンプやリード等の端子部との接合、接続の信頼性が極めて高い電子部品の実装構造とすることができる。
引き続き、本発明の実施の形態2における電子部品の実装構造を製造するための方法について図5に例示した工程の流れ図を参照してその手順を説明する。図5においては、図3と同様に、それぞれの工程における電子部品、樹脂層、スルーホール、導電性樹脂等で構成される段階的な部品実装構造を断面図で右側に示している。なお、本発明の実施の形態2における電子部品の実装構造を製造するための方法を流れ図で示す図5は、その工程のうち、ステップS14〜ステップS17の工程は、本発明の実施の形態1における電子部品の実装構造を製造するためのそれぞれの工程であるステップS4〜ステップS7とほとんど同様であり、重複する説明は省略する。
本発明の実施の形態2における電子部品の実装構造を製造するための方法においては、まず、端子部10a〜10cを有する第1の電子部品9を、基材となる熱軟化性の樹脂層21の表面に銅等の箔で第1の回路導体22a〜22dがパターニング形成された回路基板23に対して、端子部10a〜10cを第1の回路導体22a〜22c側に向けて、第1の回路導体22a〜22cの形成面と反対側にある所定の位置に配置する(ステップS11)。第1の回路導体22a〜22dが形成される基材となる樹脂層21の材質は、接着性と熱軟化性を有していればよく、特別に限定されるものではなく、100〜200℃の範囲の温度で軟化するものが望ましい。
次に、周知の方法を用いて、第1のスルーホール13を第1の回路導体22dに対応する位置に形成し、所定温度で基材となる樹脂層21を加熱して軟化させた後、第1の電子部品9を矢印方向に押圧し、端子部10a〜10cが第1の回路導体22a〜22cと接触するまで樹脂層21中へ圧入し、埋設する(ステップS12)。このとき、第1の回路導体22a〜22cと端子部10a〜10cとの電気的導通を確保する。第1の電子部品9を埋設するときに、基材となる樹脂層21が十分に軟化していないと、第1の電子部品9は埋設するときに、圧入の圧力により破損するおそれがあるので注意が必要である。基材となる樹脂層21を軟化させる加熱温度は、用いる樹脂21の材質により異なるため、あらかじめ実験により確認しておくことが望ましい。また、第1のスルーホール13の形成は、例えば、パンチング、ドリルを用いる機械的方法やレーザー加工等により形成することができる。
この後、第1のスルーホール13に導電性樹脂8を充填する(ステップS13)。第1のスルーホール13への導電性樹脂8の充填は、例えば、印刷法や定量塗布法により行なうことができる。導電性樹脂材には、例えば、銀と樹脂で構成され、100〜120℃の温度範囲で硬化する低温硬化型を用い、5〜20分の範囲で加熱を維持して乾燥硬化させる。用いる加熱温度と加熱維持の時間は、ほかの条件との関係を加味して所定の温度と時間が決定される。なお、導電性樹脂は、銀と樹脂から構成されている材料だけでなく、金、銀、銅、ニッケル、白金およびパラジウムの単体、またはこれらのいずれかの金属を主体とする合金と樹脂とで構成される低温硬化型を用いることができる。
続いて、第1の回路導体22a〜22dが形成されている基材となる樹脂層21の上面全体を所定の厚みで覆って第1の樹脂層12aを形成する工程(ステップS14)、第2のスルーホール7aに導電性樹脂8aを充填する工程(ステップS15)、第2の電子部品1aの端子部2aを導電性樹脂8aに埋没設置し、導電性樹脂8aを乾燥硬化させて電気的に接続し、実装する工程(ステップS16)、第2の電子部品1aと第1の樹脂層12aの間の隙間に封止樹脂14aを注入する工程(ステップS17)が順次実施されるが、図3に示した本発明の実施の形態1における製造方法の工程手順の説明とほとんど同じである。したがって、重複を避けるためステップS14〜ステップS17の工程の詳しい説明を省略した。
最後に、第3のスルーホール18、および第2の回路導体25が銅箔等の導電性材料のフィルムでパターニング形成された第2の樹脂層15を用意し、第3のスルーホール18と基材となる樹脂層21に形成された第1のスルーホール13の位置を合わせ、樹脂層21に埋設された第1の電子部品9を覆うように配設し、加熱圧着等の周知の方法により樹脂層21と第2の樹脂層15とを一体化形成し、第3のスルーホール18に導電性樹脂を充填して第1のスルーホール13に充填された導電性樹脂8と第2の回路導体25とを接続させる(ステップS18)。実際、第2の樹脂層15に形成した第3のスルーホール18は、これにより、基材となる樹脂層21に埋設された第1の電子部品9と第2の樹脂層15に備わる第2の回路導体25とを接続させることが可能になる。なお、第2の樹脂層15は、基材となる樹脂層21と同材質が望ましい。しかし、第2の樹脂層15の材質は、特性が近似的であれば樹脂層21と異なる材質であっても、検討は要するが、使用が可能である。このようにして、基材となるシート状の樹脂層21に埋設された第1の電子部品9を覆う第2の樹脂層15からなる絶縁層を設けて本発明の実施の形態2における電子部品の実装構造が可能になる。
なお、上述の説明では、個別回路構成素子となる抵抗器、コンデンサ、コイル等を用いない実装構造の製造工程について述べているが、図4(b)に示した個別回路構成素子を内蔵した実装構造の場合、個別回路構成素子を内蔵するための工程が必要になる。
この場合、まず、抵抗器については、ステップS13において、例えば隣り合う第1の回路導体22a、22c間の任意の位置に接して、抵抗材料を印刷塗布して抵抗器16を形成する。また、抵抗材料に代えて導電性材料を用いてインダクタ用のコイルを形成することができる。
次に、コンデンサについては、ステップS14で、第2の電子部品1aに備わる端子部2aおよび第1のスルーホール13の位置に合わせて第2のスルーホール7aを第1の樹脂層12aに形成後、あらかじめ第1の樹脂層12a表面に所定のパターンの印刷による第3の回路導体5e、5f、5gを形成しておき、基材となる樹脂層21上の第1の回路導体22cと対面する第1の樹脂層12a上の任意の位置に設けた印刷による第3の回路導体5eをそれぞれ電極として第1の樹脂層12aの誘電体を挟み込む構成によりコンデンサ17を形成することができる。コンデンサ17の電気容量は、形成される印刷による第3の回路導体5eが互いに対面する第1の回路導体22cの面積と、第1の樹脂層12aの誘電率により決定される。印刷による第3の回路導体5f、5gは第2のスルーホール7aと接続して信号回路が形成される。なお、個別回路構成素子は印刷等により形成するほか、チップ状部品を用いることもできる。ほかの工程手順については、図5に示した製造方法の工程をほとんどそのまま適応できる。
また、ステップS18において、銅箔等の薄い金属フィルムをエッチング等によりパターニングして銅貼り積層板のように第2の回路導体25が形成された第2の樹脂層15を用いているが、本発明の実施の形態1における電子部品の実装構造の製造方法を説明する図3のステップ8と同様に、第1の電子部品9を覆った第2の樹脂層15を挟んで第1の電子部品9の反対側にペースト状の導電性樹脂を印刷等の塗布により回路導体を形成する方法を利用することもできる。
以上説明した工程に基づく製造方法により、用いる基材、樹脂層に形成されるスルーホールに充填される導電性樹脂が低温硬化型であり、実装される電子部品に備わるバンプやリード等の端子部との接合、接続の信頼性が極めて高い電子部品の実装構造とすることが可能となるので、電子部品の埋設実装と、作り込みによる回路や部品と、主として半導体IC等の能動素子からなる電子部品ほかの受動素子部品を集積化した電子部品等の表面実装による電子部品の実装構造を有する素子、装置の製造を行なうことができる。
本発明に係る電子部品の実装構造およびその製造方法は、電子部品を樹脂中に埋設させ、埋設した電子部品の端子部と接続させて、その上に単層または多層回路を形成し、表面には半導体素子やほかの電子部品を実装し、かつ抵抗器やコンデンサやコイルを内蔵する高密度な実装構造とすることができ、OA機器を含む電気製品の電子回路の形成法として極めて有用である。
本発明の実施の形態1における電子部品の実装構造を説明する断面図 (a)は本発明の実施の形態1における電子部品の実装構造において、個別回路部品を内蔵した例を示す断面図(b)は本発明の実施の形態1における電子部品の、より高密度化した実装構造を示す断面図 本発明の実施の形態1における電子部品の実装構造を製造するための工程の一例を示す図 (a)は本発明の実施の形態2における電子部品の実装構造を説明する断面図(b)は本発明の実施の形態2における電子部品の実装構造において回路部品を内蔵した例を示す断面図 本発明の実施の形態2における電子部品の実装構造を製造するための工程の一例を示す図 従来の電子部品の実装構造を示す断面図
符号の説明
1 電子部品
1a 第2の電子部品
1b 第3の電子部品
2,2a,2b,10a,10b,10c 端子部
3,23 回路基板
4 回路導体
5a,5b,5c,5d,22a,22b,22c,22d 第1の回路導体
5e,5f,5g 第3の回路導体
6 基板樹脂
7a 第2のスルーホール
7b 第4のスルーホール
8,8a,8b 導電性樹脂
9 第1の電子部品
11,21 樹脂層
12a 第1の樹脂層
12b 第3の樹脂層
13 第1のスルーホール
14a,14b 封止樹脂
15 第2の樹脂層
16 抵抗器
17 コンデンサ(キャパシタ)
18 第3のスルーホール
24a,25 第2の回路導体

Claims (14)

  1. 第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、前記基材の一方の面に形成された第1の回路導体と接合され、
    前記第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が前記基材の前記一方の面に配設、固着され、
    第2の電子部品に備わる複数の突起状の端子部が前記第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、
    前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が前記基材の他方の面側に配設され、
    前記第1のスルーホールと前記第3のスルーホールの位置を合わせて前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂が充填され、
    前記第2の樹脂層上に第2の回路導体が形成されたことを特徴とする電子部品の実装構造。
  2. 第1のスルーホールを有する熱軟化性の樹脂からなるシート状の絶縁性の基材に埋設された第1の電子部品に備わる複数の突起状の端子部が、前記基材の一方の面に形成された第1の回路導体と接合され、
    前記第1の回路導体と接続する所定の位置に複数の第2のスルーホールを設けた絶縁性の第1の樹脂層が前記基材の前記一方の面に配設、固着され、
    第2の電子部品に備わる複数の突起状の端子部が前記第2のスルーホールの導電性樹脂に埋め込まれて硬化接続され、
    前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層が前記基材の他方の面側に配設され、
    前記第1のスルーホールと前記第3のスルーホールの位置を合わせて前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂が充填され、
    前記第2の樹脂層上に第2の回路導体が形成され、
    前記第2の回路導体と接続する所定の位置に複数の第4のスルーホールを設けた絶縁性の第3の樹脂層が前記第2の樹脂層の前記第2の回路導体が形成された面上に配設、固着され、
    前記第4のスルーホールにペースト状の導電性樹脂を充填するとともに、第3の電子部品に備わる複数の突起状の端子部が前記第4のスルーホールの導電性樹脂に埋め込まれて硬化接続されたことを特徴とする電子部品の実装構造。
  3. 前記第1の回路導体が導電性樹脂により形成されていることを特徴とする請求項1または請求項2に記載の電子部品の実装構造。
  4. 前記第1の回路導体が前記基材上に積層した導電性材料のフィルムをパターニングして形成されていることを特徴とする請求項1または請求項2に記載の電子部品の実装構造。
  5. 前記第2の回路導体が導電性樹脂により形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の電子部品の実装構造。
  6. 前記第2の回路導体が前記第2の樹脂層上に積層した導電性材料のフィルムをパターニングして形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の電子部品の実装構造。
  7. 導電性樹脂に低温硬化型の導電性樹脂が用いられていることを特徴とする請求項1から請求項6のいずれか1項に記載の電子部品の実装構造。
  8. 前記基材、前記第1の樹脂層、前記第2の樹脂層、前記第3の樹脂層を形成する材料には、熱軟化性の樹脂を印刷積層または塗布積層した材料、またはシート状態の樹脂部材を加熱加圧積層した材料が用いられていることを特徴とする請求項1から請求項6のいずれか1項に記載の電子部品の実装構造。
  9. 前記第1の樹脂層または前記第2の樹脂層に抵抗器、コンデンサ、コイルを含む個別電子部品が内蔵されていることを特徴とする請求項1からは請求項6のいずれか1項に記載の電子部品の実装構造。
  10. 複数の突起状の端子部を有する第1の電子部品を熱軟化性の樹脂からなるシート状の絶縁性の基材に対し所定の位置に設置する工程と、
    前記基材の所定の位置に第1のスルーホールを形成し、前記基材を加熱して軟化させ、前記第1の電子部品を押圧して前記基材の前記第1のスルーホールが形成されていない部分に埋設し、前記第1の電子部品の前記端子部を前記基材の一方の面側に露出させる工程と、
    導電性樹脂を前記第1のスルーホールに充填し、前記基材の前記一方の面側に露出した前記第1の電子部品の前記端子部と前記第1のスルーホールとが接続される第1の回路導体を導電性樹脂により形成する工程と、
    前記第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を前記基材の前記一方の面側に形成する工程と、
    ペースト状の導電性樹脂を前記第2のスルーホールに充填する工程と、
    複数の突起状の端子部を有する第2の電子部品の前記端子部を前記第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、
    前記基材の他方の面に前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を前記基材の前記他方の面上に配設し、前記第1のスルーホールと前記第3のスルーホールの位置を合わせ前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂を充填する工程とを備えたことを特徴とする電子部品の製造方法。
  11. 導電性材料のフィルムにより第1の回路導体が一方の面側にパターニング形成された熱軟化性の樹脂からなるシート状の絶縁性の基材に対し、複数の突起状の端子部を有する第1の電子部品を、所定の位置に設置する工程と、
    前記基材の所定の位置に第1のスルーホールを形成し、かつ、前記基材を加熱して軟化させ、前記第1のスルーホールが形成されていない部分に前記第1の電子部品を押圧して埋設し、前記第1の電子部品の前記端子部を前記基材の前記一方の面側に形成された第1の回路導体と接触させる工程と
    導電性樹脂を前記第1のスルーホールに充填する工程と、
    前記第1の回路導体と接続する所定の複数の位置に第2のスルーホールが設けられた絶縁性の第1の樹脂層を前記基材の前記一方の面側に形成する工程と、
    ペースト状の導電性樹脂を前記第2のスルーホールに充填する工程と、
    複数の突起状の端子部を有する第2の電子部品の前記端子部を前記第2のスルーホールに埋め込み、ペースト状の導電性樹脂を硬化させて接続する工程と、
    前記基材の他方の面に前記第1のスルーホールに対応する位置に第3のスルーホールを設けた絶縁性の第2の樹脂層を前記基材の前記他方の面上に配設し、前記第1のスルーホールと前記第3のスルーホールの位置を合わせ前記基材と前記第2の樹脂層を固着するとともに、前記第3のスルーホールにペースト状の導電性樹脂を充填する工程とを備えたことを特徴とする電子部品の製造方法。
  12. 前記第2の樹脂層上には前記第3のスルーホールと接合する第2の回路導体が形成される工程を有することを特徴とする請求項10または請求項11に記載の電子部品の製造方法。
  13. 前記第2の回路導体が前記第2の樹脂層上にペースト状の導電性樹脂を塗布して形成される工程を有することを特徴とする請求項12に記載の電子部品の製造方法。
  14. 前記第2の回路導体が前記第2の樹脂層上に導電性材料のフィルムをパターニング形成される工程を有することを特徴とする請求項12に記載の電子部品の製造方法。
JP2004237153A 2004-08-17 2004-08-17 電子部品の実装構造および電子部品の製造方法 Expired - Fee Related JP4285362B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004237153A JP4285362B2 (ja) 2004-08-17 2004-08-17 電子部品の実装構造および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004237153A JP4285362B2 (ja) 2004-08-17 2004-08-17 電子部品の実装構造および電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2006059852A JP2006059852A (ja) 2006-03-02
JP4285362B2 true JP4285362B2 (ja) 2009-06-24

Family

ID=36107097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004237153A Expired - Fee Related JP4285362B2 (ja) 2004-08-17 2004-08-17 電子部品の実装構造および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4285362B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4976840B2 (ja) 2006-12-22 2012-07-18 株式会社東芝 プリント配線板、プリント配線板の製造方法および電子機器
JP5076775B2 (ja) 2007-09-25 2012-11-21 富士通株式会社 配線板、及び配線板を備えた装置
JP5436837B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
JP5436836B2 (ja) * 2008-10-30 2014-03-05 新光電気工業株式会社 半導体装置内蔵基板の製造方法
CN112805871B (zh) 2018-10-10 2023-07-07 株式会社村田制作所 发电元件安装基板、电池组、电子设备以及电动车辆

Also Published As

Publication number Publication date
JP2006059852A (ja) 2006-03-02

Similar Documents

Publication Publication Date Title
JP4716038B2 (ja) 電子部品及びその製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
KR100650614B1 (ko) 다층기판 제조방법
JP4756710B2 (ja) 屈曲式リジットプリント配線板およびその製造方法
JPH09321439A (ja) 積層回路基板
JP2003347748A (ja) 多層配線基板及びその製造方法。
JPH1056099A (ja) 多層回路基板およびその製造方法
JP4228677B2 (ja) 回路基板
KR20060050532A (ko) 다층 배선판 및 다층 배선판의 제조방법
JP2007335701A (ja) 積層基板の製造方法
JP2014107552A (ja) 多層回路基板及びその製作方法
WO2008050521A1 (fr) Dispositif de circuit électronique tridimensionnel
WO2005004567A1 (ja) 部品内蔵基板の製造方法
JP4285362B2 (ja) 電子部品の実装構造および電子部品の製造方法
JP5397012B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP3930222B2 (ja) 半導体装置の製造方法
JP2007335675A (ja) 電源装置および電源装置の製造方法
JP2005026573A (ja) 部品内蔵モジュールの製造方法
JP2004146655A (ja) コイル部品及びそれを利用した回路装置
JP2008166456A (ja) 配線基板及びその製造方法
JPH1070363A (ja) 印刷配線板の製造方法
JP2005045228A (ja) 光学情報記録媒体とその製造方法
JP2010258335A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2006310543A (ja) 配線基板及びその製造方法、半導体回路素子付き配線基板
JP4883882B2 (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070213

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120403

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees